CN204028622U - ***冲击波高速数据采集器 - Google Patents

Abstract

本实用新型涉及一种***冲击波高速数据采集器，包括触发电路和用于检测***信号的传感器，还包括主处理器、延时电路和FIFO，所述传感器用于将检测到的***信号分别传递给主处理器和触发电路，所述主处理器用于经ADC通道接受传感器的***信号，并将接受到的***信号存入FIFO中，所述触发电路用于将接收到的***信号与设定的触发电压阀值进行比较，输出触发信号控制延时电路产生脉冲信号，所述延时电路用于将产生的脉冲信号传递给主处理器，控制主处理器的ADC通道结束数据采样。本***冲击波高速数据采集器能完整地采集到从***或坍塌前瞬间一直延续到***或坍塌结束的完整的冲击波波形数据。

Description

***冲击波高速数据采集器

技术领域

本实用新型涉及数据采集领域，特别涉及一种***冲击波高速数据采集器。

背景技术

***冲击波高速数据采集器是用于检测***冲击信号波形而设计的，也适用于对房屋桥梁坍塌等瞬时剧变信号波形的监测等运用场合中。通常的***冲击波数据采集器的工作特点是：采集器平时处于空闲状态，当***或坍塌等事件发生时，采集器就及时跟进启动采样测量。但如何让采集器在***或坍塌发生瞬间就自动启动采样测量呢？这就需要外部触发信号来有效触发采集器。当然这触发信号一定是伴随***或坍塌等事件的瞬间发生而产生，随着事件的进展而逐渐增强的。因此触发信号越早能对采样进行有效触发启动，即触发信号能产生有效触发的信号越微弱，就越能接近完整地测得***或坍塌瞬间剧变的信号波形。但是毕竟先有***或坍塌发生，再有触发信号的产生，因此无论触发信号如何微弱，都不能获得完整的***或坍塌全过程信号波形。

传统数据采集外触发方式及缺点：要使能触发信号的有效触发，首先就要按照需求设置一定的能使触发信号产生有效触发的阀值电压条件，当输入的触发信号波形流中某一个波段达到或超过这一阀值电压条件时，就会产生0到1，或1到0的翻转电平来启动数据采集器开始采集工程参数的操作。可见靠外触发信号启动采集器采样，只能采到触发信号发生有效触发之后的被测模拟信号波形。外触发信号一般通过一个触发电路来获取，简单的触发电路可采用一个比较器来实现，如图7所示，触发电压的阀值可由分压电阻R1和分压电阻R2对供电电压VCC的分压来获得，改变分压电阻R1和分压电阻R2的阻值比例，就可设定所需要的触发电压阀值。当输入的被测模拟信号（即外触发信号）电压与触发电压阀值进行比较，当模拟信号电压大于触发电压阀值时，比较器输出的触发信号从“0”跳变至“1”，触发信号发生有效触发，也就是触发信号启动了采集器开始采样。

靠外触发信号启动采集器采样的方法，只能采集到模拟电压信号大于设定的触发电压阀值后的波形，因此为了尽可能测得完整的***或坍塌瞬间剧变模拟信号波形，需尽可能的调低触发电压阀值，然而当触发电压阀值过低时，在干扰，热噪声的作用下，容易导致误触发。因此，传统的***瞬间外触发启动采样方式存在触发信号的触发电压阀值难以确定，造成冲击波信号波形采集数据丢失等问题，难以完整采集到***或坍塌瞬间的信号波形数据。

发明内容

本实用新型的目的是针对现有技术存在的不足，提供一种***冲击波高速数据采集器，本***冲击波高速数据采集器能完整地采集到从***或坍塌前瞬间一直延续到***或坍塌结束的完整的冲击波波形数据。

本实用新型的目的是这样实现的：一种***冲击波高速数据采集器，包括触发电路和用于检测***信号的传感器，还包括主处理器、延时电路和FIFO，所述传感器用于将检测到的***信号分别传递给主处理器和触发电路，所述主处理器用于经ADC通道接受传感器的***信号，并将接受到的***信号存入FIFO中，所述触发电路用于将接收到的***信号与设定的触发电压阀值进行比较，输出触发信号控制延时电路产生脉冲信号，所述延时电路用于将产生的脉冲信号传递给主处理器，控制主处理器的ADC通道结束数据采样。

所述FIFO由外部扩展RAM构成。

所述外部扩展RAM采用型号为CY7C1081DV33的异步SRAM。

所述主处理器与一上位机连接，用于将外部扩展RAM中的全部采样数据顺序上传给上位机，所述上位机用于接收、处理、显示和存储主处理器所上传的采样数据。

所述主处理器的触发电压阀值信号输出端与触发电路的触发电压阀值信号输入端之间设有F/V转换电路和低通滤波电路，所述F/V转换电路包括运放U2A、电阻RW1、电阻RW2、电阻R5、电容CW1、电容CW2，所述运放U2A的同相输入端分别与电阻RW2的一端、电容CW2的一端连接，电容CW2的另一端接地，电阻RW2的另一端分别与电阻RW1的一端、电容CW1的一端连接，电容CW1的另一端接地，电阻RW1的另一端与主处理器的PWM输出端连接，所述运放U2A的反相输入端与电阻R5的一端连接，电阻R5的另一端与运放U2A的输出端连接，所述低通滤波电路包括运放U2B、电阻R6、电阻R7、电阻R8、电容C12、电容C13，运放U2B的同相输入端分别与电阻R7的一端、电容C12的一端连接，电容C12的另一端接地，电阻R7的另一端分别与电阻R6的一端、电容C13的一端连接，电阻R6的另一端与运放U2A的输出端连接，电容C13的另一端分别与运放U2B的反相输入端、运放U2B的输出端连接，运放U2B的输出端与电阻R8的一端连接，电阻R8的另一端分别与触发电路的触发电压阀值信号输入端连接。

所述主处理器采用型号为STM32F103R6T7的MCU模块。

所述触发电路采用型号为LM193的比较器U1A。

所述延时电路包括型号为74LS121的单稳态触发器U1以及电阻R1、电阻R4、电容C1、电容C2，所述单稳态触发器U1的第5个引脚与触发电路的输出端连接，所述单稳态触发器U1的第10个引脚与电容C1的一端连接，电容C1的另一端分别与电阻R1的一端、单稳态触发器U1的第11个引脚连接，电阻R1的另一端与电源VCC连接，所述单稳态触发器U1的第14个引脚与电源VCC连接，所述单稳态触发器U1的第3、4个引脚接地，所述单稳态触发器U1的第6个引脚与电容C2的一端、电阻R4的一端连接，电容C2的另一端接地，电阻R4的另一端与触发电路的触发电压阀值信号输入端连接。

采用了上述方案，使本实用新型具有以下优点：由于本***冲击波高速数据采集器是用由被测***信号经比较器而产生的触发信号，不是去触发启动采集器开始进行采样操作，而是去触发采集器停止采样操作。因此这种触发采集方式能够记录触发之前到触发以后整个过程的波形，从而可以完整地采集到从***或坍塌前瞬间一直延续到***或坍塌结束的完整的冲击波波形数据，且不存在触发信号的触发电压阀值难以确定的问题，触发电压阀值的设定不影响采集到的冲击波波形数据的完整性。

本采集器接口电路简单，采集精度高，操作方便，能完整记录冲击波波形，非常适合***过程测量的场合。

下面结合附图和实施例对本实用新型作进一步说明。

附图说明

图1为本实用新型的原理框图；

图2为本实用新型的主处理器的电路图；

图3为本实用新型的外部扩展RAM的电路图；

图4为本实用新型的F/V转换电路、低通滤波电路的电路图； 

图5为本实用新型的触发电路、延时电路的电路图；

图6为本实用新型通过外触发信号触发采样结束的高速数据采样时序图；

图7为传统数据采集触发示意图。

具体实施方式

参见图1,一种***冲击波高速数据采集器，包括触发电路和用于检测***信号的传感器，所述传感器的输出端配置有信号调理电路。所述信号调理电路的主要功能就是对传感器的输出信号进行放大处理。传感器一般使用探测冲击波的传感器，由于传感器的输出信号比较弱，所以后续应配置放大电路对传感器的输出信号进行放大。放大电路所使用的运算放大器的可选品种很多，如低功耗、高精度仪表放大器AD620。该采集器还包括主处理器、延时电路和FIFO。FIFO设置成环形。所述FIFO由外部扩展RAM构成。所述传感器用于将检测到的***信号分别传递给主处理器和触发电路，所述主处理器用于经ADC通道接受传感器的***信号，并将接受到的***信号按时间顺序存入外部扩展RAM的FIFO中，所述触发电路用于将接收到的***信号与设定的触发电压阀值进行比较，输出控制信号控制延时电路产生脉冲信号，所述延时电路用于将产生的脉冲信号传递给主处理器，控制主处理器的ADC通道结束数据采样。

所述主处理器与一上位机连接，用于将FIFO中的全部采样数据顺序上传给上位机，所述上位机用于接收、处理、显示和存储主处理器所上传的FIFO中的全部采样数据。上位机可由一台PC机来实现，在上位机上需开发一个软件以完成对数据数据采集器采集行为进行控制以及通讯、数据采集、存盘、显示、回放等功能。控制功能描述如下：1.可对采集器的外部采样触发信号的比较阀值进行配置，使得外部触发信号在达到自己希望的电压阀值时进行有效触发处理器。2.可对采集器在外部触发信号发生有效触发后的延时采样定时时间Δt进行设置，使得处理器内置的ADC能在外部触发信号有效触发后预定的采样时间段后停止。3.采样结束后，上位机可向采集器发送上传采样数据的指令，使得采集器将外部SRAM中采样数据全部上传给上位机。

参见图2和图3，所述主处理器采用型号为STM32F103R6T7的MCU模块。该处理器为增强型MCU，使用了高性能的ARM Cortex-M3的32位RISC内核，64个管脚，工作频率为72M，内置高速32K字节的闪存和20K字节的SRAM。具有丰富的I/O端口和功能。包括3个12bit精度的A/D转换器，5个USART/UART接口等等。STM32F103R6T7通过数据/地址/控制总线实现外部扩展RAM的扩展。由于外部扩展RAM存储器容量直接决定FIFO的大小和有效数据采集的持续时间ΔT。因此需尽可能的使用大容量的静态外部RAM。本实用新型的外部扩展RAM选用Cypress公司的两片32M×16位异步SRAM CY7C1081DV33。

所述主处理器用于输出触发电压阀值给触发电路。所述主处理器的触发电压阀值信号输出端与触发电路的触发电压阀值信号输入端之间设有F/V转换电路和低通滤波电路，参见图4，所述F/V转换电路包括运放U2A、电阻RW1、电阻RW2、电阻R5、电容CW1、电容CW2，所述运放U2A的同相输入端分别与电阻RW2的一端、电容CW2的一端连接，电容CW2的另一端接地，电阻RW2的另一端分别与电阻RW1的一端、电容CW1的一端连接，电容CW1的另一端接地，电阻RW1的另一端与主处理器的PWM输出端连接，所述运放U2A的反相输入端与电阻R5的一端连接，电阻R5的另一端与运放U2A的输出端连接，所述低通滤波电路包括运放U2B、电阻R6、电阻R7、电阻R8、电容C12、电容C13，运放U2B的同相输入端分别与电阻R7的一端、电容C12的一端连接，电容C12的另一端接地，电阻R7的另一端分别与电阻R6的一端、电容C13的一端连接，电阻R6的另一端与运放U2A的输出端连接，电容C13的另一端分别与运放U2B的反相输入端、运放U2B的输出端连接，运放U2B的输出端与电阻R8的一端连接，电阻R8的另一端分别与触发电路的触发电压阀值信号输入端连接。所述运放U2A、运放U2B的型号为LM358。

参见图5，所述触发电路采用型号为LM193的比较器U1A。所述延时电路为单稳延时电路。该单稳延时电路包括型号为74LS121的单稳态触发器U1以及电阻R1、电阻R4、电容C1、电容C2，所述单稳态触发器U1的第5个引脚与触发电路的输出端连接，所述单稳态触发器U1的第10个引脚与电容C1的一端连接，电容C1的另一端分别与电阻R1的一端、单稳态触发器U1的第11个引脚连接，电阻R1的另一端与电源VCC连接，所述单稳态触发器U1的第14个引脚与电源VCC连接，所述单稳态触发器U1的第3、4个引脚接地，所述单稳态触发器U1的第6个引脚与电容C2的一端、电阻R4的一端连接，电容C2的另一端接地，电阻R4的另一端与触发电路的触发电压阀值信号输入端连接。

本实用新型的工作原理为：被测***模拟信号经过信号调理电路一定增益的放大后，分离出均等的两路信号，一路信号输入比较器，由比较器后续的单稳延时电路产生宽度为Δt的正脉冲信号，正脉冲信号的下降沿（后沿）结束采集器的数据采样进程；另一路可直接输入主处理器（STM32F103R6T7）的模拟采样通道进行A/D转换。主处理器（STM32F103R6T7）通过其PWM功能，产生一路PWM信号，输入由U2A构成F/V转换电路和后续的由U2B构成的低通滤波电路。低通滤波电路的输出电压Vbj与PWM的占空成正比。在比较器U1A上，被测***信号电压AN_in与Vbj比较，当AN_in 大于Vbj时，比较器U1A就输出的一个正信号进入后续由74LS121构成单稳延时电路，单稳延时电路被“正信号”的上升沿触发后就产生一个宽度为Δt的正脉冲信号，Δt由时间常数R1*C1决定。正脉冲信号的下降沿将结束采集器的数据采集进程。

在常态下采集器一般是正常工作着，时时刻刻监测着输入的被测模拟信号和外触发信号。即采集器一上电就进入正常的工作状态，对被测模拟信号进行持续的高速采样，并将采集的数据存入采集器中由内存RAM构成的FIFO中。经过ΔT的采样时间之后，新存入FIFO中采样数据就会自动地覆盖ΔT时间之前的采样数据。因此有效数据采集的持续时间ΔT就是采集器将采样数据存满整个FIFO的全部内存容量（即从启动采样到数据覆盖以前）所能持续的采样时间。可见ΔT与FIFO的容量成正比。只要采集器每次启动高速数据采样进程时，能进行有效数据采集的持续时间ΔT大于被测***或坍塌过程所持续的时间bt时，那么就能发挥出后触发高速数据采集的最大优点：即能够完整地采集到从***或坍塌前瞬间一致延续到***或坍塌结束的完整的冲击波波形数据，因为采集器一旦启动高速数据采样进程后，它就将采样数据连续地存入在它的内存RAM中开辟的环形FIFO中。当FIFO存满采样数据后，新的采样数据就会自动覆盖以前的采样数据。本实用新型采用同样的外触发信号去启动一个时间常数为Δt的延时电路，延时电路在经过Δt的延时之后，产生一个负跳变信号去结束采集器的高速数据采样操作。令被测***或坍塌过程所持续的时间为bt，令被测***或坍塌信号从零上升到触发电压阀值所用的时间为bt1。如图6所示，只要Δt ≥ bt - bt1，ΔT ≥Δt+bt1，FIFO中所存放的完整的***或坍塌采样数据就不会被覆盖掉，采集器就能毫无遗漏地采集到***或坍塌结发生剧变的完整过程。

当然，本实用新型不仅仅局限于上述实施例，在实际设计中本实用新型还可省去专门的延时电路，可将外触发信号直接接入采集器中主处理器的某个引脚，由该外触发信号去启动处理器的某个定时器，定时器的定时时间就设定为Δt。那么在外触发信号有效启动定时器后，定时器就能在经过Δt的延时后发生中断，请求采集器的主处理器去终止采集器的高速采样操作。

为了提高采集器进行高速数据采集的采样速度时，采样器在进行数据采集时不进行采样数据的实时传输给上位机（即一台PC机），而边采样边将采样数据按时间顺序地存入在外部RAM开辟的FIFO中。直到采样结束后，就可通过UART将采集的数据发送给上位机。由于STM32F103R6T7自身有20K的内部SRAM给程序运行用，所以可将外部的64M×16位SRAM全部设置成一个FIFO。

本实用新型使用一款ARM7内核的MCU开发了一种“后触发瞬时剧变信号的高速采集器”。该采集器将触发信号进行延时后触发结束采样进程的工作模式，克服了***时刻不确定性困难，实现了及时有效完整记录***过程的功能。其接口电路简单，采集精度高，非常适合***过程测量的场合，有着广泛的运用前景。 

Claims (8)

1.一种***冲击波高速数据采集器，包括触发电路和用于检测***信号的传感器，其特征在于：还包括主处理器、延时电路和FIFO，所述传感器用于将检测到的***信号分别传递给主处理器和触发电路，所述主处理器用于经ADC通道接受传感器的***信号，并将接受到的***信号存入FIFO中，所述触发电路用于将接收到的***信号与设定的触发电压阀值进行比较，输出触发信号控制延时电路产生脉冲信号，所述延时电路用于将产生的脉冲信号传递给主处理器，控制主处理器的ADC通道结束数据采样。

2.根据权利要求1所述的***冲击波高速数据采集器，其特征在于：所述FIFO由外部扩展RAM构成。

3.根据权利要求2所述的***冲击波高速数据采集器，其特征在于：所述外部扩展RAM采用型号为CY7C1081DV33的异步SRAM。

4.根据权利要求1所述的***冲击波高速数据采集器，其特征在于：所述主处理器与一上位机连接，用于将外部扩展RAM中的全部采样数据顺序上传给上位机，所述上位机用于接收、处理、显示和存储主处理器所上传的采样数据。

5.根据权利要求1所述的***冲击波高速数据采集器，其特征在于：主处理器的触发电压阀值信号输出端与触发电路的触发电压阀值信号输入端之间设有F/V转换电路和低通滤波电路，所述F/V转换电路包括运放U2A、电阻RW1、电阻RW2、电阻R5、电容CW1、电容CW2，所述运放U2A的同相输入端分别与电阻RW2的一端、电容CW2的一端连接，电容CW2的另一端接地，电阻RW2的另一端分别与电阻RW1的一端、电容CW1的一端连接，电容CW1的另一端接地，电阻RW1的另一端与主处理器的PWM输出端连接，所述运放U2A的反相输入端与电阻R5的一端连接，电阻R5的另一端与运放U2A的输出端连接，所述低通滤波电路包括运放U2B、电阻R6、电阻R7、电阻R8、电容C12、电容C13，运放U2B的同相输入端分别与电阻R7的一端、电容C12的一端连接，电容C12的另一端接地，电阻R7的另一端分别与电阻R6的一端、电容C13的一端连接，电阻R6的另一端与运放U2A的输出端连接，电容C13的另一端分别与运放U2B的反相输入端、运放U2B的输出端连接，运放U2B的输出端与电阻R8的一端连接，电阻R8的另一端分别与触发电路的触发电压阀值信号输入端连接。

6.根据权利要求1所述的***冲击波高速数据采集器，其特征在于：所述主处理器采用型号为STM32F103R6T7的MCU模块。

7.根据权利要求1所述的***冲击波高速数据采集器，其特征在于：所述触发电路采用型号为LM193的比较器U1A。

8.根据权利要求1所述的***冲击波高速数据采集器，其特征在于：所述延时电路包括型号为74LS121的单稳态触发器U1以及电阻R1、电阻R4、电容C1、电容C2，所述单稳态触发器U1的第5个引脚与触发电路的输出端连接，所述单稳态触发器U1的第10个引脚与电容C1的一端连接，电容C1的另一端分别与电阻R1的一端、单稳态触发器U1的第11个引脚连接，电阻R1的另一端与电源VCC连接，所述单稳态触发器U1的第14个引脚与电源VCC连接，所述单稳态触发器U1的第3、4个引脚接地，所述单稳态触发器U1的第6个引脚与电容C2的一端、电阻R4的一端连接，电容C2的另一端接地，电阻R4的另一端与触发电路的触发电压阀值信号输入端连接。