CN203760478U - 一种阵列基板及显示装置 - Google Patents
一种阵列基板及显示装置 Download PDFInfo
- Publication number
- CN203760478U CN203760478U CN201420147246.7U CN201420147246U CN203760478U CN 203760478 U CN203760478 U CN 203760478U CN 201420147246 U CN201420147246 U CN 201420147246U CN 203760478 U CN203760478 U CN 203760478U
- Authority
- CN
- China
- Prior art keywords
- electrode
- drain electrode
- data line
- source electrode
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 104
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims description 60
- 238000002161 passivation Methods 0.000 claims description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 4
- 239000005751 Copper oxide Substances 0.000 claims description 4
- 229910000431 copper oxide Inorganic materials 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 27
- 238000000137 annealing Methods 0.000 abstract description 16
- 239000000203 mixture Substances 0.000 abstract description 14
- 238000005530 etching Methods 0.000 abstract description 13
- 239000003795 chemical substances by application Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 22
- 239000004973 liquid crystal related substance Substances 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- -1 as shown in fig. 4 Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本实用新型公开了一种阵列基板及显示装置，由于在同层设置的源极、漏极和数据线的表面具有对源极、漏极和数据线经过退火处理后形成的氧化物薄膜，这样，在源极、漏极和数据线上方采用构图工艺形成像素电极的图形的过程中，氧化物薄膜可以保护下方的源极和数据线在刻蚀形成像素电极的图形时不被刻蚀剂所腐蚀，可以避免影响显示面板的显示品质；并且，连接部通过位于漏极上方且贯穿氧化物薄膜的第一过孔将漏极与像素电极电性连接，从而可以保证显示面板的正常显示功能。
Description
技术领域
本实用新型涉及显示技术领域，尤其涉及一种阵列基板及显示装置。
背景技术
液晶显示屏主要由对向基板，阵列基板，以及位于该两基板之间的液晶层组成。一般地，在阵列基板一侧设置有栅线、数据线、薄膜晶体管（Thin FilmTransistor，TFT）以及像素电极等图形；TFT具体包括：相互绝缘的栅极和有源层，以及与有源层分别电性连接的源极和漏极，其中，栅极与栅线电性连接，源极与数据线电性连接，漏极与像素电极电性连接。在彩膜基板一侧设置有黑矩阵和彩膜层等图形。
目前，在现有的阵列基板的制作过程中，一般先采用一次构图工艺在衬底基板101上形成栅极102和栅线103的图形，如图1a所示；然后在衬底基板101上形成一栅绝缘层；在栅绝缘层上与栅极102的图形对应的区域形成有源层104的图形，如图1b所示；接着形成刻蚀阻挡层105的图形，如图1c所示；采用一次构图工艺形成源极106、漏极107和数据线108的图形，如图1d所示；最后形成与漏极107电性连接的像素电极109的图形，如图1e所示。在形成像素电极109的图形后，一般还会形成绝缘层和公共电极110的图形，如图1f所示。
其中，在形成源极、漏极和数据线的图形后，一般采用光刻胶构图工艺形成像素电极的图形，即先在源极、漏极和数据线的图形上依次层叠形成氧化铟锡（Indium Tin Oxides，ITO）薄膜和光刻胶薄膜；然后对光刻胶薄膜进行曝光、显影处理；接着，利用刻蚀剂对未覆盖光刻胶的ITO薄膜进行刻蚀处理，其中进行刻蚀处理的区域包括覆盖在源极和数据线的图形上方的ITO薄膜；最后，剥离剩余的光刻胶得到像素电极的图形。
在具体实施时，一般采用诸如铜的金属制作源极、漏极和数据线的图形，这样，在对覆盖在源极和数据线的图形上方的ITO薄膜进行刻蚀处理时，刻蚀剂会直接接触到源极和数据线，对源极和数据线造成腐蚀；并且，在后续形成绝缘层时的高温环境还会加速该腐蚀过程，从而影响液晶显示屏的显示品质。
因此，如何避免源极和数据线被刻蚀剂腐蚀，是本领域技术人员亟需解决的技术问题。
实用新型内容
有鉴于此，本实用新型实施例提供了一种阵列基板及显示装置，用以解决现有技术中存在的源极和数据线被刻蚀剂腐蚀的问题。
因此，本实用新型实施例提供了一种阵列基板，包括：衬底基板，位于所述衬底基板上同层设置的源极、漏极和数据线，以及在所述源极、漏极和数据线上设置的像素电极；还包括：连接部；
在所述源极、漏极和数据线的表面具有对所述源极、漏极和数据线经过退火处理后形成的氧化物薄膜；
所述连接部通过位于所述漏极上方且贯穿所述氧化物薄膜的第一过孔将所述漏极与所述像素电极电性连接。
本实用新型实施例提供的上述阵列基板，由于在同层设置的源极、漏极和数据线的表面具有对源极、漏极和数据线经过退火处理后形成的氧化物薄膜，这样，在源极、漏极和数据线上方采用构图工艺形成像素电极的图形的过程中，氧化物薄膜可以保护下方的源极和数据线在刻蚀形成像素电极的图形时不被刻蚀剂所腐蚀，可以避免影响显示面板的显示品质；并且，连接部通过位于漏极上方且贯穿氧化物薄膜的第一过孔将漏极与像素电极电性连接，从而可以保证显示面板的正常显示功能。
具体地，在本实用新型实施例提供的上述阵列基板应用于高级超维场开关型液晶显示屏时，还包括：在所述像素电极上方依次层叠设置的钝化层和公共电极；
所述连接部与所述公共电极同层设置且相互绝缘，且所述第一过孔还贯穿所述钝化层；
所述像素电极与所述源极、漏极和数据线的图形互不重叠，所述连接部通过位于所述像素电极上方且贯穿所述钝化层的第二过孔与所述像素电极电性连接。
或者，具体地，在本实用新型实施例提供的上述阵列基板应用于高级超维场开关型液晶显示屏时，还包括：位于所述像素电极与所述源极、漏极和数据线所在膜层之间的公共电极，以及位于所述像素电极与所述公共电极之间的钝化层；所述公共电极和所述漏极的图形互不重叠；
所述连接部与所述像素电极同层设置，所述第一过孔还贯穿所述钝化层。
较佳地，为了减小源极、漏极和数据线的电阻，在本实用新型实施例提供的上述阵列基板中，所述源极、漏极和数据线的材料为铜，所述氧化物薄膜的材料为氧化铜。
进一步地，在本实用新型实施例提供的上述阵列基板中，还包括：
位于所述源极和漏极下方且与所述源极和漏极电性连接的有源层；
与所述有源层相互绝缘且相对设置的栅极。
较佳地，为了使形成的氧化物薄膜既可以保护源极和数据线不被刻蚀剂腐蚀，又能保证源极和漏极之间的载流子正常传输，在本实用新型实施例提供的上述阵列基板中，所述氧化物薄膜的厚度为10nm至100nm。
本实用新型实施例还提供了一种显示装置，包括本实用新型实施例提供的上述阵列基板。
附图说明
图1a-图1f分别为现有技术中阵列基板的制作方法中各步骤的结构示意图；
图2为本实用新型实施例提供的阵列基板应用于TN型液晶显示屏时的结构示意图；
图3a和图3b分别为本实用新型实施例提供的阵列基板应用于ADS型液晶显示屏时的结构示意图；
图4为本实用新型实施例提供的阵列基板的制作方法的流程图；
图5a-图5c分别为本实用新型实例一中阵列基板的制作方法中各步骤的俯视图；
图6a和图6b分别为图5a和图5b对应的侧视图；
图7a-图7c分别为本实用新型实例二中阵列基板的制作方法中各步骤的俯视图；
图8a和图8b分别为图7a和图7b对应的侧视图。
具体实施方式
下面结合附图，对本实用新型实施例提供的阵列基板及显示装置的具体实施方式进行详细地说明。
附图中各膜层的形状和厚度不反映阵列基板的真实比例，目的只是示意说明本实用新型内容。
本实用新型实施例提供的一种阵列基板，如图2所示，包括：衬底基板1，位于衬底基板1上同层设置的源极、漏极2和数据线，以及在源极、漏极2和数据线上设置的像素电极3；还包括：连接部4；
在源极、漏极2和数据线的表面具有对源极、漏极2和数据线经过退火处理后形成的氧化物薄膜5；
连接部4通过位于漏极2上方且贯穿氧化物薄膜5的第一过孔A将漏极2与像素电极3电性连接。
本实用新型实施例提供的上述阵列基板，由于在同层设置的源极、漏极2和数据线的表面具有对源极、漏极2和数据线经过退火处理后形成的氧化物薄膜5，这样，在源极、漏极2和数据线上方采用构图工艺形成像素电极3的图形的过程中，氧化物薄膜5可以保护下方的源极和数据线在刻蚀形成像素电极3的图形时不被刻蚀剂所腐蚀，可以避免影响显示面板的显示品质；并且，连接部4通过位于漏极2上方且贯穿氧化物薄膜5的第一过孔A将漏极2与像素电极3电性连接，从而可以保证显示面板的正常显示功能。
具体地，由于在源极、漏极2和数据线的表面所具有的氧化物薄膜5是对形成有源极、漏极2和数据线的衬底基板1进行退火处理后形成的，这样，不需要单独采用构图工艺制作氧化物薄膜5，相对于现有技术，本实用新型实施例提供的上述阵列基板在实际制作过程中不会增加掩模次数。
在具体实施时，对形成有源极、漏极2和数据线的衬底基板1进行退火处理，一般是在氧气条件下通过对形成有源极、漏极2和数据线的图形的衬底基板1进行加热来实现的，将加热温度控制在150℃至200℃范围内，将加热时长控制在10min至1h范围内。
较佳地，为了使形成的氧化物薄膜5既可以保护源极和数据线不被刻蚀剂腐蚀，又能保证源极和漏极2之间的载流子正常传输，在本实用新型实施例提供的上述阵列基板中，将氧化物薄膜5的厚度控制在10nm至100nm范围内。
较佳地，为了减小源极、漏极2和数据线的电阻，一般采用金属铜形成源极、漏极2和数据线的图形，经过退火处理后，在源极、漏极2和数据线的图形的表面形成的氧化物薄膜5为氧化铜薄膜。
当然，在具体实施时，也可以采用其他金属形成源极、漏极2和数据线的图形，在此不做限定。
在具体实施时，本实用新型实施例提供的上述阵列基板可以应用于扭转向列（Twisted Nematic, TN）型液晶显示屏，如图2所示；或者，也可以应用于高级超维场开关（Adwanced Dimension Switch, ADS）型液晶显示屏，在此不做限定。
在本实用新型实施例提供的上述阵列基板应用于ADS型液晶显示屏时，如图3a所示，还可以包括：在像素电极3上方依次层叠设置的钝化层6和公共电极7；连接部4与公共电极7同层设置且相互绝缘，且第一过孔A还贯穿钝化层6，即第一过孔A贯穿氧化物薄膜5和钝化层6；像素电极3与源极、漏极2和数据线的图形互不重叠，连接部4通过位于像素电极3上方且贯穿钝化层6的第二过孔B与像素电极3电性连接。并且，连接部4通过位于漏极2上方且贯穿氧化物薄膜5和钝化层6的第一过孔A与漏极2电性连接，这样，漏极2通过连接部4与像素电极3实现电性连接。
或者，在本实用新型实施例提供的上述阵列基板应用于ADS型液晶显示屏时，如图3b所示，还可以包括：位于像素电极3与源极、漏极2和数据线所在膜层之间的公共电极7，以及位于像素电极3与公共电极7之间的钝化层6；公共电极7和漏极2的图形互不重叠；连接部4与像素电极3同层设置，第一过孔A还贯穿钝化层6，即第一过孔A贯穿氧化物薄膜5和钝化层6。连接部4通过位于漏极2上方且贯穿氧化物薄膜5和钝化层6的第一过孔A与漏极2电性连接，这样，漏极2通过连接部4与像素电极3实现电性连接。
本实用新型实施例提供的上述阵列基板在具体实施时，阵列基板中的薄膜晶体管可以为底栅型结构，如图2、图3a和图3b所示，阵列基板还可以包括：位于源极和漏极2下方且与源极和漏极2电性连接的有源层8，以及与有源层8相互绝缘且相对设置的栅极9。具体地，可以在栅极9与有源层8之间设置栅绝缘层10实现栅极9与有源层8相互绝缘。
当然，阵列基板中的薄膜晶体管还可以为顶栅型结构，即在源极和漏极2的上方设置与源极和漏极2电性连接的有源层8以及与有源层8相互绝缘且相对设置的栅极9，在此不做限定。
基于同一实用新型构思，本实用新型实施例还提供了一种阵列基板的制作方法，如图4所示，具体步骤包括：
S401、采用一次构图工艺在衬底基板上形成源极、漏极和数据线的图形；
具体地，为了减小源极、漏极和数据线的电阻，一般采用诸如铜的金属采用一次构图工艺在衬底基板上形成源极、漏极和数据线的图形，当然，也可以采用其他金属形成源极、漏极和数据线的图形，在此不做限定；
S402、对形成有源极、漏极和数据线的图形的衬底基板进行退火处理，在源极、漏极和数据线的图形的表面形成氧化物薄膜；
具体地，氧化物薄膜是对形成有源极、漏极和数据线的图形的衬底基板进行退火处理后形成的，不需要单独采用构图工艺制作氧化物薄膜，这样，相对于现有技术，本实用新型实施例提供的上述阵列基板的制作方法不会增加掩模次数；
并且，一般在氧气条件下，对形成有源极、漏极和数据线的图形的衬底基板进行退火处理，在源极、漏极和数据线的图形的表面形成氧化物薄膜。例如，采用金属铜制作源极、漏极和数据线，经过退火处理后，在源极、漏极和数据线的图形的表面会形成氧化铜薄膜；
S403、在经过退火处理后的衬底基板上形成像素电极和连接部的图形；其中，
连接部通过位于漏极上方且贯穿氧化物薄膜的第一过孔将漏极与像素电极电性连接。
本实用新型实施例提供的上述阵列基板的制作方法，由于采用一次构图工艺在衬底基板上形成源极、漏极和数据线的图形之后，对该衬底基板进行退火处理，在源极、漏极和数据线的图形的表面形成氧化物薄膜，然后形成像素电极和连接部的图形，这样，氧化物薄膜可以保护下方的源极和数据线在刻蚀形成像素电极的图形时不被刻蚀剂所腐蚀，避免影响显示面板的显示品质；并且，形成的连接部通过位于漏极上方且贯穿氧化物薄膜的第一过孔将漏极与像素电极电性连接，从而可以保证显示面板的正常显示功能。
在具体实施时，本实用新型实施例提供的上述制作方法中的步骤S403在衬底基板上形成像素电极的图形，具体可以包括：在衬底基板上形成与源极、漏极和数据线的图形互不重叠的像素电极的图形；并且，在本实用新型实施例提供的上述制作方法制得的阵列基板应用于ADS型液晶显示屏时，本实用新型实施例提供的上述制作方法还可以包括：
首先，在形成有像素电极的图形的衬底基板上形成钝化层薄膜，通过刻蚀工艺在位于漏极上方的氧化物薄膜和钝化层薄膜中形成第一过孔；在形成第一过孔的同时，在位于像素电极上方的钝化层薄膜中形成第二过孔；
然后，在钝化层的图形上形成相互绝缘的公共电极和连接部的图形；连接部通过第一过孔与漏极电性连接，通过第二过孔与像素电极电性连接。
或者，在本实用新型实施例提供的上述制作方法制得的阵列基板应用于ADS型液晶显示屏时，本实用新型实施例提供的上述制作方法中的步骤S403在衬底基板上形成像素电极和连接部的图形之前，还可以包括：
首先，在衬底基板上形成与漏极的图形互不重叠的公共电极的图形；
然后，在形成有公共电极的图形的衬底基板上形成钝化层薄膜，通过刻蚀工艺在位于漏极上方的氧化物薄膜和钝化层薄膜中形成第一过孔；
具体地，本实用新型实施例提供的上述制作方法中的步骤S403在衬底基板上形成像素电极和连接部的图形，具体可以包括：在钝化层的图形上形成电性连接的像素电极和连接部的图形；连接部通过第一过孔与漏极电性连接。
较佳地，为了保证形成的氧化物薄膜的厚度适中，本实用新型实施例提供的上述制作方法中的步骤S402对形成有源极、漏极和数据线的图形的衬底基板进行退火处理，具体可以包括：在氧气条件下，对形成有源极、漏极和数据线的图形的衬底基板进行加热处理，将加热温度控制在150℃至200℃范围内，将加热时长控制在10min至1h范围内。
在具体实施时，以制作具有底栅型结构的薄膜晶体管的阵列基板为例进行说明，本实用新型实施例提供的上述制作方法中的步骤S401在衬底基板上形成源极、漏极和数据线的图形之前，还可以包括：
首先，在衬底基板上采用一次构图工艺形成栅极和栅线的图形；
然后，在形成有栅极和栅线的图形的衬底基板上形成一栅绝缘层；
接着，在栅绝缘层上与栅极对应的区域形成有源层的图形；
最后，在形成有有源层的图形的衬底基板上形成刻蚀阻挡层的图形。
下面以两个具体的实例对上述两种结构（连接部与公共电极或像素电极同层设置）的阵列基板在应用于ADS型液晶显示屏时的制作方法的具体实现方式进行详细说明。
实例一：连接部与公共电极同层设置的阵列基板的制作方法，具体步骤可以包括：
1、在衬底基板上采用一次构图工艺形成栅极和栅线的图形；
2、在形成有栅极和栅线的图形的衬底基板上形成一栅绝缘层；
3、在栅绝缘层上与栅极对应的区域形成有源层的图形；
4、在形成有有源层的图形的衬底基板上形成刻蚀阻挡层的图形；
5、采用一次构图工艺在形成有刻蚀阻挡层的图形的衬底基板上形成源极、漏极和数据线的图形；
本实用新型实施例提供的阵列基板的制作方法并没有对上述步骤1-5进行改进，上述步骤的具体实施与现有技术相同，在此不做赘述；
6、对形成有源极、漏极和数据线的图形的衬底基板进行退火处理，在源极、漏极和数据线的图形的表面形成氧化物薄膜；
7、在衬底基板1上形成与源极11（图6a中未示出）、漏极2和数据线12（图6a中未示出）的图形互不重叠的像素电极3的图形，如图5a和图6a所示；
8、在形成有像素电极3的图形的衬底基板1上形成钝化层6（图5b中未示出）薄膜，通过刻蚀工艺在位于漏极2上方的氧化物薄膜5（图5b中未示出）和钝化层6薄膜中形成第一过孔A；在形成第一过孔A的同时，在位于像素电极3上方的钝化层6薄膜中形成第二过孔B，如图5b和图6b所示；
9、在钝化层6（图5c中未示出）的图形上形成相互绝缘的公共电极7和连接部4的图形；连接部4通过第一过孔A与漏极2电性连接，通过第二过孔B与像素电极3电性连接，如图5c和图3a所示。
实例二：连接部与像素电极同层设置的阵列基板的制作方法，具体步骤可以包括：
1、在衬底基板上采用一次构图工艺形成栅极和栅线的图形；
2、在形成有栅极和栅线的图形的衬底基板上形成一栅绝缘层；
3、在栅绝缘层上与栅极对应的区域形成有源层的图形；
4、在形成有有源层的图形的衬底基板上形成刻蚀阻挡层的图形；
5、采用一次构图工艺在形成有刻蚀阻挡层的图形的衬底基板上形成源极、漏极和数据线的图形；
本实用新型实施例提供的阵列基板的制作方法并没有对上述步骤1-5进行改进，上述步骤的具体实施与现有技术相同，在此不做赘述；
6、对形成有源极、漏极和数据线的图形的衬底基板进行退火处理，在源极、漏极和数据线的图形的表面形成氧化物薄膜；
7、在衬底基板1上形成与源极11（图8a中未示出）、漏极2和数据线12（图8a中未示出）的图形互不重叠的公共电极7的图形，参见图7a和图8a所示；
8、在形成有公共电极7的图形的衬底基板1上形成钝化层6（图7b中未示出）薄膜，通过刻蚀工艺在位于漏极2上方的氧化物薄膜5（图7b中未示出）和钝化层6薄膜中形成第一过孔A；如图7b和图8b所示；
9、在钝化层6（图7c中未示出）的图形上形成电性连接的像素电极3和连接部4的图形；连接部4通过第一过孔A与漏极2电性连接，如图7c和图3b所示。
基于同一实用新型构思，本实用新型实施例还提供了一种显示装置，包括本实用新型实施例提供的上述阵列基板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
本实用新型实施例提供的一种阵列基板及显示装置，由于在同层设置的源极、漏极和数据线的表面具有对源极、漏极和数据线经过退火处理后形成的氧化物薄膜，这样，在源极、漏极和数据线上方采用构图工艺形成像素电极的图形的过程中，氧化物薄膜可以保护下方的源极和数据线在刻蚀形成像素电极的图形时不被刻蚀剂所腐蚀，可以避免影响显示面板的显示品质；并且，连接部通过位于漏极上方且贯穿氧化物薄膜的第一过孔将漏极与像素电极电性连接，从而可以保证显示面板的正常显示功能。
显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
Claims (7)
1.一种阵列基板，包括：衬底基板，位于所述衬底基板上同层设置的源极、漏极和数据线，以及在所述源极、漏极和数据线上设置的像素电极；其特征在于，还包括：连接部；
在所述源极、漏极和数据线的表面具有对所述源极、漏极和数据线经过退火处理后形成的氧化物薄膜；
所述连接部通过位于所述漏极上方且贯穿所述氧化物薄膜的第一过孔将所述漏极与所述像素电极电性连接。
2.如权利要求1所述的阵列基板，其特征在于，还包括：在所述像素电极上方依次层叠设置的钝化层和公共电极；
所述连接部与所述公共电极同层设置且相互绝缘，且所述第一过孔还贯穿所述钝化层；
所述像素电极与所述源极、漏极和数据线的图形互不重叠，所述连接部通过位于所述像素电极上方且贯穿所述钝化层的第二过孔与所述像素电极电性连接。
3.如权利要求1所述的阵列基板，其特征在于，还包括：位于所述像素电极与所述源极、漏极和数据线所在膜层之间的公共电极，以及位于所述像素电极与所述公共电极之间的钝化层；所述公共电极和所述漏极的图形互不重叠；
所述连接部与所述像素电极同层设置，所述第一过孔还贯穿所述钝化层。
4.如权利要求1-3任一项所述的阵列基板，其特征在于，所述源极、漏极和数据线的材料为铜，所述氧化物薄膜的材料为氧化铜。
5.如权利要求1-3任一项所述的阵列基板，其特征在于，还包括：
位于所述源极和漏极下方且与所述源极和漏极电性连接的有源层；
与所述有源层相互绝缘且相对设置的栅极。
6.如权利要求1-3任一项所述的阵列基板，其特征在于，所述氧化物薄膜的厚度为10nm至100nm。
7.一种显示装置，其特征在于，包括：如权利要求1-6任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420147246.7U CN203760478U (zh) | 2014-03-28 | 2014-03-28 | 一种阵列基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420147246.7U CN203760478U (zh) | 2014-03-28 | 2014-03-28 | 一种阵列基板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203760478U true CN203760478U (zh) | 2014-08-06 |
Family
ID=51255721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420147246.7U Expired - Lifetime CN203760478U (zh) | 2014-03-28 | 2014-03-28 | 一种阵列基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203760478U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915452A (zh) * | 2014-03-28 | 2014-07-09 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| WO2015154367A1 (zh) * | 2014-04-10 | 2015-10-15 | 京东方科技集团股份有限公司 | 阵列基板、其制作方法及显示装置 |
| CN111403423A (zh) * | 2020-03-27 | 2020-07-10 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板和显示装置 |
-
2014
- 2014-03-28 CN CN201420147246.7U patent/CN203760478U/zh not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915452A (zh) * | 2014-03-28 | 2014-07-09 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| WO2015143796A1 (zh) * | 2014-03-28 | 2015-10-01 | 京东方科技集团股份有限公司 | 阵列基板、其制作方法及显示装置 |
| CN103915452B (zh) * | 2014-03-28 | 2016-04-06 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| US10338438B2 (en) | 2014-03-28 | 2019-07-02 | Boe Technology Group Co., Ltd. | Array substrate having partially oxidized source electrode, drain electrode and data line |
| WO2015154367A1 (zh) * | 2014-04-10 | 2015-10-15 | 京东方科技集团股份有限公司 | 阵列基板、其制作方法及显示装置 |
| US9553108B2 (en) | 2014-04-10 | 2017-01-24 | Boe Technology Group Co., Ltd. | Array substrate, method of manufacturing the same and display device |
| CN111403423A (zh) * | 2020-03-27 | 2020-07-10 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915452B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| EP3214492B1 (en) | Colour filter on array substrate and fabrication method thereof | |
| CN105070727B (zh) | 一种薄膜晶体管阵列基板、其制作方法及显示装置 | |
| US11049889B2 (en) | Method for preparing array substrate by stripping first photo-resist layer through wet etching before forming ohm contact layer and active layer | |
| US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
| US11443658B2 (en) | Flexible display panels, manufacturing methods thereof and flexible display apparatuses | |
| US20160043116A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof and display device | |
| WO2016145769A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| US9952479B2 (en) | Display substrate and method for fabricating the same, display panel and display device | |
| WO2016155155A1 (zh) | 薄膜晶体管的制作方法、薄膜晶体管及使用其的阵列基板和显示装置 | |
| JP6359650B2 (ja) | アレイ基板、表示装置及びアレイ基板の製作方法 | |
| US9502437B2 (en) | Method of manufacturing array substrate, array substrate and display device | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| WO2015000255A1 (zh) | 阵列基板、显示装置及阵列基板的制造方法 | |
| US10871688B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| US20180314105A1 (en) | Counter substrate, display panel, display device and fabricating method | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| EP3185287B1 (en) | Array substrate and manufacturing method thereof, and display device | |
| US9543325B2 (en) | Array substrate and manufacturing method thereof, liquid crystal display panel and display device | |
| CN203760478U (zh) | 一种阵列基板及显示装置 | |
| US20140014979A1 (en) | Liquid crystal display device and manufacturing method therefor | |
| KR101174429B1 (ko) | 박막 트랜지스터 기판과 그 제조방법 및 이를 포함한 액정표시 장치 | |
| CN203883007U (zh) | 一种阵列基板及显示装置 | |
| EP3163620B1 (en) | Low temperature poly-silicon thin film transistor array substrate and manufacturing method therefor and display device | |
| CN103943637B (zh) | 一种阵列基板、其制作方法及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140806 |