CN203720258U - 一种电压电流暂态信号高速同步数据采样装置 - Google Patents

Abstract

本实用新型提供一种电压电流暂态信号高速同步数据采样装置，包括：电压和电流输入传变电路、信号调理电路、模数转换电路、主控现场可编程门阵列单元；电压和电流输入传变电路，用于将电力***的电压电流暂态信号线性地传变为包含有多个频率段的模拟电压电流信号；信号调理电路，用于对多个频率段的模拟电压电流信号进行滤波和运放处理；模数转换电路，用于将模拟电压电流信号转换为数字电压电流信号；主控现场可编程门阵列单元，用于实现对电压电流暂态信号的同步高速采样。本实用新型的装置可以实现多个通道的同步高速数据采样，并且多个采样装置可以在同一个时钟信号的控制下实现多采样模块的同步采样，使得采样通道的扩展不受限制。

Description

一种电压电流暂态信号高速同步数据采样装置

技术领域

本实用新型涉及电力技术领域，尤其涉及一种电压电流暂态信号高速同步数据采样装置。

背景技术

目前，常规的电力***微机保护对电气模拟量信号的采集，基本都是基于周期性的稳态工频信号，通过频率跟踪技术实现多通道的数据同步采样，采样速率不高，相关技术也已经比较成熟。在采样速率方面，无论是大规模使用的微机保护采样***还是数字化变电站中使用的采样***，每个工频周期的采样率基本都小于200点/周波，装置能够分辨的最高谐波次数不会超过20次谐波。

近几年，人们认识到电力***故障暂态信号中含有丰富的高频分量，通过数字信号处理技术可以从中获得一些非常有价值的故障特征信息，因此，基于故障信号暂态信号的保护理论逐渐得到开发和应用。但是，相对于稳态信号，暂态信号的采样存在以下难题：

1、信号呈现非周期性，无法使用频率跟踪方法实现同步采样。

2、信号持续时间很短，一般只有几个毫秒，甚至只有几十微秒。

3、一般需要对多条线路的电压、电流等模拟量进行同步采样，单片模数转换器（以下简称ADC）有时无法完成所有通道的采集。

传统的数据采集方式，是使用微控制器（以下简称MCU）来控制ADC工作，该方式电路简单，在一些采样通道不多，采样速率要求不高的***中得到广泛应用，但是，在高速采样***中，如果仍然采用这种方式，将带来很多问题，主要有：

1、采样速度受MCU处理速度的影响。

由于ADC是在MCU的控制下进行数据的采样、传输，所以，数据采样速度不可能高于MCU的工作频率。同时，通讯、人机、数据处理等其它任务也会占用MCU大量的时间，因此，利用MCU控制ADC工作的方式效率比较低，限制了采样速率的提高。

2、ADC与MCU时序同步存在问题

电力***中，一般需要多通道同步采样。当采样频率过高时，对MCU与ADC之间的时序同步要求非常高，如果无法同步，将引起ADC无法正常工作，导致整个数据采集***崩溃。

3、影响MCU的工作效率

当采样频率过高时，MCU将会把大量的处理器时间用于控制ADC及读取转换后的数据，从而导致分配给其他任务的时间减少，影响***的整体性能。过去在解决高速采样***时，由于没有好的方法，只好额外采用一片从MCU来专门控制ADC，然后通过通讯接口将采样数据传给主MCU，这将增加硬件成本，降低硬件可靠性，影响主MCU的运行效率。

4、高速采样通道数目有限

当MCU用于控制ADC进行高速采样时，受制于MCU本身的性能，如果增加过多采样通道，势必增加MCU的数据处理时间，影响***性能。而在继电保护设备，特别是单相接地故障选线装置中，对采样通道数目和采样数据的同步性有较高的要求，若无法实现多通道的采样，则严重制约着装置的使用领域，不能满足实际运行需求。

实用新型内容

为解决上述技术问题，本实用新型提供一种电压电流暂态信号高速同步数据采样装置，包括：电压和电流输入传变电路、信号调理电路、模数转换电路、主控现场可编程门阵列单元；

所述电压和电流输入传变电路，用于将电力***的电压电流暂态信号线性地传变为包含有多个频率段的模拟电压电流信号；

所述信号调理电路，包括滤波电路和运放电路，用于对所述多个频率段的模拟电压电流信号进行滤波和运放处理；

所述模数转换电路，用于将经过所述信号调理电路处理的模拟电压电流信号转换为数字电压电流信号；

主控现场可编程门阵列单元，用于生成控制信号以控制所述电压和电流输入传变电路、信号调理电路、模数转换电路工作以实现对所述电压电流暂态信号的同步高速采样。

其中，所述装置还包括：外部时钟电路；

用于产生所述主控现场可编程门阵列单元生成控制信号所需的外部时钟信号。

其中，所述电压和电流输入传变电路包括：

用于传变电压暂态信号的霍尔传感器；

用于传变电流暂态信号的罗氏线圈。

其中，所述主控现场可编程门阵列单元包括：

基准定时采样控制模块，用于检测微控制单元或者全球定位***装置发出的基准定时采样控制信号；

模数转换控制模块，其转换信号线和读数据信号线与所述主控现场可编程门阵列单元的输入/输出管脚连接，当所述基准定时采样控制模块检测到基准定时采样控制信号后，输出模数转换控制信号，以控制所述模数转换电路的所有通道进行同步高速采样，在采样完成后的，将采样数据存储到双口随机存取存储器中；

双口随机存取存储器，其包括两个双口随机存取存储器区以实现的高速数据缓存功能。

其中，所述主控现场可编程门阵列单元将所述模数转换器输出的数字信号存储到第一个双口随机存取存储器区处，当第一个双口随机存取存储器区存满数据后，所述主控现场可编程门阵列单元便向微处理器发出中断请求信号，同时立即将模数转换器输出的数字信号存储到第二个双口随机存取存储器区处；在第二个双口随机存取存储器区存满数据之前，微处理器响应中断请求，读出第一个双口随机存取存储器区里的数据；

所述第二个双口随机存取存储器区存满数据后，所述主控现场可编程门阵列单元再将数据存储到第一个双口随机存取存储器区，然后微处理器在第一个双口随机存取存储器区存满数据之前读取第二个双口随机存取存储器区里的数据。

其中，所述微处理器从第一个双口随机存取存储器区或者第二个双口随机存取存储器区中读数据的时间小于向第一个双口随机存取存储器区或者第二个双口随机存取存储器区中写数据的时间。

其中，所述主控现场可编程门阵列单元还包括：

中断产生控制模块，在其控制双口随机存取存储器在预定的地址空间内存放数据完成后，产生一个中断信号，该中断信号与外部中断源相连接。

其中，所述装置还包括：

中央处理器，用于检测所述中断产生控制模块产生的中断信号，当其检测到该中断信号有效后，释放数据总线、地址总线、控制总线来读取双口随机存取存储器中缓存的采样数据。

其中，所述中央处理器读取完所述双口随机存取存储器的一个地址中的数据时，所述中断产生控制模块收回中断信号，使该双口随机存取存储器准备好进行下一次的数据缓存。

实施本实用新型，具有如下有益效果：

本实用新型利用现场可编程门阵列单元（以下简称FPGA）控制模数转换器（ADC）实现的电力***中电压、电流暂态信号的高速同步数据采样，以克服传统的使用MCU控制ADC进行数据采样的一系列缺点。

本实用新型设计的一种电压电流暂态信号高速同步数据采样装置可以实现多个通道的同步高速数据采样，并且多个电压电流暂态信号高速同步数据采样装置可以在同一个时钟信号的控制下实现多采样模块的同步采样，使得采样通道的扩展不受限制。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型提供的一种电压电流暂态信号高速同步数据采样装置实施例一的结构示意图；

图2是本实用新型提供的一种电压电流暂态信号高速同步数据采样装置实施例二的结构示意图；

图3是本实用新型提供的一种电压电流暂态信号高速同步数据采样装置实施例三的结构示意图；

图4是本实用新型提供的一种电压电流暂态信号高速同步数据采样装置实施例四的结构示意图。

具体实施方式

参见图1，本实用新型提供的一种电压电流暂态信号高速同步数据采样装置，包括：

电压和电流输入传变电路1、信号调理电路2、模数转换电路3、主控现场可编程门阵列单元（FPGA，Field－Programmable Gate Array）4；

所述电压和电流输入传变电路1，用于将线性的电力***的电压电流暂态信号传变为包含有多个频率段的模拟电压电流信号；

所述信号调理电路2，包括滤波电路和运放电路，用于对所述多个频率段的模拟电压电流信号进行滤波和运放处理；

所述模数转换电路3，用于将经过所述信号调理电路2处理的模拟电压电流信号转换为数字电压电流信号；

主控现场可编程门阵列单元4，用于生成控制信号以控制所述电压和电流输入传变电路1、信号调理电路2、模数转换电路3工作以实现对所述电压电流暂态信号的同步高速采样。

所述装置还包括：外部时钟电路5；

用于产生所述主控现场可编程门阵列单元4生成控制信号所需的外部时钟信号。

电力***的电压、电流暂态信号在进行信号调理之前，需要先对信号进行传变，将其线性地传变为适合模数转换器输入和处理的模拟信号。

参见图2，本实用新型提供的一种电压电流暂态信号高速同步数据采样装置实施例二的结构示意图。

本实施例中，所述电压和电流输入传变电路1包括：

用于传变电压暂态信号的霍尔传感器10；

用于传变电流暂态信号的罗氏线圈11。

需要说明的是，现有技术中是利用电磁式电压互感器来传变电压信号，用电磁式电流电流互感器来传变电流信号。但是，电磁式互感器在传变电气模拟量时有磁饱和、相角误差大、能量损耗大等缺点，无法适用于瞬时性故障的电气量检测，也不适用高速信号的检测。本实用新型采用霍尔传感器10传变电压信号，霍尔传感器10线性度好、带宽范围大、测量范围大、过载能力强的特点，很好地解决电压暂态信号的传变问题。另外，本实用新型中采用罗氏线圈11来传变电流信号，罗氏线圈的线性度好、带宽范围大、测量范围大、过流能力强、功能低、抗干扰性好的特点，能够解决电流暂态信号的传变问题。

具体实现中，电力***电压、电流信号分别经过霍尔互感器10和罗氏线圈11的传变后，得到包含有多个频率段的模拟信号。该模拟信号需要进一步的调理，如图2所示，所述信号调理电路2包括滤波电路20部分和运放电路21部分，在实际应用中主要使用频率在5kHz以内的信号，所以，信号调理电路2中的滤波电路20设计成宽频带、高输入阻抗、低输出阻抗、相频特性好的电路，截止频率限制在5kHz。

需要说明的是，每个电压电流暂态信号高速同步数据采样装置能够实现12个通道的数据采集，为了保证每个通道的独立性，对每个通道都设计独立的有源滤波器电路和运放电路进行信号调理。

图2所示的，模数转换电路（ADC）所选用的模数转换器芯片为16位、快速、低功耗逐次逼近型ADC，最大吞吐量可达250ksps，并且内置低噪声、宽带宽采样保持放大器，可处理高达12MHz的输入频率，具备高速并行数据接口，主要应用于电力***继电保护装置以及仪表和控制***中。

本实用新型的一种电压电流暂态信号高速同步数据采样装置配置两个模数转换器芯片，共实现12个通道的模数转换。两块模数转换器芯片共用同一套控制信号和数据信号，这样既可以保证两块芯片的同步控制，又能简化电路设计。结合电力***实际需要和***电磁兼容性能设计考虑，两块模数转换器芯片在采样时钟和选通信号的控制下，实现51.2Ksample/s的采样速率。

如图2所示的主控现场可编程门阵列单元4，即主控FPGA4是整个电压电流暂态信号高速同步数据采样装置的核心，它产生***所需的全部控制信号，保证电压电流暂态信号高速同步数据采样装置的各个部分能够协调一致地工作，另外，它还实现数据的高速缓存功能。主控FPGA利用外部时钟信号在内部倍频或者分频处理，实现控制需要的时钟信号。实现主控FPGA芯片选择美国ALTERA公司设计生产的EP1C3芯片，实现的主要功能有基准定时采样控制、ADC转换控制、双口RAM控制、中断产生控制等。

具体的，如图3所示，所述主控现场可编程门阵列单元4具体包括：

基准定时采样控制模块40，用于检测微控制单元或者全球定位***装置发出的基准定时采样控制信号；

模数转换控制模块41，其转换信号线和读数据信号线与所述主控现场可编程门阵列单元4的输入/输出管脚连接，当所述基准定时采样控制模块40检测到基准定时采样控制信号后，输出模数转换控制信号，以控制所述模数转换电路ADC3的所有通道进行同步高速采样，在采样完成后的，将采样数据存储到双口随机存取存储器42中；

具体的，当FPGA4的基准定时采样控制模块40检测到MCU或者GPS装置发出的基准定时采样控制信号时，FPGA4才启动ADC转换控制。这样，电压电流暂态信号高速同步数据采样装置可以在同一时刻进行模数转换，实现同步采样。由于电压电流暂态信号高速同步数据采样装置采用统一的基准定时采样控制信号，所以其采样时钟误差极小，并且不会存在多模块间的采样时钟累积误差，能够很好地保证多采样模块的采样同步性。

双口随机存取存储器42，其包括两个双口随机存取存储器区以实现的高速数据缓存功能。

其中，所述主控现场可编程门阵列单元4将所述模数转换器3输出的数字信号存储到第一个双口随机存取存储器区处，当第一个双口随机存取存储器区存满数据后，所述主控现场可编程门阵列单元便向微处理器发出中断请求信号，同时立即将模数转换器输出的数字信号存储到第二个双口随机存取存储器区处；在第二个双口随机存取存储器区存满数据之前，微处理器响应中断请求，读出第一个双口随机存取存储器区里的数据；

所述第二个双口随机存取存储器区存满数据后，所述主控现场可编程门阵列单元再将数据存储到第一个双口随机存取存储器区，然后微处理器在第一个双口随机存取存储器区存满数据之前读取第二个双口随机存取存储器区里的数据。

其中，所述微处理器从第一个双口随机存取存储器区或者第二个双口随机存取存储器区中读数据的时间小于向第一个双口随机存取存储器区或者第二个双口随机存取存储器区中写数据的时间。

其中，所述主控现场可编程门阵列单元4还包括：

中断产生控制模块43，在其控制双口随机存取存储器在预定的地址空间内存放数据完成后，产生一个中断信号，该中断信号与外部中断源相连接。

如图4所示，所述电压电流暂态信号高速同步数据采样装置还包括：

中央处理器6，简称CPU，其用于检测所述中断产生控制模块43产生的中断信号，当其检测到该中断信号有效后，释放数据总线、地址总线、控制总线来读取双口随机存取存储器中缓存的采样数据。

其中，所述中央处理器6读取完所述双口随机存取存储器42的一个地址中的数据时，所述中断产生控制模块43收回中断信号，使该双口随机存取存储器42准备好进行下一次的数据缓存。

以下将结合图1~图4详细描述电压电流暂态信号高速同步数据采样装置通过双口随机存取存储器42实现高速缓存以及通过中断产生控制模块43实现中断控制的过程。

具体实现中，在FPGA4内开辟两个双口RAM区来实现的高速数据缓存功能。两个双口RAM区分别命名为RAM1和RAM2，它们之间采用乒乓切换的方式进行存储数据。首先，FPGA4将ADC3输出的数字信号存储到RAM1地址处，当RAM1存满数据后，FPGA便向MCU发出中断请求信号，同时立即将ADC3输出的数字信号存储到RAM2地址处。在RAM2存满数据之前，MCU响应中断请求，读出RAM1里的数据。同样，等RAM2存满数据后，FPGA4再将数据存储到RAM1区，然后MCU在RAM1存满数据之前读取RAM2里的数据。不断重复这一过程，就可以实现ADC采样和MCU读数据同时进行，能够显著提高采样速率。由于从RAM1或者RAM2中读数据的时间明显小于向RAM1或者RAM2中写数据的时间，因此，在FPGA控制ADC采样的时候，MCU有足够的时间读取上一次采样的数据，不会发生数据读写错误。

FPGA控制双口RAM在一定的地址空间内存放数据完成后，FPGA4的中断产生控制模块43将会产生一个中断信号，该中断信号与CPU6的外部中断源相连接，当CPU6检测到该中断信号有效后，CPU6将释放数据总线、地址总线、控制总线来读取双口RAM中缓存的采样数据。当CPU6读取双口RAM的第一个地址中的数据时，FPGA4将会收回中断信号，使该片双口RAM准备好进行下一次的数据缓存。

采取以上措施后，能够实现多通道的同步高速采样。以1024点/周波的采样速率为例，传统方法下，CPU直接控制ADC采样和读取ADC数据，每周波CPU需要中断1024次，中断间隔为20/1024=0.0195ms，若CPU主频为50M，即时钟为0.02us，那么CPU执行时间只有19.5/0.02=975个时钟，按平均每条指令3个时钟周期算，最多只能执行325条指令，显然是无法满足***要求的。而本方案采样中断间隔为2.5ms，是传统方法的128倍，最多执行325*128=41600条指令，实现了高速采样下的数据实时性处理。

实施本实用新型，具有如下有益效果：

本实用新型利用现场可编程门阵列单元（以下简称FPGA）控制模数转换器（ADC）实现的电力***中电压、电流暂态信号的高速同步数据采样，以克服传统的使用MCU控制ADC进行数据采样的一系列缺点。

本实用新型设计的一种电压电流暂态信号高速同步数据采样装置可以实现多个通道的同步高速数据采样，并且多个电压电流暂态信号高速同步数据采样装置可以在同一个时钟信号的控制下实现多采样模块的同步采样，使得采样通道的扩展不受限制。

值得注意的是，本实用新型描述的是一种电压电流暂态信号高速同步数据采样装置的一种产品形式，其它满足本实用新型所述结构的产品，即使材质、器件名称、外观、器件摆放顺序等不影响产品特性的因素不相同，仍然属于本实用新型保护的范围。

以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。

Claims (9)

1.一种电压电流暂态信号高速同步数据采样装置，其特征在于，包括：电压和电流输入传变电路、信号调理电路、模数转换电路、主控现场可编程门阵列单元；

所述电压和电流输入传变电路，用于将电力***的电压电流暂态信号线性地传变为包含有多个频率段的模拟电压电流信号；

所述信号调理电路，包括滤波电路和运放电路，用于对所述多个频率段的模拟电压电流信号进行滤波和运放处理；

所述模数转换电路，用于将经过所述信号调理电路处理的模拟电压电流信号转换为数字电压电流信号；

主控现场可编程门阵列单元，用于生成控制信号以控制所述电压和电流输入传变电路、信号调理电路、模数转换电路工作以实现对所述电压电流暂态信号的同步高速采样。

2.如权利要求1所述的电压电流暂态信号高速同步数据采样装置，其特征在于，所述装置还包括：外部时钟电路；

用于产生所述主控现场可编程门阵列单元生成控制信号所需的外部时钟信号。

3.如权利要求2所述的电压电流暂态信号高速同步数据采样装置，其特征在于，所述电压和电流输入传变电路包括：

用于传变电压暂态信号的霍尔传感器；

用于传变电流暂态信号的罗氏线圈。

4.如权利要求3所述的电压电流暂态信号高速同步数据采样装置，其特征在于，所述主控现场可编程门阵列单元包括：

基准定时采样控制模块，用于检测微控制单元或者全球定位***装置发出的基准定时采样控制信号；

模数转换控制模块，其转换信号线和读数据信号线与所述主控现场可编程门阵列单元的输入/输出管脚连接，当所述基准定时采样控制模块检测到基准定时采样控制信号后，输出模数转换控制信号，以控制所述模数转换电路的所有通道进行同步高速采样，在采样完成后的，将采样数据存储到双口随机存取存储器中；

双口随机存取存储器，其包括两个双口随机存取存储器区以实现的高速数据缓存功能。

5.如权利要求4所述的电压电流暂态信号高速同步数据采样装置，其特征在于，所述主控现场可编程门阵列单元将所述模数转换器输出的数字信号存储到第一个双口随机存取存储器区处，当第一个双口随机存取存储器区存满数据后，所述主控现场可编程门阵列单元便向微处理器发出中断请求信号，同时立即将模数转换器输出的数字信号存储到第二个双口随机存取存储器区处；在第二个双口随机存取存储器区存满数据之前，微处理器响应中断请求，读出第一个双口随机存取存储器区里的数据；

所述第二个双口随机存取存储器区存满数据后，所述主控现场可编程门阵列单元再将数据存储到第一个双口随机存取存储器区，然后微处理器在第一个双口随机存取存储器区存满数据之前读取第二个双口随机存取存储器区里的数据。

6.如权利要求5所述的电压电流暂态信号高速同步数据采样装置，其特征在于，所述微处理器从第一个双口随机存取存储器区或者第二个双口随机存取存储器区中读数据的时间小于向第一个双口随机存取存储器区或者第二个双口随机存取存储器区中写数据的时间。

7.如权利要求6所述的电压电流暂态信号高速同步数据采样装置，其特征在于，所述主控现场可编程门阵列单元还包括：

中断产生控制模块，在其控制双口随机存取存储器在预定的地址空间内存放数据完成后，产生一个中断信号，该中断信号与外部中断源相连接。

8.如权利要求7所述的电压电流暂态信号高速同步数据采样装置，其特征在于，所述装置还包括：

中央处理器，用于检测所述中断产生控制模块产生的中断信号，当其检测到该中断信号有效后，释放数据总线、地址总线、控制总线来读取双口随机存取存储器中缓存的采样数据。

9.如权利要求8所述的电压电流暂态信号高速同步数据采样装置，其特征在于，所述中央处理器读取完所述双口随机存取存储器的一个地址中的数据时，所述中断产生控制模块收回中断信号，使该双口随机存取存储器准备好进行下一次的数据缓存。