CN203705750U - 阵列基板和显示面板 - Google Patents
阵列基板和显示面板 Download PDFInfo
- Publication number
- CN203705750U CN203705750U CN201420053589.7U CN201420053589U CN203705750U CN 203705750 U CN203705750 U CN 203705750U CN 201420053589 U CN201420053589 U CN 201420053589U CN 203705750 U CN203705750 U CN 203705750U
- Authority
- CN
- China
- Prior art keywords
- layer
- array base
- base palte
- data line
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 11
- 230000003287 optical effect Effects 0.000 claims description 15
- 230000000694 effects Effects 0.000 abstract description 5
- 230000000903 blocking effect Effects 0.000 abstract 3
- 238000000034 method Methods 0.000 description 8
- 238000005259 measurement Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
本实用新型提供一种阵列基板，包括设置在显示区域周边的阻光导电层以及设置在该阻光导电层的上方的测试层，所述测试层上设置有多个沿所述测试层厚度方向贯穿所述测试层的通孔，所述阵列基板包括与像素电极同层设置的测试层和/或与数据线同层设置的测试层，其中，在与像素电极同层设置的测试层中，相邻两个所述通孔之间的距离与相邻两个所述像素电极之间的距离一致；在与数据线同层设置的测试层中，相邻两个所述通孔之间的距离与所述数据线宽度一致。本实用新型还提供一种显示面板。与现有技术相比，本实用新型中的测试层在构图工艺中所受到工艺波动的影响较小，从而减少像素电极和数据线的测量值与真实值的差异，提高测试效果。
Description
技术领域
本实用新型涉及显示技术领域，具体地，涉及一种阵列基板和显示面板。
背景技术
在液晶显示屏的阵列基板制作中，需要对像素电极以及信号线的宽度进行测量，由于像素电极为透明结构，不容易测出像素电极的边界；数据线通常为倾斜的（如图1所示），较难用现有设备进行测量。通常在显示区域周边的测试区域形成测试图形，如图2和图3所示，为了提高测量效果，测试区域中首先形成有阻光导电层1，以起到遮挡光线并实现检测的作用；然后在阻光导电层1上形成测试用像素电极2、测试用数据线3。但是由于测试区域的测试图形与像素区中的真实图形之间存在差异，导致刻图工艺中，测试图形与像素区的真实图形存在差异，使得在测试区域测得的像素电极的尺寸（如图2中所标识的a’）和在测试区域测得的数据线的尺寸（如图3中所标识的b’）与显示区中的像素电极的真实尺寸和显示区中的数据线的真实尺寸之间存在一定的差异。
因此，如何减少像素电极和数据线的测量值与真实值的差异成为本领域亟待解决的技术问题。
实用新型内容
本实用新型的目的在于提供一种阵列基板和包括该阵列基板的显示面板，以减少像素电极和数据线的测量值与真实值的差异。
为了实现上述目的，本实用新型提供一种阵列基板，包括设置在显示区域周边的阻光导电层以及设置在该阻光导电层的上方的测试层，所述测试层上设置有多个沿所述测试层厚度方向贯穿所述测试层的通孔，所述阵列基板包括与像素电极同层设置的所述测试层和/或与数据线同层设置的所述测试层，其中，
在与像素电极同层设置的所述测试层中，相邻两个所述通孔之间的距离与相邻两个所述像素电极之间的距离一致；
在与数据线同层设置的所述测试层中，相邻两个所述通孔之间的距离与所述数据线宽度一致。
优选地，所述通孔的长度与所述显示区域内的像素电极的长度一致，所述通孔的宽度是相邻两个所述通孔的边界之间距离的1～3倍。
优选地，所述通孔的个数不小于100个。
优选地，所述阻光导电层与所述阵列基板的栅线同层设置。
优选地，所述阵列基板的数据线倾斜于所述阵列基板的栅线。
优选地，所述通孔的长度方向垂直于所述阵列基板的栅线的方向。
本实用新型还提供一种显示面板，包括阵列基板，其中，所述阵列基板为本实用新型所提供的上述阵列基板。
优选地，所述显示面板还包括与所述阵列基板相对设置的对盒基板。
优选地，所述对盒基板上设置有彩膜。
在本实用新型中，通过测量通孔之间的测试图案的宽度来反应所述像素电极的宽度和/或所述数据线的宽度，与现有技术相比，本实用新型中所提供的测试层在构图工艺中所受到工艺波动的影响较小，从而减少像素电极和数据线的测量值与真实值的差异，提高测试效果，进而提高产品质量。
附图说明
附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。在附图中：
图1所示的是现有的阵列基板显示区的结构示意图；
图2所示的是现有技术中测量像素电极宽度的测试图形的示意图；
图3所示的是现有技术中测量数据线宽度的测试图形的示意图；
图4所示的是本实用新型中所提供的测试图形的示意图。
附图标记说明
1：阻光导电层；2：测试用像素电极；3：测试用数据线；4：测试层；5：通孔。
具体实施方式
以下结合附图对本实用新型的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本实用新型，并不用于限制本实用新型。
本实用新型提供一种阵列基板，包括设置在显示区域周边的阻光导电层1以及设置在该阻光导电层1的上方的测试层4，如图4所示，测试层4上可以设置有多个沿测试层4厚度方向贯穿测试层4的通孔5，所述阵列基板包括与像素电极同层设置的测试层4和/或与数据线同层设置的测试层4，其中，在与像素电极同层设置的测试层4中，相邻两个通孔5之间的距离（如图4中所标识的c）与相邻两个所述像素电极之间的距离（如图1中所标识的a）一致；在与数据线同层设置的测试层4中，相邻两个通孔5之间的距离（如图4中所标识的c）与所述数据线宽度（如图1中所标识的b）一致。
在本实用新型中，在测量时，阻光导电层可以遮挡来自背光源的光线，从而可以清楚地观测到通孔5的边界。
当所述阵列基板包括与像素电极同层设置的测试层时，相邻两个所述通孔之间的距离与相邻两个所述像素电极之间的距离一致，在测量像素电极的宽度时，通过测量两个通孔5之间的距离确定所述像素电极之间的距离，从而间接反应出所述像素电极的宽度；当所述阵列基板包括与数据线同层设置的测试层时，相邻两个通孔5之间的距离与所述数据线的宽度一致，在测量数据线的宽度时，通过测量两个通孔5之间的距离确定所述数据线的宽度。通孔5的宽度可以较小，例如，所述测试层与数据线同层设置以测量所述数据线的宽度时，通孔5的宽度可以小于所述数据线之间的距离。与现有技术相比，使得在形成测试层的构图工艺中，减少工艺波动对测试层的影响（例如，显影剂或刻蚀剂的浓度分布不均匀时，各通孔5之间的图形所受到的影响较小），从而减少像素电极和/或数据线的测量值与真实值的差异，进而提高产品质量。
需要说明的是，所述“通孔之间的距离”，是指两个相邻的通孔5距离较近的两个边界之间的最短距离。具体地，如图4所示，通孔5可以为长条形结构，相邻的两个通孔5的较长的边界之间的最短距离（图4中所标识的c）即为需要测量的宽度，即，当所述阵列基板包括与像素电极同层设置的测试层时，c的值与像素电极之间的距离（图1中所标识的a）一致；当所述阵列基板包括与数据线同层设置的测试层时，c的值与数据线的宽度（图1中所标识的b）一致；可以理解的是，当所述阵列基板包括与像素电极同层设置的测试层和与数据线同层设置的测试层时，像素电极对应测试层中c所对应的宽度与数据线对应的测试层中c所对应的宽度不同。
在本实用新型中，所述阵列基板可以包括与像素电极同层设置的测试层，也可以包括与数据线同层设置的测试层，也可以同时包括与像素电极同层设置和与数据线同层设置的测试层。为了减少所述像素电极和所述数据线的测量值与真实值之间的误差，作为本实用新型的一种优选实施方式，所述阵列基板同时包括与像素电极同层设置的测试层和与数据线同层设置的测试层，以分别测量所述像素电极和所述数据线的宽度。
容易理解的是，上述“同层设置”是指在同一次制作工艺中形成，同层设置的结构厚度和材料应保持一致，即与像素电极同层设置的测试层和所述像素电极的厚度、材料相同，与数据线同层设置的测试层和所述数据线的厚度、宽度相同，以反映像素电极和数据线的真实宽度。
作为本实用新型的一种具体实施方式，所述阵列基板的数据线可以倾斜于所述阵列基板的栅线。即，本实用新型所提供的阵列基板中的测试层尤其适用于测试“倾斜于所述阵列基板的栅线”的数据线的实际宽度。
当所述阵列基板的数据线倾斜于所述阵列基板的栅线时，为了便于检测数据线的宽度，与所述数据线同层设置的测试层中通孔5的长度方向可以垂直于所述阵列基板的栅线的方向，以便于对通孔5之间的距离进行测量，从而反映出所述数据线的宽度。
更进一步地，为了便于对所述通孔之间的距离进行测量，通孔5的长度与所述显示区域内的像素电极的长度一致；同时，为了减少构图工艺过程中，对测试图形（即，通孔5之间的部分）产生影响，通孔5的宽度不应过大或过小，优选地，所述通孔的宽度是相邻两个通孔5的边界之间距离的1～3倍。
可以理解的是，在通过所述测试层对进行测量的过程中，随着测试图案（即，相邻的通孔5之间的部分）的个数的增加，测试层4的稳定性提高，像素电极和数据线的测量值与真实值之间的差异减少。为了减少测量值与真实值之间的差异，优选地，通孔5的个数不小于100个。具体地，通孔5的设置可以与像素电极排列方式相同，即，当通孔5的个数为100个时，采用10行10列的设置方式。可以理解的是，由于显示区域周边的面积有限，通孔5的个数不应超过4900个（即，70行70列）。
更进一步地，为了简化阵列基板的结构以及制作工艺并便于对所述像素电极和所述数据线进行测量，所述阻光导电层可以与所述阵列基板的栅线同层设置，在形成栅线的同时形成所述阻光导电层。如上文中所述，在测量过程中，所述阻光导电层遮挡来自背光源的光线，从而可以清楚地观测到通孔5的边界。
可以理解的是，由于栅线的设置比较规则（即，通常水平设置），因此，当需要测量栅线的宽度时，直接对显示区域的真实栅线进行测量即可。
在本实用新型中，与像素电极同层设置的测试层的通孔5之间的距离与所述像素电极之间的距离一致，与数据线同层设置的测试层的通孔5之间的距离与所述数据线之间的距离一致，与现有技术相比，本实用新型中的测试图案距离较近，数目较多，在构图工艺中，减少工艺波动对测试层的影响，从而减少像素电极和数据线的测量值与真实值的差异，提高测量效果，进而提高产品质量。
本实用新型还提供一种显示面板，包括阵列基板，其中，所述阵列基板为本实用新型所提供的上述阵列基板。
进一步地，所述显示面板还可以包括与所述阵列基板对应设置的对盒基板，所述对盒基板上设置有彩膜。当对通过测量所述测试层中所述通孔之间的距离，来检测所述像素电极和所述数据线的宽度是否正常，测量完毕后，将所述对盒基板与所述阵列基板对盒，使得所述彩膜与所述阵列基板的显示区对应，以显示不同的颜色。
可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。
Claims (9)
1.一种阵列基板，包括设置在显示区域周边的阻光导电层以及设置在该阻光导电层的上方的测试层，其特征在于，所述测试层上设置有多个沿所述测试层厚度方向贯穿所述测试层的通孔，所述阵列基板包括与像素电极同层设置的所述测试层和/或与数据线同层设置的所述测试层，其中，
在与像素电极同层设置的所述测试层中，相邻两个所述通孔之间的距离与相邻两个所述像素电极之间的距离一致；
在与数据线同层设置的所述测试层中，相邻两个所述通孔之间的距离与所述数据线宽度一致。
2.根据权利要求1所述的阵列基板，其特征在于，所述通孔的长度与所述显示区域内的像素电极的长度一致，所述通孔的宽度是相邻两个所述通孔的边界之间距离的1～3倍。
3.根据权利要求1所述的阵列基板，其特征在于，所述通孔的个数不小于100个。
4.根据权利要求1至3中任意一项所述的阵列基板，其特征在于，所述阻光导电层与所述阵列基板的栅线同层设置。
5.根据权利要求1至3中任意一项所述的阵列基板，其特征在于，所述阵列基板的数据线倾斜于所述阵列基板的栅线。
6.根据权利要求5所述的阵列基板，其特征在于，所述通孔的长度方向垂直于所述阵列基板的栅线的方向。
7.一种显示面板，包括阵列基板，其特征在于，所述阵列基板为权利要求1至6中任意一项所述的阵列基板。
8.根据权利要求7所述的显示面板，其特征在于，所述显示面板还包括与所述阵列基板相对设置的对盒基板。
9.根据权利要求8所述的显示面板，其特征在于，所述对盒基板上设置有彩膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420053589.7U CN203705750U (zh) | 2014-01-27 | 2014-01-27 | 阵列基板和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420053589.7U CN203705750U (zh) | 2014-01-27 | 2014-01-27 | 阵列基板和显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203705750U true CN203705750U (zh) | 2014-07-09 |
Family
ID=51056166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420053589.7U Expired - Fee Related CN203705750U (zh) | 2014-01-27 | 2014-01-27 | 阵列基板和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203705750U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104345484A (zh) * | 2014-11-04 | 2015-02-11 | 京东方科技集团股份有限公司 | 测试单元、阵列基板及其制造方法、显示面板和显示装置 |
| CN105404041A (zh) * | 2015-12-31 | 2016-03-16 | 京东方科技集团股份有限公司 | 显示基板母板及其制造和检测方法以及显示面板母板 |
| CN105651184A (zh) * | 2016-03-11 | 2016-06-08 | 京东方科技集团股份有限公司 | 封框胶宽度检测装置和检测方法 |
-
2014
- 2014-01-27 CN CN201420053589.7U patent/CN203705750U/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104345484A (zh) * | 2014-11-04 | 2015-02-11 | 京东方科技集团股份有限公司 | 测试单元、阵列基板及其制造方法、显示面板和显示装置 |
| CN104345484B (zh) * | 2014-11-04 | 2017-03-29 | 京东方科技集团股份有限公司 | 测试单元、阵列基板及其制造方法、显示面板和显示装置 |
| CN105404041A (zh) * | 2015-12-31 | 2016-03-16 | 京东方科技集团股份有限公司 | 显示基板母板及其制造和检测方法以及显示面板母板 |
| WO2017114098A1 (zh) * | 2015-12-31 | 2017-07-06 | 京东方科技集团股份有限公司 | 显示基板母板及其制造和检测方法以及显示面板母板 |
| CN105404041B (zh) * | 2015-12-31 | 2018-10-16 | 京东方科技集团股份有限公司 | 显示基板母板及其制造和检测方法以及显示面板母板 |
| US10274762B2 (en) | 2015-12-31 | 2019-04-30 | Boe Technology Group Co., Ltd. | Display substrate motherboard, manufacturing and detecting methods thereof and display panel motherboard |
| CN105651184A (zh) * | 2016-03-11 | 2016-06-08 | 京东方科技集团股份有限公司 | 封框胶宽度检测装置和检测方法 |
| CN105651184B (zh) * | 2016-03-11 | 2018-06-15 | 京东方科技集团股份有限公司 | 封框胶宽度检测装置和检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103246092B (zh) | 阵列基板及显示装置 | |
| US9171869B1 (en) | Array substrate and display device | |
| US9772710B2 (en) | Array substrate and manufacturing method thereof, touch screen and display apparatus | |
| CN203705750U (zh) | 阵列基板和显示面板 | |
| CN105404041B (zh) | 显示基板母板及其制造和检测方法以及显示面板母板 | |
| CN102509531B (zh) | 测量显示装置拖影的方法及测量显示装置拖影的装置 | |
| US8508111B1 (en) | Display panel and method for inspecting thereof | |
| CN104090437A (zh) | 一种阵列基板、显示装置、母板及其检测方法 | |
| US20190235288A1 (en) | Alignment detection method and display device | |
| CN104483811A (zh) | 掩模检查装置和方法以及虚拟图产生装置和方法 | |
| CN103645036A (zh) | 摩尔纹测评方法及测评装置 | |
| US20190266932A1 (en) | Testing method for splicing screens | |
| CN105549241B (zh) | 显示用基板、显示面板、封框胶涂布质量检测方法及装置 | |
| CN103035567A (zh) | 用于显示装置的基板及其制造方法 | |
| CN104377209A (zh) | 薄膜晶体管阵列基板及液晶显示装置 | |
| CN103412419B (zh) | 一种阵列基板及其制作方法 | |
| WO2014146369A1 (zh) | 彩膜基板及其制作方法、显示面板及显示设备 | |
| CN101349826B (zh) | 显示器及测量该显示器对位组立偏移的方法 | |
| CN108120409B (zh) | 膜厚测量装置及膜厚测量方法 | |
| TWI238922B (en) | Manufacturing method of optical device and the defect detection tool used by the same | |
| CN105278234A (zh) | 增强opc模型在图形偏移上精度的方法 | |
| US11164498B1 (en) | Display panel and test method thereof | |
| CN103941483B (zh) | 彩色滤光片柱状隔垫物形状矫正方法 | |
| CN206540861U (zh) | 测试板以及裂纹检测装置 | |
| CN205374928U (zh) | 显示基板母板以及包含该显示基板母板的显示面板母板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140709 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |