CN203690303U - 电子器件 - Google Patents
电子器件 Download PDFInfo
- Publication number
- CN203690303U CN203690303U CN201320477988.1U CN201320477988U CN203690303U CN 203690303 U CN203690303 U CN 203690303U CN 201320477988 U CN201320477988 U CN 201320477988U CN 203690303 U CN203690303 U CN 203690303U
- Authority
- CN
- China
- Prior art keywords
- electronic device
- semiconductor device
- substrate
- oxide layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 14
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000012774 insulation material Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 15
- 239000012212 insulator Substances 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
本实用新型的实施例涉及一种电子器件，包括：衬底；覆盖所述衬底的掩埋氧化物层；覆盖所述掩埋氧化物层的至少一个半导体器件；以及在所述衬底中并且与所述至少一个半导体器件相邻的至少一个浅沟槽隔离区域，所述至少一个浅沟槽隔离区域与所述衬底限定侧壁表面并且包括：对所述侧壁表面的底部分加衬的氧化物层，对所述侧壁表面的在所述底部分以上的顶部分加衬的氮化物层，以及在所述氮化物层和所述氧化物层内的绝缘材料。
Description
技术领域
本实用新型涉及电子器件领域，并且更具体地涉及半导体器件。
背景技术
超薄本体和掩埋氧化物(BOX)器件(UTBB)是有吸引力的器件结构，因为它们可以允许提高的半导体器件缩放。UTBB通常包括作为沟道区域的超薄Si本体，该Si本体是全耗尽的并且有益于短沟道效应(SCE)控制。另外，就更薄BOX(约25nm或者更薄)而言，与具有更厚BOX(多于50nm)的ETSOI(极薄绝缘体上硅)器件比较，UTBB提供更佳缩放能力和用于通过施加合理反向偏置来调节阈值电压(Vt)的能力。
浅沟槽隔离(STI)区域通常在UTBB器件中用来相互电隔离半导体器件(例如场效应晶体管(FET))。然而就超薄层而言，典型处理操作可能在STI区域的界面引起断片(divot)，这些断片可能造成器件源极/漏极区域到Si衬底短接。
各种方式已经一般用于增强STI隔离结构。在Anderson等人的第2012/0119296号公开美国专利中阐述一个这样的示例，该专利涉及沟槽生成的晶体管结构，其中晶体管的源极和漏极由绝缘体上硅(SOI)晶片的操纵衬底的半导体材料中的掺杂区域限定。栅极电极可以由SOI晶片的半导体层限定，该半导体层被绝缘层从操纵衬底分离。
尽管存在这样的配置，特别是在比如在UTBB器件中使用相对小的尺度时对于STI区域可能仍然希望进一步增强。
实用新型内容
鉴于前文，本实用新型的目的是提供一种具有在浅沟槽隔离(STI)区域与对应半导体器件之间的增强的界面特性的电子器件。
这一目的和其它目的、特征及优点由一种电子器件提供，该电子器件可以包括衬底、覆盖衬底的掩埋氧化物(BOX)层、覆盖BOX层的至少一个半导体器件和在衬底中并且与至少一个半导体器件相邻的至少一个浅沟槽隔离(STI)区域。至少一个STI区域与衬底限定侧壁表面并且可以包括对侧壁表面的底部分加衬的氧化物层、对侧壁表面的在底部分以上的顶部部分加衬的氮化物层和在氮化物和氧化物层内的绝缘材料。因而，STI区域可以有利地减少在SIT区域与对应半导体器件之间的界面电短接的可能性。
优选地，所述氮化物层包括氮化硅层。
优选地，所述氧化物层包括氧化铪层。
优选地，所述氮化物层在所述掩埋氧化物层以上延伸。
优选地，所述氧化物层在所述至少一个半导体器件以下终止。
优选地，所述绝缘材料不同于所述氮化物层和所述氧化物层。
优选地，所述绝缘材料包括二氧化硅。
优选地，所述至少一个半导体器件包括至少一个场效应晶体管。
优选地，所述场效应晶体管包括凸起的源极区域和漏极区域和在所述凸起的源极区域与漏极区域之间的沟道区域。
优选地，所述至少一个浅沟槽隔离区域在所述至少一个半导体器件的相对侧上包括多个浅沟槽隔离区域。
更具体而言，例如氮化物层可以包括氮化硅(SiN)层，并且氧化物层可以包括氧化铪(HfO2)层。氮化物层可以在BOX层以上延伸，并且氧化物层可以在至少一个半导体器件以下终止。此外，绝缘材料可以不同于氮化物和氧化物层。举例而言，绝缘材料可以包括二氧化硅(SiO2)。
根据本实用新型的一个方面，提供一种电子器件，包括：衬底；覆盖所述衬底的掩埋氧化物层；覆盖所述掩埋氧化物层的至少一个半导体器件；以及在所述衬底中并且与所述至少一个半导体器件相邻的至少一个浅沟槽隔离区域，所述至少一个浅沟槽隔离区域与所述衬底限定侧壁表面并且包括：对所述侧壁表面的底部分加衬的氧化铪层，对所述侧壁表面的在所述底部分以上的顶部分加衬的氮化硅层，以及在所述氮化硅层和所述氧化铪层内的绝缘材料。
优选地，所述氮化硅层在所述掩埋氧化物层以上延伸。
优选地，所述氧化铪层在所述至少一个半导体器件以下终止。
优选地，所述绝缘材料不同于所述氮化物层和所述氧化物层。
至少一个半导体器件可以例如包括至少一个场效应晶体管晶体管(FET)。更具体而言，至少一个FET可以包括凸起的源极和漏极区域和在它们之间的沟道区域。另外，至少一个STI区域可以在至少一个半导体器件的相对侧上包括多个STI区域。
通过使用根据本实用新型的实施例的技术方案，可以至少部分地实现本实用新型的目的并且获得相应技术效果。
附图说明
图1是包括增强的STI区域的根据本实用新型的电子器件的示意截面图。
图2是图示用于制作图1的电子器件的方法的流程图。
图3-图10是更具体图示用于制作图1的电子器件的方法步骤的系列示意截面图。
图11是与图3-图10中所示方法步骤对应的流程图。
具体实施方式
现在下文将参照附图更完全描述本实用新型，在附图中示出本实用新型的优选实施例。然而本实用新型可以用许多不同形式来体现而不应解释为限于这里阐述的实施例。实际上，提供这些实施例使得本公开内容将透彻而完整并且将向本领域技术人员完全传达本实用新型的范围。相似标号全篇指代相似单元。
首先参照图1，先描述电子器件30。在所示示例中，电子器件30是UTBB结构，该UTBB结构示例地包括衬底31、覆盖衬底的掩埋氧化物层32和覆盖BOX层的一个或者多个半导体器件33。在所示示例中，衬底31是硅衬底，但是也可以在不同实施例中使用其它适当衬底(例如锗、SiGe等)。另外，本例中的半导体器件33是包括凸起的源极和漏极区域34、35以及栅极36的场效应晶体管(FET)。在典型实现方式中，如以下将进一步讨论的那样，被STI区域37相互分离的多个半导体器件33(例如FET)可以形成于UTBB晶片上。凸起的源极和漏极区域34、35可以是各种类型，诸如本征硅、原位硼掺杂SiGe、原位磷掺杂Si/SiC等。
栅极36示例地包括覆盖沟道层41的栅极绝缘层40和覆盖栅极绝缘层的栅极电极42。栅极接触43覆盖栅极电极层42。电介质侧壁间隔物44如图所示与栅极接触层43相邻。相应源极和漏极硅化物区域70、71以及接触46、47在凸起的源极和漏极区域34、35上。
作为背景，由于相对薄的BOX层32，UTBB器件原本可能易受在CMOS器件制造中使用的HF清理所影响。更具体而言，STI区域37由绝缘体38(诸如二氧化硅(SiO2))填充，该绝缘体可能在HF清理等期间凹陷，从而在STI区域和源极/漏极区域34、35的界面产生断片。这可能引起从源极/漏极区域34、35到衬底31短接。例如，在沉积用于源极和漏极接触46、47的硅化物区域70、71时，硅化物凝聚可能出现于断片内，这可能引起短接。另一潜在短接原因是由于形成凸起的源极和漏极区域34、35而在断片中过量生长外延硅。又一潜在短接原因可能是向断片中延续的用于接触46、47的源极/漏极接触材料的过量蚀刻/沉积。
已经尝试的用于减少这一类短接的一种技术是形成鲁棒STI衬垫。结晶的氧化铪(HfO2)STI衬垫是已经使用的一种材料。这一材料具有对许多湿法蚀刻剂的强抗性，并且也强到足以在退火时在接触蚀刻过程期间阻止干法反应离子蚀刻(RIE)材料。然而常规方式是沉积HfO2衬垫、然后用绝缘体(诸如SiO2)填充STI区域37。另外，这一过程可能不稳定，并且它也可能对后续化学机械抛光/平坦化(CMP)步骤太敏感。
还参照图2，先描述用于制作UTBB电子器件30的示例方式。参照流程图100，从块101开始，该方法主要包括：在块102通过在衬底32中形成沟槽62(见图4)来形成STI区域37从而与衬底和BOX层32限定侧壁表面；以及在块103用氧化物层53(例如HfO2)给侧壁表面的底部分50加衬。该方法还示例地包括：在块104用氮化物层51(例如SiN)给侧壁表面的在底部分50以上的顶部分52加衬；以及在块105在氮化物和氧化物层内沉积绝缘材料38。该方法还包括：在块106形成与STI区域37相邻的覆盖BOX层32的半导体器件33，这结束图2中所示方法(块107)。
现在将参照图3-图8和图11的流程图110进一步具体描述用于电子器件30的制作过程。在块111开始，可以在一些实施例中提供衬底31、BOX层32和超薄硅层41(其随后被图案化以提供沟道)作为UTBB晶片。可以在块112形成覆盖硅层41的焊盘氧化物层60并且在SiN膜上沉积SiN膜61(图3)。举例而言，SiN膜61可以具有范围约为50至80nm的厚度，焊盘氧化物层60可以具有约为5nm的厚度，并且硅层41可以具有约10nm或者更少的厚度，但是可以在不同实施例中使用其它尺度。
然后，可以在块113执行光刻以限定和保护有源(RX)区域，从而可以蚀刻用于STI区域37的沟槽62。然后可以在块114在沟槽62内并且在SiN膜61之上沉积HfO2衬垫53(图4)。然后例如使用高纵横比工艺(HARP)SiO2沉积用绝缘体38填充加衬的沟槽62(块115)，但是可以在不同实施例中使用其它适当绝缘体。在块116执行退火步骤，该退火步骤可以是用于HARP SiO2的相对高温退火(例如1050-1150℃)。在块117可以执行CMP步骤以向下平坦化HARP SiO2绝缘体38至SiN膜61的水平面(图5)。
然后可以在块118在HfO2衬垫53内向下凹陷HARP SiO2绝缘体38至超薄Si层41以上的水平面(图6)。然后，可以使用选择性HK蚀刻(块119)以从SiN焊盘膜61去除任何HK，并且也在STI区域37以内产生与BOX层32、Si层41和焊盘氧化物层60相邻的小间隙70。间隙70的底部限定用于STI区域37的底部分50的顶部或者终止点。在所示示例中，间隙70的底部在BOX层32的上与下表面之间并且可以例如形成于BOX层的上半部周围。
然后，可以在块120沉积保形SiN层51以填充HK RIE产生的间隙70并且密封绝缘材料38(图8)。举例而言，可以沉积很保形并且具有很高HF抗性的高温iRAD SiN。可以在块121如上文描述的那样再次用HARP SiO290填充并且退火沟槽62的打开部分，并且可以在块122执行另一CMP步骤以向下平坦化至SiN层51(图9)。然后可以在块123执行去光滑(deglazing)以减少绝缘体材料90，并且可以在块124使用RIE或者湿法蚀刻(例如热磷酸)以去除SiN层51(图10)。如果使用热磷酸，则可能希望控制预算以帮助避免过量SiN蚀刻进入衬垫区域中。然后可以在块125执行更多常规处理步骤以形成栅极36、凸起的源极/漏极区域34、35、硅化物区域70、71以及接触46、47并且完成图1中所示半导体器件33，这结束图11中所示方法(块126)。
将理解作为上述过程的结构，SiN衬垫51阻止HF预算的STI消耗。这样，这一方式可以允许相对大的HF预算用来形成两个或者更多栅极堆。也就是说，在使用两个或者更多栅极堆时将通常需要更多HF用于清理。另外，强HfO2衬垫53有利地帮助防止由于接触蚀刻过程所致的源极/漏极到衬底短接。
从在前文描述和关联附图中呈现的教导中受益的本领域技术人员将想到本实用新型的许多修改和其它实施例。因此理解本实用新型不限于公开的具体实施例并且修改和实施例旨在于包含在所附权利要求的范围内。
Claims (14)
1.一种电子器件，其特征在于，包括：
衬底；
覆盖所述衬底的掩埋氧化物层；
覆盖所述掩埋氧化物层的至少一个半导体器件；以及
在所述衬底中并且与所述至少一个半导体器件相邻的至少一个浅沟槽隔离区域，所述至少一个浅沟槽隔离区域与所述衬底限定侧壁表面并且包括：
对所述侧壁表面的底部分加衬的氧化物层，
对所述侧壁表面的在所述底部分以上的顶部分加衬的氮化物层，以及
在所述氮化物层和所述氧化物层内的绝缘材料。
2.根据权利要求1所述的电子器件，其特征在于，所述氮化物层包括氮化硅层。
3.根据权利要求1所述的电子器件，其特征在于，所述氧化物层包括氧化铪层。
4.根据权利要求1所述的电子器件，其特征在于，所述氮化物层在所述掩埋氧化物层以上延伸。
5.根据权利要求1所述的电子器件，其特征在于，所述氧化物层在所述至少一个半导体器件以下终止。
6.根据权利要求1所述的电子器件，其特征在于，所述绝缘材料不同于所述氮化物层和所述氧化物层。
7.根据权利要求1所述的电子器件，其特征在于，所述绝缘材料包括二氧化硅。
8.根据权利要求1所述的电子器件，其特征在于，所述至少一个半导体器件包括至少一个场效应晶体管。
9.根据权利要求8所述的电子器件，其特征在于，所述场效应晶体管包括凸起的源极区域和漏极区域和在所述凸起的源极区域与漏极区域之间的沟道区域。
10.根据权利要求1所述的电子器件，其特征在于，所述至少一个浅沟槽隔离区域在所述至少一个半导体器件的相对侧上包括多个浅沟槽隔离区域。
11.一种电子器件，其特征在于，包括：
衬底；
覆盖所述衬底的掩埋氧化物层；
覆盖所述掩埋氧化物层的至少一个半导体器件；以及
在所述衬底中并且与所述至少一个半导体器件相邻的至少一个浅沟槽隔离区域，所述至少一个浅沟槽隔离区域与所述衬底限定侧壁表面并且包括：
对所述侧壁表面的底部分加衬的氧化铪层，
对所述侧壁表面的在所述底部分以上的顶部分加衬的氮化硅层，以及
在所述氮化硅层和所述氧化铪层内的绝缘材料。
12.根据权利要求11所述的电子器件，其特征在于，所述氮化硅层在所述掩埋氧化物层以上延伸。
13.根据权利要求11所述的电子器件，其特征在于，所述氧化铪层在所述至少一个半导体器件以下终止。
14.根据权利要求11所述的电子器件，其特征在于，所述绝缘材料不同于所述氮化物层和所述氧化物层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/590,836 | 2012-08-21 | ||
| US13/590,836 US9768055B2 (en) | 2012-08-21 | 2012-08-21 | Isolation regions for SOI devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203690303U true CN203690303U (zh) | 2014-07-02 |
Family
ID=48918295
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310337452.4A Pending CN103633084A (zh) | 2012-08-21 | 2013-08-02 | 包括具有底部氧化物衬垫和上氮化物衬垫的浅沟槽隔离(sti)区域的电子器件和相关方法 |
| CN201320477988.1U Expired - Fee Related CN203690303U (zh) | 2012-08-21 | 2013-08-02 | 电子器件 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310337452.4A Pending CN103633084A (zh) | 2012-08-21 | 2013-08-02 | 包括具有底部氧化物衬垫和上氮化物衬垫的浅沟槽隔离(sti)区域的电子器件和相关方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9768055B2 (zh) |
| EP (1) | EP2701187B1 (zh) |
| JP (1) | JP2014042022A (zh) |
| CN (2) | CN103633084A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633084A (zh) * | 2012-08-21 | 2014-03-12 | 意法半导体公司 | 包括具有底部氧化物衬垫和上氮化物衬垫的浅沟槽隔离(sti)区域的电子器件和相关方法 |
| CN106449650A (zh) * | 2015-08-10 | 2017-02-22 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5888064B2 (ja) | 2012-03-29 | 2016-03-16 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| US8987070B2 (en) * | 2012-09-12 | 2015-03-24 | International Business Machines Corporation | SOI device with embedded liner in box layer to limit STI recess |
| US9136330B2 (en) * | 2013-07-22 | 2015-09-15 | GlobalFoundries, Inc. | Shallow trench isolation |
| US10204982B2 (en) * | 2013-10-08 | 2019-02-12 | Stmicroelectronics, Inc. | Semiconductor device with relaxation reduction liner and associated methods |
| US9633857B1 (en) | 2016-03-31 | 2017-04-25 | Globalfoundries Inc. | Semiconductor structure including a trench capping layer and method for the formation thereof |
| DE102016117030B4 (de) * | 2016-07-17 | 2018-07-05 | X-Fab Semiconductor Foundries Ag | Herstellung von Halbleiterstrukturen auf einem Trägersubstrat, die durch Überführungsdruck (Transfer Print) übertragbar sind. |
| US10153195B1 (en) * | 2017-05-18 | 2018-12-11 | Micron Technology, Inc. | Semiconductor constructions comprising dielectric material |
| CN108493202B (zh) * | 2018-02-01 | 2020-10-27 | 北京大学 | 一种适应亚微米像素的utbb光电探测元件及装置 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657276B1 (en) * | 2001-12-10 | 2003-12-02 | Advanced Micro Devices, Inc. | Shallow trench isolation (STI) region with high-K liner and method of formation |
| US6689665B1 (en) | 2002-10-11 | 2004-02-10 | Taiwan Semiconductor Manufacturing, Co., Ltd | Method of forming an STI feature while avoiding or reducing divot formation |
| KR100532503B1 (ko) | 2004-02-03 | 2005-11-30 | 삼성전자주식회사 | 쉘로우 트렌치 소자 분리막의 형성 방법 |
| KR100568259B1 (ko) * | 2004-12-14 | 2006-04-07 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치 및 그 형성 방법 |
| JP2006269789A (ja) | 2005-03-24 | 2006-10-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7384849B2 (en) * | 2005-03-25 | 2008-06-10 | Micron Technology, Inc. | Methods of forming recessed access devices associated with semiconductor constructions |
| US7586158B2 (en) * | 2005-07-07 | 2009-09-08 | Infineon Technologies Ag | Piezoelectric stress liner for bulk and SOI |
| US20070132056A1 (en) * | 2005-12-09 | 2007-06-14 | Advanced Analogic Technologies, Inc. | Isolation structures for semiconductor integrated circuit substrates and methods of forming the same |
| US7514336B2 (en) | 2005-12-29 | 2009-04-07 | Agere Systems Inc. | Robust shallow trench isolation structures and a method for forming shallow trench isolation structures |
| US20070259500A1 (en) | 2006-05-05 | 2007-11-08 | International Business Machines Corporation | Structure Having Isolation Structure Including Deuterium Within A Substrate And Related Method |
| KR100772109B1 (ko) | 2006-06-30 | 2007-11-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| US20080217686A1 (en) * | 2007-03-09 | 2008-09-11 | International Business Machines Corporation | Ultra-thin soi cmos with raised epitaxial source and drain and embedded sige pfet extension |
| US8237229B2 (en) | 2008-05-22 | 2012-08-07 | Stmicroelectronics Inc. | Method and apparatus for buried-channel semiconductor device |
| US8163625B2 (en) | 2009-04-07 | 2012-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating an isolation structure |
| US8106456B2 (en) * | 2009-07-29 | 2012-01-31 | International Business Machines Corporation | SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics |
| US8159008B2 (en) | 2009-09-18 | 2012-04-17 | International Business Machines Corporation | Method of fabricating a trench-generated transistor structure |
| KR101062849B1 (ko) * | 2009-10-30 | 2011-09-07 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조 방법 |
| US8450834B2 (en) | 2010-02-16 | 2013-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spacer structure of a field effect transistor with an oxygen-containing layer between two oxygen-sealing layers |
| US8187975B1 (en) | 2010-12-06 | 2012-05-29 | Stmicroelectronics, Inc. | Hydrochloric acid etch and low temperature epitaxy in a single chamber for raised source-drain fabrication |
| US8900973B2 (en) | 2011-08-30 | 2014-12-02 | International Business Machines Corporation | Method to enable compressively strained pFET channel in a FinFET structure by implant and thermal diffusion |
| US8703550B2 (en) | 2012-06-18 | 2014-04-22 | International Business Machines Corporation | Dual shallow trench isolation liner for preventing electrical shorts |
| US20130334561A1 (en) | 2012-06-19 | 2013-12-19 | Hsiu-Jen Lin | Method for bonding led wafer, method for manufacturing led chip and bonding structure |
| US8673738B2 (en) | 2012-06-25 | 2014-03-18 | International Business Machines Corporation | Shallow trench isolation structures |
| US9000555B2 (en) | 2012-08-21 | 2015-04-07 | Stmicroelectronics, Inc. | Electronic device including shallow trench isolation (STI) regions with bottom nitride liner and upper oxide liner and related methods |
| US9768055B2 (en) * | 2012-08-21 | 2017-09-19 | Stmicroelectronics, Inc. | Isolation regions for SOI devices |
-
2012
- 2012-08-21 US US13/590,836 patent/US9768055B2/en active Active
-
2013
- 2013-08-02 CN CN201310337452.4A patent/CN103633084A/zh active Pending
- 2013-08-02 CN CN201320477988.1U patent/CN203690303U/zh not_active Expired - Fee Related
- 2013-08-07 EP EP13179641.9A patent/EP2701187B1/en active Active
- 2013-08-08 JP JP2013165436A patent/JP2014042022A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633084A (zh) * | 2012-08-21 | 2014-03-12 | 意法半导体公司 | 包括具有底部氧化物衬垫和上氮化物衬垫的浅沟槽隔离(sti)区域的电子器件和相关方法 |
| CN106449650A (zh) * | 2015-08-10 | 2017-02-22 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140054699A1 (en) | 2014-02-27 |
| JP2014042022A (ja) | 2014-03-06 |
| EP2701187A2 (en) | 2014-02-26 |
| EP2701187B1 (en) | 2016-10-26 |
| CN103633084A (zh) | 2014-03-12 |
| US9768055B2 (en) | 2017-09-19 |
| EP2701187A3 (en) | 2014-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203690303U (zh) | 电子器件 | |
| CN203553173U (zh) | 电子器件 | |
| US8697523B2 (en) | Integration of SMT in replacement gate FINFET process flow | |
| CN102598244B (zh) | 具有增强的迁移率沟道的混合双box背栅绝缘体上硅晶片 | |
| CN102456737B (zh) | 半导体结构及其制造方法 | |
| CN100334741C (zh) | 应变翅片式场效应晶体管的结构和方法 | |
| US7960790B2 (en) | Self-aligned planar double-gate transistor structure | |
| US7972914B2 (en) | Semiconductor device with FinFET and method of fabricating the same | |
| US7335932B2 (en) | Planar dual-gate field effect transistors (FETs) | |
| US7749829B2 (en) | Step height reduction between SOI and EPI for DSO and BOS integration | |
| US8962430B2 (en) | Method for the formation of a protective dual liner for a shallow trench isolation structure | |
| US10707217B2 (en) | Semiconductor structures with deep trench capacitor and methods of manufacture | |
| US10199392B2 (en) | FinFET device having a partially dielectric isolated fin structure | |
| WO2012100563A1 (zh) | 一种锗基肖特基n型场效应晶体管的制备方法 | |
| CN102790005B (zh) | 一种选择性刻蚀制备全隔离混合晶向soi的方法 | |
| US20160181249A1 (en) | Semiconductor structures with deep trench capacitor and methods of manufacture | |
| CN103578936B (zh) | 一种制作半导体器件的方法 | |
| CN116454017A (zh) | Soi衬底、soi衬底的制备方法及soi器件 | |
| CN103426761A (zh) | 一种mosfet器件以及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140702 Termination date: 20160802 |