CN203644020U - 一种***可配置的多用途cpci平台装置 - Google Patents
一种***可配置的多用途cpci平台装置 Download PDFInfo
- Publication number
- CN203644020U CN203644020U CN201320862779.9U CN201320862779U CN203644020U CN 203644020 U CN203644020 U CN 203644020U CN 201320862779 U CN201320862779 U CN 201320862779U CN 203644020 U CN203644020 U CN 203644020U
- Authority
- CN
- China
- Prior art keywords
- cpci
- platform
- bus
- slot
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 102100029368 Cytochrome P450 2C18 Human genes 0.000 title claims abstract description 39
- 101000919360 Homo sapiens Cytochrome P450 2C18 Proteins 0.000 title claims abstract description 39
- 230000009977 dual effect Effects 0.000 abstract description 5
- 238000012360 testing method Methods 0.000 abstract description 5
- 230000003993 interaction Effects 0.000 abstract description 4
- 238000012423 maintenance Methods 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009183 running Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
Abstract
一种可以方便配置单、双***并兼有板卡调试功能的CPCI平台装置。通过跳线控制，将单***平台的非总线插槽配置为第二CPCI总线，使之能在物理上同时运行两套硬件***，***间既可独立运行，又能交互数据。平台能在单、双***间灵活切换，而不改***件组成，扩大了平台的应用范围。另外由于引出人机交互接口和功能调试接口，提供两种电源输入接口以方便电源接入，并安装支架，使平台可作为简易板卡调试装置使用，进行上电自测和模块基本功能调试。如此可以精简***组成，降低故障率，提高设备运行效率，方便操作和维护，节约成本。
Description
技术领域
本实用新型涉及计算机技术领域，具体地说是一种可配置单、双***的且可用作板卡调试的CPCI平台装置。
背景技术
CPCI（Compact PCI）是国际工业计算机制造联合会提出来的一种总线接口规范。是以PCI电气规范为标准的高性能工业用总线。PCI总线是计算机用于把信息从一个设备传送到另一个设备的高速通道。CPCI总线高速、稳定、安全，并具有良好的抗震性和通风性，使得采用CPCI总线规范的设备，在国家工业和国防的各个方面，特别是在机械制造、电子设计、工业控制等领域，得到了广泛的应用。在机械结构上，CPCI总线结构使用了欧卡连接器和标准3U、6U板卡尺寸。
CPCI平台是一块完成了印制电路和印制线路工艺加工的电路板，它的主要作用有：为各CPCI模块提供欧卡连接器插槽；为模块间的控制和数据信息交互提供通道；提供各种所需的交、直流电源。
传统的CPCI硬件平台只有一个***插槽，即支持一个***运行。由于单***设备受制于硬件性能及运算速度的限制，使得很多复杂工作要求多个设备协同运转。比如GIS地理信息测绘***，在处理遥感器信息的同时，要对采集的数据进行分析和存储；再比如军事模拟仿真领域，有显示各种雷达回波的接口机，也有运行战术软件的任务机。设备的数量影响着***的繁杂程度，复杂工作使用单***CPCI平台，设备数量众多，既增加了成本，又使***复杂化；设备间需要大量的互连电缆，信号在电缆线上传输存在损耗和干扰，以上因素都会增大***调试的难度，影响实际工作时的效率。另外，在设备制造领域，如果在整机装配前，能够测试板卡和平台的基本功能，可以及时排查制造和焊接工艺方面的隐患，有效降低后期故障的概率和整机返修的难度。
因此扩展和改良单***CPCI平台，使之能够灵活的配置单、双***工作的同时具备调试装置的功能，可以精简***组成，降低故障率，提高设备运行效率，方便操作和维护，节约成本。
发明内容
本实用新型提供一块标准的6U尺寸CPCI总线平台，图一所示的为设备总体功能划分图：其中主体插槽部分由标准CPCI插槽组成；跳线控制部分嵌入底板布线图中，控制设备单、双***灵活切换；对外接口部分连接主体插槽部分，提供人机交互和显示输出；电源接入部分提供两种电源接入，支持设备供电。
本实用新型描述一种***可配置的多用途CPCI平台装置，包括:主体插槽、对外接口、跳线控制、电源接入；主体插槽、对外接口、跳线控制、分别和对外接口电源接入电连接。
所述的主体插槽,包括:独立的两套CPCI总线A、B，每套总线上挂有一个***插槽、三个总线插槽、一个非总线插槽。
所述的对外接口,包括:人机交互接口、功能调试接口。
所述的跳线控制 ,包括: 多个跨接0欧电阻。
所述的电源接入,包括:ATX电源插槽、CPCI电源插槽。
CPU板插在***槽位上。
非总线插槽挂接数据装载板。
总线槽位可以挂接诸如显示板、网络板、串口板、用户板等作为功能扩展。
特别的，总线B的所有插槽都可由跳线方便的配置为总线A的非总线插槽。
从***插槽引出所需人机交互接口到板边，三个总线插槽按照实际应用引出相应接口（如显示卡槽引出VGA或DVI、网络板槽引出网口、用户板槽位引出其它专用接口），可用作模块调试；总线B的接口引出与否也由相应跳线控制；同时，平台提供标准CPCI电源和ATX电源接口，方便多类电源接入；另外，平台四角钻有机械孔，可以***支架，用以支撑调试装置。
本实用新型一种***可配置的多用途CPCI平台装置的优点是:一台可以方便配置单、双***并兼有板卡调试功能的CPCI平台装置。通过跳线控制，将单***平台的非总线插槽配置为第二CPCI总线，使之能在物理上同时运行两套硬件***，***间既可独立运行，又能交互数据。使用双***平台可以简化***构成，精简设备，减少外部电缆，提高***的可靠性和维护性，降低成本。特别的，平台能在单、双***间灵活切换，扩大了平台的应用范围。另外由于引出人机交互接口（PS/2、VGA、DVI）和功能调试接口（USB、网口、串口等），提供标准CPCI电源和标准PC用ATX电源输入接口以方便多种电源接入，并安装支架，使平台可作为简易板卡调试装置使用，进行上电自测和模块基本功能调试，能够在生产设备前期发现并整改问题，降低故障率，提高工作效率。
附图说明
图1设备总体功能划分图；
图2***可配置CPCI平台原理框图；
图3单***CPCI平台布线图；
图4***可配置CPCI平台布线图。
具体实施方式
根椐图1～图4所示,一种***可配置的多用途CPCI平台装置，包括:主体插槽01、对外接口02、跳线控制03、电源接入04；主体插槽01、对外接口02、跳线控制03、分别和对外接口02电源接入04电连接。
所述的主体插槽01，包括:独立的两套CPCI总线A、B，总线上挂有非总线插槽10、19、***插槽18、总线插槽15、16、17、非总线/***槽11、非/总线插槽12、13、14。
所述的对外接口02,包括:人机交互接口20、23功能调试接口21、22.。
所述的跳线控制03,包括:跨接0欧电阻30、31、32、33、34、35、36、37，0欧电阻35连接总线B的***控制信号，若跨接，则装置可支持双***运行；若不跨接，则装置支持单***。
平台能在单、双***间灵活切换，而不改***件组成，扩大了平台的应用范围。另外由于引出人机交互接口和功能调试接口，提供两种电源输入接口以方便电源接入，并安装支架，使平台可作为简易板卡调试装置使用，进行上电自测和模块基本功能调试。如此可以精简***组成，降低故障率，提高设备运行效率，方便操作和维护，节约成本。
所述的电源接入04,包括:ATX电源插槽40、CPCI电源插槽41。
CPCI的封装定义了6U（233.35 mm×160 mm）尺寸。CPCI总线由8个CPCI插槽组成（33MHZ情况）。包括一个***槽和最多7个***设备槽。***槽为总线段上的所有适配器提供仲裁、时钟分配、配置、中断处理以及复位功能。
CPCI平台的槽位由5个屏蔽式2mm间距5行的连接器组成，定义为P1~P5。32位地址/数据复用总线和连接器编码键区安排在一个连接器P1上，另一个连接器P2被定义为扩展64位数据传输及时钟分配和物理寻址，P3~P5为用户自定义区域。单***CPCI平台（P1、P2槽）的布线图如图三所示。本方案主要由对各槽位的P1、P2槽进行重新定义和连接，将平台左边的非总线槽，改造为5槽位的第二CPCI***总线（1***槽、3总线槽、1非总线槽）。
如图三： XA0为非总线槽，***槽是XA1， XA2、XA3， XA4均为总线槽，其余为空槽。将5道空槽作如下改动：XA9改造为非***槽（XB0）；XA8改造为***槽（XB1）；XA7、XA6、XA5改造为三个总线槽位XB2、XB3、XB4。改造的规则是：所有改动的布线均由0Ω跳线连接，即由跳线决定该插槽是原非总线槽还是第二总线槽，如此，该平台既可用作单***使用，也可以支持双***运行，扩大了应用的范围。按照CPCI规范对以上槽位的连接器P1、P2上的相关针脚重新定义，涉及到的针脚如表一所示：
表一 CPCI总线连接器P1、P2相关针脚定义
其中，为达到配置目的，使用CPCI板选信号IDSEL给每块插槽提供唯一访问。通过连接地址线AD31～AD25中的一条到每块板卡的IDSEL引脚（P1:B9），配置阶段每块板卡都对应了唯一的一个地址。平台应在最短周期长度内为每个逻辑插槽连接器的IDSEL引脚建立连接。每块插槽上的IDSEL信号必须以最短的长度连接到同一插槽的ADxx。
***槽接口对应的7对REQx＃/GNTx＃请求/准许信号；引脚定义为REQ0＃~REQ6＃和GNT0＃~GNT6＃。每块***板卡接口对应一对REQx＃/GNTx＃信号，REQ＃信号位于CPCI槽位的（P1:A6），GNT＃信号位于（P1:E5）。***槽需要提供7对REQx＃/GNTx＃信号。
BIOS启动程序做中断绑定时，需要平台按照特定的规律分配***槽中断引脚INTA#、INTB#、INTC#、INTD#给逻辑插槽。CPCI平台通过逻辑插槽为前4个PCI连接器循环提供一个唯一的PCI中断，为了在***槽适配器上使用一个不同的中断而不必和其他PCI接口共用同一个中断，中断到达逻辑槽4后一个循环结束，从下一个逻辑槽开始一个新的循环。
***槽CPU需要给***中的所有PCI***设备提供时钟信号。***板卡上的时钟信号由CPCI平台提供。***槽上的时钟分配电路应该为每个CPCI连接器引脚提供一个分立的时钟信号，如定义的PCI时钟（CLK0，CLK1，CLK2，CLK3，CLK4，CLK5，CLK6）一样。这7个信号线在长度上必须相互匹配。板上时钟路由必须被设计成能够弥补CPCI平台时钟分配时引起的传播延迟。为了补偿时间延迟所有的时钟线必须采用内层带状线配置机制。
此外，还应将各槽位的数据/地址线一一对应连接起来，从而完成对新总线的全部定义。
按照以上规则，完成原理图修改后的二次布线图如图四所示。
此外，将平台两个***槽的人机交互接口引到板边，包括：键鼠接入（PS/2）、视频输出（VGA、DVI）、数据导入导出（USB）；对于各总线插槽，则按照实际应用定义，将所需的调试接口也引到板边，包括：网口（RJ45）、串口（DB9）和其它用户专用接口等。对这些接口的布线，应该注意：对PS/2和USB信号线进行包地处理，即用接地线将信号线包含在中间，可以防止干扰；为保证视频显示质量，对VGA、DVI信号做敷铜接地处理；对网口、串口等信号线，走差分线对处理，差分对长度要尽量一样长，两线的间距要一直保持不变。差分对的布线方式应该要靠近且平行。对第二总线的接口引出也做跳线处理。
在平台两边设置两个电源槽位，一个标准的CPCI电源槽，一个标准的ATX电源槽，可以满足不同条件下的供电需要。最后在平台四周设置机械孔并配备相应支架，使平台可以当作模块调试和上电自测的装置使用。
Claims (5)
1. 一种***可配置的多用途CPCI平台装置，包括:主体插槽（01）、对外接口（02）、跳线控制（03）、电源接入（04）；主体插槽（01）、对外接口（02）、跳线控制（03）、分别和对外接口（02）电源接入（04）电连接。
2.根据权利要求1所述的一种***可配置的多用途CPCI平台装置，其特征在于: 所述的主体插槽（01），包括:独立的两套CPCI总线A、B，每套总线上挂有一个***插槽、三个总线插槽、一个非总线插槽。
3.根据权利要求1所述的一种***可配置的多用途CPCI平台装置，其特征在于:对外接口（02）,包括:人机交互接口（20）（23）、功能调试接口（21）（22）。
4.根据权利要求1所述的一种***可配置的多用途CPCI平台装置，其特征在于:跳线控制（03）,包括:跨接0欧电阻（30）（31）（32）（33）（34）（35）（36）（37）。
5.根据权利要求1所述一种***可配置的多用途CPCI平台装置，其特征在于:电源接入（04）,包括:ATX电源插槽（40）、CPCI电源插槽（41）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320862779.9U CN203644020U (zh) | 2013-12-25 | 2013-12-25 | 一种***可配置的多用途cpci平台装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320862779.9U CN203644020U (zh) | 2013-12-25 | 2013-12-25 | 一种***可配置的多用途cpci平台装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203644020U true CN203644020U (zh) | 2014-06-11 |
Family
ID=50875248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320862779.9U Expired - Lifetime CN203644020U (zh) | 2013-12-25 | 2013-12-25 | 一种***可配置的多用途cpci平台装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203644020U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112379744A (zh) * | 2020-12-06 | 2021-02-19 | 上海镭隆科技发展有限公司 | 一体化高性能信息处理***开发及验证***及其实现方法 |
-
2013
- 2013-12-25 CN CN201320862779.9U patent/CN203644020U/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112379744A (zh) * | 2020-12-06 | 2021-02-19 | 上海镭隆科技发展有限公司 | 一体化高性能信息处理***开发及验证***及其实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128932U (ja) | Ｃｐｕカード及びコンピュータ | |
| US20120005392A1 (en) | Information processing system | |
| CN105183683B (zh) | 一种多fpga芯片加速卡 | |
| CN104484301B (zh) | 一种基于fpga具有自识别功能的io总线装置 | |
| CN104238686A (zh) | ***组件快速互连的兼容机箱的扩展 | |
| US20180365187A1 (en) | Computer system and a computer device | |
| CN201435024Y (zh) | 多总线计算机*** | |
| CN105335548A (zh) | 一种用于ice的mcu仿真方法 | |
| CN207440685U (zh) | 多路服务器的模块化主板 | |
| CN112414207A (zh) | 一种便携式通用并行测试设备 | |
| CN104951022A (zh) | 一种刀片服务器的背板连接***和方法 | |
| CN107566301A (zh) | 一种实现RapidIO交换机***总线速度自动配置的方法及装置 | |
| CN203644020U (zh) | 一种***可配置的多用途cpci平台装置 | |
| CN205229926U (zh) | 一种64路服务器上处理器协同互连板 | |
| CN102523374B (zh) | 一种实时并行的电子稳像***设计方法 | |
| CN104461428B (zh) | 多通道dvi图像融合校正控制主机 | |
| CN206741445U (zh) | 一种具有kvm功能的国产化瘦客户机*** | |
| CN215599631U (zh) | 一种基于申威3231处理器的双路服务器主板 | |
| CN107391321B (zh) | 电子计算机单板及服务器调试*** | |
| CN101557292A (zh) | 一种网络处理控制器 | |
| CN201148164Y (zh) | 一种用于铁路ctc***的数据采集传输与处理的设备 | |
| CN205176842U (zh) | PICO express机板双总线连接器设备 | |
| CN218768136U (zh) | 利用可编程逻辑器件切换i2c总线的装置 | |
| CN213338516U (zh) | 一种以i-MX 8MM为核心的嵌入式计算机主板 | |
| CN219162633U (zh) | 计算机设备及计算机*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140611 |