CN203630782U - 一种面向嵌入式应用的usb接口芯片 - Google Patents
一种面向嵌入式应用的usb接口芯片 Download PDFInfo
- Publication number
- CN203630782U CN203630782U CN201320882501.8U CN201320882501U CN203630782U CN 203630782 U CN203630782 U CN 203630782U CN 201320882501 U CN201320882501 U CN 201320882501U CN 203630782 U CN203630782 U CN 203630782U
- Authority
- CN
- China
- Prior art keywords
- clock
- interface chip
- mode
- fifo
- usb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
本实用新型公开了一种面向嵌入式应用的USB接口芯片，适配USB3.0物理层封装的所述接口芯片包括用于与外设连接的外设通信接口，所述外设通信接口包括：时钟门控制器，输入接口芯片上的时钟信号，并连接时钟控制信号线，以输出给外设的时钟信号；第一工作模式选择器；下行FIFO；第二工作模式选择器；上行FIFO，为两个，其中一个连接时钟门控制器输出的时钟信号，构成上升沿FIFO，另一个则连接第二工作模式选择器，受第二控制信号控制，构成下降沿FIFO。依据本实用新型可以满足现阶段各类嵌入式应用中队高速数据传输的需求。
Description
技术领域
本实用新型涉及一种USB3.0接口芯片，以面向嵌入式应用。
背景技术
目前，各类功能不同的嵌入式设备在日常生产生活中得到了广泛应用。USB作为一种串行通信接口技术，因其具备即插即用等特性，已经被各类嵌入式设备采用，作为其自身与PC等上位机通信的重要方式之一。USB接口芯片已成为各类嵌入式设备中重要的组成模块之一。
传统的USB接口芯片仅支持USB2.0或USB1.1协议，与嵌入式设备相连接的外设接口采用单沿数据采样传输模式，因而传输性能无法满足大数据量高速传输应用需求。
自从2007年USB3.0规范发布以来，USB3.0以其支持双向并发数据流传输的优势，迅速占领通用串行接口的市场，其传输速度是USB2.0的10倍以上，最高可达5.0Gb/s。
适配不同的应用，使用USB3.0的设备会有不同的配置，本实用新型即是面向嵌入式应用的USB3.0接口芯片，提高各类嵌入式设备的数据通信性能。
发明内容
因此，本实用新型的目的在于提供一种面向嵌入式应用的USB接口芯片，实现并发数据传输，以满足现阶段各类嵌入式应用中队高速数据传输的需求。
本实用新型采用的技术方案为：
一种面向嵌入式应用的USB接口芯片，适配USB3.0物理层封装的所述接口芯片包括用于与外设连接的外设通信接口，所述外设通信接口包括：
时钟门控制器，输入接口芯片上的时钟信号，并连接时钟控制信号线，以输出给外设的时钟信号；
第一工作模式选择器，采样时钟门控制器输出的时钟信号，并连接工作模式选择信号线，输出由工作模式信号控制的第一控制信号；
下行FIFO，并受控于所述第一模式选择器输出的第一控制信号而进行下行数据的传输；
第二工作模式选择器，采样时钟门控制器输出的时钟信号，并连接工作模式选择信号线，输出由工作模式信号控制的第二控制信号；
上行FIFO，为两个，其中一个连接时钟门控制器输出的时钟信号，构成上升沿FIFO，另一个则连接第二工作模式选择器，受第二控制信号控制，构成下降沿FIFO。
从上述结构可以看出，依据本实用新型，通过增加双沿数据采样（DDR）模式，可将同样时钟频率下数据传输数目增加一倍，满足现阶段各类嵌入式应用中高速数据传输的需求。而依据上述结构，仅仅是增加一点逻辑电路，所增加的电路面积不大，占用的资源也不多，效费比比较高。
上述面向嵌入式应用的USB接口芯片，第二工作模式选择器与时钟门控制器间设有门控器件，并连接有时钟信号使能信号线。
上述面向嵌入式应用的USB接口芯片，该接口芯片为总线式结构，而该接口芯片则包括用于与上位机连接的USB3.0物理层和USB3.0设备控制器，而所述外设通信接口则构成总线设备，而与所述USB3.0设备控制器相连。
上述面向嵌入式应用的USB接口芯片，其内置有32位RSIC设备控制器。
上述面向嵌入式应用的USB接口芯片，其内置有DMA芯片。
附图说明
图1为面向嵌入式应用的USB3.0接口芯片的连接示意图。
图2为面向嵌入式应用的USB3.0接口芯片的***结构原理框图。
图3为外设通信接口模块结构示意图。
具体实施方式
参见说明书附图1至3，本方案所述一种面向嵌入式应用的USB3.0 接口芯片如图2所示，主要由USB3.0物理层、USB3.0控制器、外设通信接口、32位RISC处理器、片内ROM、片内RAM、内存控制器、DMA、复位/电源管理模块及时钟模块组成，采用总线结构，如ROM作为总线设备，挂在总线上，根据需要占用总线，整体结构相对比较紧凑。各模块均集成在同一芯片内，32位RISC处理器通过***总线与其他模块相互连接。
芯片工作时，32位RISC处理器作为芯片核心微处理器，起主控作用，负责固件程序运行及各类片上资源的调配与控制。
ROM中固化了32位RSIC处理器的引导程序及配置参数。RAM为固件程序的执行提供指令及数据存储空间。内存控制器提供内存管理功能。
DMA负责各个模块间大批量数据的搬移。复位/电源管理模块根据外部输入或内部指令产生各模块的片内复位信号并负责各模块的电源功耗管理。
时钟模块由一组PLL组成，将外部时钟信号转变为不同频率的内部时钟提供给各模块使用。
USB3.0物理层及USB3.0设备控制器构成完整的USB3.0高速硬件接口，在相应固件驱动程序的支持下可实现与USB主机间的高速数据收发，最高速度值为5Gbps。
如图1所示，USB主机构成上位机，数据上行，指的是从嵌入式设备经由USB3.0接口芯片传输到USB主机，下行则相反。
下行传输时（USB主机至USB设备），在32位RISC处理器的控制下，USB接口接收外部USB线缆的数据，经硬件解码解包后，由DMA搬移至外设通信接口，供其传递至外部嵌入式设备使用；或根据相关通信协议，由处理器解析后使用。
上行传输时（USB设备至USB主机），在32位RISC处理器的控制下，由DMA将经外设通信接口传入的上行数据搬移至USB接口；或根据相关通信协议，由处理器自身产生相应的数据，送至USB接口。USB接口将需要上传的数据进行硬件编码组包，构成符合USB协议的数据包后发送至外部USB线缆。
外设通信接口在支持传统时钟单沿数据采样传输的基础上，增加对时钟双沿数据采样传输（DDR）的支持，以提高数据传输效率。
外设通信接口模块内部由时钟门控制器、下行传输（由接口模块至外部嵌入式设备）数据FIFO、上行传输（由外部嵌入式设备至接口模块）数据上升沿FIFO、上行传输数据下降沿FIFO及逻辑电路等组成（如图3示）。hs_ls_sel用于通信接口工作模式选择，clk用于模块时钟信号的传递，clk_ctrl用于模块时钟控制信号的获取，data用于数据传输，rd_refer_clk用于传递外部输入时钟信号，out_en为时钟输出使能。图中比较清楚的给出了电路的连接关系，也能够清楚地反映出各个组成部份的逻辑关系，在此不再赘述。
外设通信接口的数据传递过程主要通过对时钟及数据的控制实现。下行传输时，out_en将被置1，门控时钟（CLK_GATE）及经芯片***总线送入下行FIFO（WR_FIFO）中的数据将被分别输出。上行传输时，out_en将被置0，接口模块配合外部输入时钟采集data线上信号，并存入相应的上行数据FIFO。
外设通信接口的工作模式可由hs_ls_sel选择。当hs_ls_sel为低电平时，接口进入高速（DDR）传输模式。
下行传输时，下行数据FIFO接收来自***总线的数据，配合时钟信号，在一个时钟周期的高低电平分别送出不同数据，实现DDR双倍率数据发送。
上行传输时，配合时钟信号，上行数据上升沿FIFO（POS_RD_FIFO）在时钟上升沿时采集来自外部嵌入式设备的数据，上行数据下降沿FIFO（NEG_RD_FIFO）在时钟下降沿时采集外部数据，实现DDR双倍率数据接收。
hs_ls_sel为高电平时，接口进入低速（非DDR）传输模式。下行传输时，下行数据FIFO每个时钟周期发送仅一个数据。上行传输时，仅有上行数据上升沿FIFO工作，配合时钟信号，仅在时钟周期的上升沿采集外部设备数据。外设通信接口相应传输参数可通过逻辑电路提供的相关寄存器进行配置。配合相应固件驱动，该外设通信接口可实现多种标准协议的DDR或非DDR传输。
本方案所述面向嵌入式应用的USB3.0接口芯片主要针对需要USB3.0高速数据通信各类嵌入式应用量身定制。与现有的技术相比具有以下有益的效果：
（1） 使用USB3.0接口，提高数据通信效率。
（2） 外设通信接口支持DDR方式数据传输，可提高外部嵌入式设备与接口芯片间数据传输速率。
（3）USB3.0接口与DDR外设接口组合，提高接口芯片整体传输效率。
（4）SOC集成大量IP，减少了***芯片，降低嵌入式***成本，具有较高的***可靠性。
Claims (5)
1.一种面向嵌入式应用的USB接口芯片，适配USB3.0物理层封装的所述接口芯片包括用于与外设连接的外设通信接口，其特征在于，所述外设通信接口包括：
时钟门控制器，输入接口芯片上的时钟信号，并连接时钟控制信号线，以输出给外设的时钟信号；
第一工作模式选择器，采样时钟门控制器输出的时钟信号，并连接工作模式选择信号线，输出由工作模式信号控制的第一控制信号；
下行FIFO，并受控于所述第一模式选择器输出的第一控制信号而进行下行数据的传输；
第二工作模式选择器，采样时钟门控制器输出的时钟信号，并连接工作模式选择信号线，输出由工作模式信号控制的第二控制信号；
上行FIFO，为两个，其中一个连接时钟门控制器输出的时钟信号，构成上升沿FIFO，另一个则连接第二工作模式选择器，受第二控制信号控制，构成下降沿FIFO。
2.根据权利要求1所述的面向嵌入式应用的USB接口芯片，其特征在于，第二工作模式选择器与时钟门控制器间设有门控器件，并连接有时钟信号使能信号线。
3.根据权利要求1或2所述的面向嵌入式应用的USB接口芯片，其特征在于，该接口芯片为总线式结构，而该接口芯片则包括用于与上位机连接的USB3.0物理层和USB3.0设备控制器，而所述外设通信接口则构成总线设备，而与所述USB3.0设备控制器相连。
4.根据权利要求3所述的面向嵌入式应用的USB接口芯片，其特征在于，其内置有32位RSIC设备控制器。
5.根据权利要求3所述的面向嵌入式应用的USB接口芯片，其特征在于，其内置有DMA芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320882501.8U CN203630782U (zh) | 2013-12-31 | 2013-12-31 | 一种面向嵌入式应用的usb接口芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320882501.8U CN203630782U (zh) | 2013-12-31 | 2013-12-31 | 一种面向嵌入式应用的usb接口芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203630782U true CN203630782U (zh) | 2014-06-04 |
Family
ID=50817239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320882501.8U Expired - Fee Related CN203630782U (zh) | 2013-12-31 | 2013-12-31 | 一种面向嵌入式应用的usb接口芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203630782U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104579575A (zh) * | 2015-01-23 | 2015-04-29 | 合肥联宝信息技术有限公司 | 一种嵌入式控制器安全通讯的方法及装置 |
| CN112328523A (zh) * | 2020-10-28 | 2021-02-05 | 深圳市宏旺微电子有限公司 | 传输双倍速率信号的方法、装置及*** |
-
2013
- 2013-12-31 CN CN201320882501.8U patent/CN203630782U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104579575A (zh) * | 2015-01-23 | 2015-04-29 | 合肥联宝信息技术有限公司 | 一种嵌入式控制器安全通讯的方法及装置 |
| CN104579575B (zh) * | 2015-01-23 | 2018-09-14 | 合肥联宝信息技术有限公司 | 一种嵌入式控制器安全通讯的方法及装置 |
| CN112328523A (zh) * | 2020-10-28 | 2021-02-05 | 深圳市宏旺微电子有限公司 | 传输双倍速率信号的方法、装置及*** |
| CN112328523B (zh) * | 2020-10-28 | 2023-09-08 | 深圳市宏旺微电子有限公司 | 传输双倍速率信号的方法、装置及*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203241876U (zh) | 一种自适应配置的pcie扩展箱 | |
| CN103200081B (zh) | 一种面向异构网络环境的物联网网关开发平台 | |
| CN103559152A (zh) | 基于pcie协议的cpu访问本地总线的装置及方法 | |
| CN102637453B (zh) | 一种包括串行输入输出接口的相变存储器 | |
| CN104731746A (zh) | 设备控制器装置 | |
| CN104881105A (zh) | 电子装置 | |
| CN104484303A (zh) | 一种基于SoC芯片的1553B节点电路 | |
| CN203630782U (zh) | 一种面向嵌入式应用的usb接口芯片 | |
| CN203167288U (zh) | 一种面向异构网络环境的物联网网关开发平台 | |
| CN103605306A (zh) | 基于uart通讯接口扩展的通讯装置 | |
| CN102591817A (zh) | 一种多总线桥控制器及其实现方法 | |
| CN202406141U (zh) | 一种防火墙 | |
| CN204480237U (zh) | 一种连接器、通用串行总线设备及智能终端设备 | |
| CN103617145A (zh) | 一种自定义总线及其实现方法 | |
| CN202975731U (zh) | 新型异步多核自动化控制器 | |
| CN205692167U (zh) | 基于PowerPC架构中央处理器的通用核心板 | |
| CN203502958U (zh) | 一种arm处理器的gpio扩展电路 | |
| CN208580401U (zh) | 一种基于spi通信的端口复用*** | |
| CN203025688U (zh) | 一种多处理器程序加载装置 | |
| CN201489396U (zh) | 一种网络主板及计算机 | |
| CN110765057A (zh) | 一种基于spi通信的端口复用*** | |
| CN218181515U (zh) | 一种计算板卡及计算机设备 | |
| CN202889378U (zh) | 工业级通讯信息处理平台 | |
| CN217718574U (zh) | 一种扩展板 | |
| Luo et al. | Advanced sensor gateway based on FPGA for wireless multimedia sensor networks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140604 Termination date: 20171231 |