CN203312302U - 薄膜晶体管、阵列基板及显示器 - Google Patents

薄膜晶体管、阵列基板及显示器 Download PDF

Info

Publication number
CN203312302U
CN203312302U CN2013203868996U CN201320386899U CN203312302U CN 203312302 U CN203312302 U CN 203312302U CN 2013203868996 U CN2013203868996 U CN 2013203868996U CN 201320386899 U CN201320386899 U CN 201320386899U CN 203312302 U CN203312302 U CN 203312302U
Authority
CN
China
Prior art keywords
layer
drain electrode
film transistor
thin
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2013203868996U
Other languages
English (en)
Inventor
阎长江
蒋晓纬
姜晓辉
谢振宇
陈旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2013203868996U priority Critical patent/CN203312302U/zh
Application granted granted Critical
Publication of CN203312302U publication Critical patent/CN203312302U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本实用新型公开了一种薄膜晶体管、阵列基板及显示器,用以避免半导体有源层受到光照影响而导致薄膜晶体管产生漏电流的问题。所述薄膜晶体管包括源极和漏极、半导体有源层、栅极绝缘层和栅极,该薄膜晶体管还包括:位于源极与漏极之间的遮光板,所述遮光板将源极与漏极阻断,并且该遮光板位于半导体有源层的入射光侧,用于阻挡入射光对半导体有源层的照射。还提供一种阵列基板包括上述薄膜晶体管,以及一种显示器包括上述的阵列基板。

Description

薄膜晶体管、阵列基板及显示器
技术领域
本实用新型涉及显示器技术领域,尤其涉及一种薄膜晶体管、阵列基板和显示器。
背景技术
图1为现有技术中底栅型薄膜晶体管(Thin Film Transistor,TFT)的结构示意图,该薄膜晶体管包括:形成于衬底基板10上的栅极60、栅极绝缘层70、源极20、漏极30、半导体有源层40和保护层90。包含薄膜晶体管的阵列基板还包括钝化层50和像素电极80。底栅型的薄膜晶体管栅极60可以阻挡背光源的光照,避免半导体有源层40受背光源的光照而导致薄膜晶体管产生漏电流。该结构的薄膜晶体管为了避免外界环境中水及氧气等对半导体有源层40的影响,在半导体有源层40的上方设置了一层保护层90,保护层90可以避免金属氧化物半导体有源层40受外界水及氧气的影响,而该结构中的保护层90多为非金属,会导致薄膜晶体管产生漏电流。图2为现有技术的顶栅型薄膜晶体管的结构示意图,该薄膜晶体管包括:形成于衬底基板100上的漏极200、源极300、有源层400、栅极绝缘层500、栅极600。包含薄膜晶体管的阵列基板(Array)还包含钝化层700和像素电极800。在图2所示的顶栅型薄膜晶体管中,栅极600可以阻挡外界光照对半导体有源层400的影响,漏极200与源极300之间断开,背光源的光可以穿过透明的衬底基板100照射到半导体有源层400,而半导体有源层400与漏极200相接触,同时半导体有源层400与源极300相接触,半导体有源层400受到光照后会将漏极200和源极300导通,从而导致薄膜晶体管产生漏电流。
综上所述,现有技术中的顶栅型的薄膜晶体管容易受到背光源影响而产生漏电流。
实用新型内容
本实用新型实施例提供了一种薄膜晶体管、阵列基板及显示器,本实用新型实施例提供的薄膜晶体管可以避免半导体有源层受到光照影响而导致薄膜晶体管产生漏电流的问题。
本实用新型实施例提供的一种薄膜晶体管,包括源极和漏极、半导体有源层、栅极绝缘层和栅极,该薄膜晶体管还包括:位于源极与漏极之间的遮光板,所述遮光板将源极与漏极阻断,并且该遮光板位于半导体有源层入射光侧,用于阻挡入射光对半导体有源层的照射。
本实用新型实施例提供的一种阵列基板,包括所述的薄膜晶体管。
本实用新型实施例提供的一种显示器,包括所述的阵列基板。
综上所述,本实用新型实施例的薄膜晶体管、阵列基板及显示器,所述薄膜晶体管包括源极和漏极、半导体有源层、栅极绝缘层和栅极,该薄膜晶体管还包括:位于源极与漏极之间的遮光板,所述遮光板将源极与漏极阻断,并且该遮光板位于半导体有源层入射光侧,用于阻挡入射光对半导体有源层的照射,从而可以避免半导体有源层受到光照影响而导致薄膜晶体管产生漏电流的问题,有效的实现了高稳定的薄膜晶体管特性。
附图说明
图1为现有技术中底栅型薄膜晶体管的结构示意图;
图2为现有技术中顶栅型薄膜晶体管的结构示意图;
图3为本实用新型实施例提供的一种薄膜晶体管的结构示意图;
图4-图12分别为本实用新型实施例提供的一种薄膜晶体管在制作过程中的不同阶段的结构示意图。
具体实施方式
本实用新型实施例提供了一种薄膜晶体管、阵列基板及显示器,用以避免半导体有源层受到光照影响而导致薄膜晶体管产生漏电流的问题。
本实用新型实施例提供的一种薄膜晶体管,包括源极和漏极、半导体有源层、栅极绝缘层和栅极,该薄膜晶体管还包括:位于源极与漏极之间的遮光板,所述遮光板将源极与漏极阻断,该遮光板位于半导体有源层入射光侧,阻挡入射光对半导体有源层的照射。
除非另作定义,此处使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本实用新型专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“上”、“下”、“左”、“右”、“底”、“顶”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
下面结合具体实施例进行说明。
如图3所示,本实用新型实施例提供的一种薄膜晶体管,包括:位于衬底基板1上的第一漏极层5和第一源极层7、位于第一漏极层5上的第二漏极层8和位于第一源极层7上的第二源极层9、半导体有源层103、栅极绝缘层11和栅极12。该薄膜晶体管还包括:位于第一漏极层5与第一源极层7之间的遮光板6,遮光板6将第一漏极层5与第一源极层7阻断,该遮光板6位于半导体有源层103下方,阻挡入射光对半导体有源层103的照射。其中包含该薄膜晶体管的阵列基板(Array)还包含钝化层13和像素电极15。
较佳地,所述遮光板6的材料为金属钛的氧化物或金属铝的氧化物。
较佳地,所述源极和所述漏极为双层结构或多层结构,所述源极包括第一源极层7和第二源极层9;所述漏极包括第一漏极层5和第二漏极层8;其中,第一源极层7和第一漏极层5位于衬底基板1上,第二源极层9位于第一源极层7上并覆盖第一源极层7,第二漏极层8位于第一漏极层5上并覆盖第一漏极层5。其中,第二漏极层8包括与第一漏极层5接触的平坦状下表面8a和锯齿状上表面8b,第二源极层9包括与第一源极层7接触的平坦状下表面9a和锯齿状上表面9b。
较佳地,所述第二源极层和/或第二漏极层为锯齿状保护层,第二漏极层8中的锯齿状上表面8b和第二源极层9中的锯齿状上表面9b可以反射外界的光照,其中,包括有锯齿状上表面的第二源极层9也可以称为反射性源极9,包括有锯齿状上表面的第二漏极层8也可以称为反射性漏极8,另外,第二漏极层8和第二源极层9的具体形状可以直接为平坦状而不需要形成锯齿状的上表面,当然,第二漏极层8和第二源极层9的具体形状也可以为其它形状。
较佳地,所述第一源极层7的材料为钛Ti或铝Al金属,所述第一漏极层5的材料为钛Ti或铝Al金属,金属钛或金属铝的电阻较低,低电阻的金属在减小薄膜晶体管电阻的同时还可以减小第一源极层和第一漏极层的线宽。
较佳地,所述第二源极层9的材料为钼Mo或铬Cr金属,所述第二漏极层8的材料为钼Mo或铬Cr金属,金属钼或金属铬为难氧化的金属,难氧化的金属层可以充当保护层的作用,保护其下面的金属不被氧化。
本实用新型实施例提供的薄膜晶体管中源极和漏极也可以设计为多层结构,源极包括位于底层第一源极层、位于顶层第二源极层、位于第一源极层和第二源极层之间的其他源极层;漏极包括位于底层第一漏极层、位于顶层第二漏极层、位于第一漏极层和第二漏极层之间的其他漏极层。较佳的,第二漏极层包括锯齿状上表面,第二源极层包括锯齿状上表面。第二源极层和第二漏极层的材料优选性质稳定,难于被氧化的金属,如钼Mo或铬Cr,以保护位于其下方的其他源极层和其他漏极层。第一源极层和其他源极层材料优选电阻率低的金属,如钛Ti或铝Al。第一漏极层和其他漏极层材料优选电阻率低的金属,如钛Ti或铝Al。其中,第二漏极层的锯齿状上表面、第二源极层的锯齿状上表面可以加强反射外界光线,改变光的传播方向。
本实用新型实施例提供的薄膜晶体管的遮光板位于源极和漏极之间且位于半导体有源层的入射光侧。源极和漏极为双层结构或多层结构时,遮光板可以与第一源极层、第一漏极层处于同一膜层,阻断第一源极层和第一漏极层;遮光板也可以跨越多个膜层,阻断第一源极层和第一漏极层,阻断第二源极层和第二漏极层。
本实用新型实施例提供的薄膜晶体管为顶栅型薄膜晶体管,如图3所示。本实用新型的薄膜晶体管也可以为其他结构的薄膜晶体管,如底栅型。薄膜晶体管包括遮光板,遮光板位于半导体有源层远离栅极的一侧,阻挡外界光线对于半导体有源层的照射。在此不一一赘述。
本实用新型实施例提供的一种阵列基板,包括所述的薄膜晶体管。
本实用新型实施例提供的一种显示器,包括所述的阵列基板。
较佳地,所述显示器为液晶显示器,也可以是其它类型的显示器。
显示器为液晶显示器,液晶显示器包括阵列基板、彩膜基板,以及位于阵列基板与彩膜基板之间的液晶层,阵列基板与彩膜基板平行设置。
下面结合具体实施例说明制备图3中的薄膜晶体管的过程。
如图4所示,首先在衬底基板1上采用磁控溅射的方法沉积金属钛Ti薄膜层2,在金属钛Ti薄膜层2上继续沉积金属钼Mo薄膜层3,金属钛薄膜层2和金属钼薄膜层3的总厚度范围为该厚度范围可随意调节,可根据产品要求的电阻大小来调节。在金属钼薄膜层3上涂覆光刻胶并采用灰阶或半阶曝光技术曝光,显影后得到的光刻胶4的图案如图4所示。其中,金属钛薄膜层2和金属钼薄膜层3也可以采用电子束蒸发等方法进行形成。
如图5所示,对沉积得到的金属钛薄膜层2和金属钼薄膜层3进行湿法刻蚀,刻蚀过程中,有光刻胶4覆盖的区域金属钛薄膜层2和金属钼薄膜层3被保留,无光刻胶覆盖的区域金属钛薄膜层和金属钼薄膜层被刻蚀掉,露出衬底基板1。
图5中光刻胶4的厚度不一样,进行灰化去胶工艺时,将光刻胶薄的区域的光刻胶全部去掉,露出金属钼薄膜层3,光刻胶厚的地方处金属钼薄膜层3仍被光刻胶4覆盖。接着进行干法刻蚀处理,刻蚀过程中,无光刻胶覆盖的区域金属钼薄膜层被刻蚀掉,露出金属钛薄膜层2,有光刻胶4覆盖的区域金属钼薄膜层3被保留。接着进行氧化工艺处理,暴露出的金属钛薄膜层2被氧化而得到TiOx绝缘层,同时,也可氧化完全去除掉金属钼薄膜层3上覆盖的光刻胶。参见图6,氧化后得到的TiOx绝缘层可以作为遮光板6,遮光板6的主要作用是反射衬底基板1侧的背光源光照,从而可以避免半导体有源层受光照而导致薄膜晶体管产生漏电流。图5中所示的金属钛薄膜层2除了一部分经氧化形成遮光板6之外,另外两部分分别形成第一漏极层5和第一源极层7;同理,完全去除掉金属钼薄膜层3上覆盖的光刻胶后,图5所示的金属钼薄膜层3形成第二漏极层8和第二源极层9。
如图7所示,在图6所示结构的基础上,使用磁控溅射方法沉积金属氧化物铟(In)镓(Ga)锌(Zn),即金属氧化物IGZO或者铟(In)锌(Zn)氧化物IZO等半导体有源层,本实用新型实施例中以金属氧化物IGZO半导体有源层为例说明,沉积得到的金属氧化物IGZO半导体有源层包括101、102和103三个区域,其中金属氧化物IGZO半导体有源层101区域位于衬底基板1上,金属氧化物IGZO半导体有源层102区域位于第二漏极层8和第二源极层9上,金属氧化物IGZO半导体有源层103区域位于遮光板6上方,金属氧化物IGZO半导体有源层103区域覆盖遮光板6。在沉积得到的金属氧化物IGZO半导体有源层上涂覆光刻胶,采用灰阶或半阶曝光技术进行曝光,显影后得到的光刻胶图案如图7所示,金属氧化物IGZO半导体有源层101区域上没有覆盖光刻胶,金属氧化物IGZO半导体有源层103区域上覆盖的光刻胶42为平坦状,金属氧化物IGZO半导体有源层102区域上覆盖的光刻胶41为锯齿状,其中第二漏极层8上的金属氧化物IGZO半导体有源层102区域中的1020区域上没有覆盖光刻胶,以便在后续刻蚀后在其下方形成的第二漏极层8的上表面为平坦状,而平坦状上表面的第二漏极层8与后续形成的像素电极有更好的接触。另外,金属氧化物IGZO或者IZO等半导体有源层还可以采用电子束蒸发等方法制备得到,半导体有源层也可以是非晶硅有源层(a-Si),多晶硅有源层(poly-Si)等。
在制备反射性源极、反射性漏极和金属氧化物IGZO半导体有源层的具体实施例中,包含下面两种实施方案:
方案一,在图7的基础上,采用干法刻蚀将没有光刻胶覆盖区域的金属氧化物IGZO半导体有源层全部刻蚀掉,随着干法刻蚀的进行,光刻胶的厚度也在相应减薄,金属氧化物IGZO半导体有源层102区域上覆盖的光刻胶41较薄,金属氧化物IGZO半导体有源层103区域上覆盖的光刻胶42厚度较厚,当金属氧化物IGZO半导体有源层102区域上覆盖的光刻胶完全被刻蚀掉而露出金属氧化物IGZO半导体有源层时,此时继续进行干法刻蚀时,金属氧化物IGZO半导体有源层102区域的金属氧化物IGZO半导体有源层的作用与图7中的锯齿状光刻胶41的作用相同,金属氧化物IGZO半导体有源层102区域的金属氧化物IGZO半导体有源层可以充当第二源极层9和第二漏极层8上的锯齿状光刻胶,继续进行干法刻蚀,使得第二源极层9和第二漏极层8上方的金属氧化物IGZO半导体有源层完全被刻蚀掉时,第二源极层9形成锯齿状的上表面9b,第二漏极层8也形成锯齿状的上表面8b,如图8所示,而在整个干法刻蚀过程中保证金属氧化物IGZO半导体有源层103区域上覆盖的光刻胶42不被刻蚀掉,整个干法刻蚀结束后去除金属氧化物IGZO半导体有源层103区域上覆盖的光刻胶,得到金属氧化物IGZO半导体有源层103。对得到的金属氧化物IGZO半导体有源层103进行退火处理。其中,得到的反射性漏极8和反射性源极9可以作为第一漏极层5和第一源极层7的保护层,反射性漏极8和反射性源极9可以反射外界的光照,也可以避免其下面的第一漏极层5和第一源极层7被外界氧气氧化。
方案二,采用灰阶或半阶曝光技术对金属氧化物IGZO半导体有源层上涂覆的光刻胶进行曝光时要加大曝光剂量,显影后得到的图7中的金属氧化物IGZO半导体有源层102区域上覆盖的光刻胶41较薄,其中光刻胶41最薄的地方要暴露出其下面的金属氧化物IGZO半导体有源层,金属氧化物IGZO半导体有源层103区域上覆盖的光刻胶42较厚,本实用新型实施例中光刻胶41的厚度约为
Figure BDA00003446212500081
光刻胶42的厚度约为
Figure BDA00003446212500082
光刻胶41与42的厚度不限于本实用新型实施例中的厚度值。接着进行湿法刻蚀,将没有光刻胶覆盖区域的金属氧化物IGZO半导体有源层全部刻蚀掉,湿刻液喷淋,浸泡,此时的刻蚀液体不停的流动,且湿法刻蚀是各个方向都在刻蚀,随着湿刻的进行,金属氧化物IGZO半导体有源层102区域上相邻的刻蚀位置就会逐渐相连起来,流动的湿刻液可以将相邻的刻蚀位置处薄薄的孤立的光刻胶冲走,初步形成了锯齿形状,继续进行湿法刻蚀,此时金属氧化物IGZO半导体有源层102区域的金属氧化物IGZO半导体有源层的作用与图7中锯齿状光刻胶41的作用相同,金属氧化物IGZO半导体有源层102区域的金属氧化物IGZO半导体有源层可以充当第二源极层9和第二漏极层8上的锯齿状光刻胶,当第二源极层9和第二漏极层8上方的金属氧化物IGZO半导体有源层完全被刻蚀掉时,第二源极层9形成锯齿状的上表面9b,第二漏极层8形成锯齿状的上表面8b,如图8所示,在整个湿法刻蚀过程中保证金属氧化物IGZO半导体有源层103区域上覆盖的光刻胶42不被刻蚀掉,整个湿法刻蚀结束后去除金属氧化物IGZO半导体有源层103区域上覆盖的光刻胶,得到金属氧化物IGZO半导体有源层103。对得到的金属氧化物IGZO半导体有源层103进行退火处理。其中,得到的反射性漏极8和反射性源极9可以分别作为第一漏极层5和第一源极层7的保护层,反射性漏极8和反射性源极9可以反射外界的光照,也可以避免其下面的第一漏极层5和第一源极层7被外界氧气氧化。
如图8所示,第二漏极层8中的平坦状下表面8a可以有效的反射背光源从衬底基板侧入射的光照;第二漏极层8中的锯齿状上表面8b可以反射因液晶旋转或混乱而散射的光,因此包含有锯齿状上表面8b和平坦状下表面8a的第二漏极层8可以更好的避免光照而产生漏电流。同样地,第二源极层9中的锯齿状上表面9b和平坦状下表面9a也可以更好的避免光照而产生漏电流。
如图9所示,在图8所示结构的基础上涂覆树脂层11,并对树脂层11进行热固化处理,热固化处理的条件包括:采用电磁感应炉加热,加热温度为250°C,加热温度要低于树脂材料的熔点,同时通入氩(Ar)气保护气体,将柔软的树脂材料进行热固化处理,热固化处理后的树脂层11***,热固化处理后的树脂层11可以作为栅极绝缘层。另外,图9仅为树脂层11的示意图,实际树脂层11的截面结构也为锯齿状结构,本实用新型具体实施例中的金属锯齿状结构再加上非金属的树脂层锯齿状结构,对于避免光照而产生漏电流有更好的作用。由于锯齿状的源漏极而造成了之后在其上制备的每层薄膜都为锯齿状结构,相比于平坦的薄膜,锯齿状结构的薄膜增大了薄膜的反射面积,理论上来说,效果更好。
如图10所示,在图9的基础上采用磁控溅射的方法沉积金属Mo层,金属Mo层的厚度为
Figure BDA00003446212500091
在沉积得到的金属Mo层上涂覆光刻胶,对涂覆的光刻胶进行曝光、显影,之后采用湿法刻蚀,刻蚀掉没有光刻胶覆盖区域的金属Mo层,再去除掉光刻胶得到栅极层12。栅极层12位于金属氧化物IGZO半导体有源层103上方,可以用于阻挡外界入射光对金属氧化物IGZO半导体有源层103的照射。其中,金属Mo层还可以采用电子束蒸发等方法制备得到。另外,栅极层12还可以是双层金属或多层金属,如铝Al/钼Mo,还可以是其它类型的金属,如钛Ti、铜Cu等金属。
如图11所示,在图10的基础上采用化学气相沉积方法沉积氮化硅SiNx薄膜,SiNx薄膜沉积厚度为在沉积得到的氮化硅SiNx薄膜上涂覆光刻胶,对涂覆的光刻胶进行曝光、显影,之后采用干法刻蚀,刻蚀掉没有光刻胶覆盖区域的氮化硅SiNx薄膜,并刻蚀形成过孔14,去除掉光刻胶,得到钝化层13。其中,干法刻蚀形成过孔14时,需要将钝化层13与树脂层11同时刻蚀掉,且第二漏极层8通过形成的过孔14暴露出来。钝化层13为绝缘材料,可以为氮化硅、氧化硅或绝缘高分子材料。。
如图12所示,在图11的基础上采用磁控溅射的方法沉积ITO薄膜,ITO薄膜的厚度为
Figure BDA00003446212500101
在沉积得到的ITO薄膜上涂覆光刻胶,对涂覆的光刻胶进行曝光、显影,之后采用湿法刻蚀,刻蚀掉没有光刻胶覆盖区域的ITO薄膜,去除掉光刻胶,得到像素电极15,其中,像素电极15通过过孔14与第二漏极层8接触。ITO薄膜还可以采用电子束蒸发等方法制备得到。
本实用新型实施例中制备得到的薄膜晶体管的源极和漏极为双层金属,双层金属中其中一层金属除了采用金属钛Ti,还可以采用金属铝Al等低电阻金属,低电阻的金属在减小薄膜晶体管电阻的同时还可以减小源极和漏极的线宽;双层金属中另一层金属除了采用金属钼Mo,还可以采用金属铬Cr等难氧化的金属,难氧化的金属层可以充当保护层的作用,保护其下面的金属不被氧化。另外,本实用新型实施例中制备得到的薄膜晶体管的源极和漏极不限于采用双层金属,也可以是单层金属或两层以上的多层金属。
综上所述,本实用新型实施例的薄膜晶体管、阵列基板及显示器,所述薄膜晶体管包括源极和漏极、半导体有源层、栅极绝缘层和栅极,该薄膜晶体管还包括:位于源极与漏极之间的遮光板,所述遮光板将源极与漏极阻断,遮光板位于半导体有源层入射光侧,阻挡入射光对半导体有源层的照射,从而可以避免半导体有源层受到光照影响而导致薄膜晶体管产生漏电流的问题,有效的实现了高稳定的薄膜晶体管特性。
显然,本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样,倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内,则本实用新型也意图包含这些改动和变型在内。

Claims (9)

1.一种薄膜晶体管,包括源极和漏极、半导体有源层、栅极绝缘层和栅极,其特征在于,该薄膜晶体管还包括:位于源极与漏极之间的遮光板,所述遮光板将源极与漏极阻断,所述遮光板位于半导体有源层的入射光侧,阻挡入射光对半导体有源层的照射。
2.根据权利要求1所述的薄膜晶体管,其特征在于,所述遮光板的材料为金属钛的氧化物或金属铝的氧化物。
3.根据权利要求1所述的薄膜晶体管,其特征在于,所述源极和所述漏极为双层结构或多层结构,所述源极包括第一源极层和第二源极层;所述漏极包括第一漏极层和第二漏极层;其中,第一源极层和第一漏极层位于衬底基板上,第二源极层位于第一源极层上并覆盖第一源极层,第二漏极层位于第一漏极层上并覆盖第一漏极层。
4.根据权利要求3所述的薄膜晶体管,其特征在于,所述第二源极层和/或第二漏极层为锯齿状保护层。
5.根据权利要求3所述的薄膜晶体管,其特征在于,所述第一源极层的材料为钛Ti或铝Al金属;所述第一漏极层的材料为钛Ti或铝Al金属。
6.根据权利要求3所述的薄膜晶体管,其特征在于,所述第二源极层的材料为钼Mo或铬Cr金属;所述第二漏极层的材料为钼Mo或铬Cr金属。
7.一种阵列基板,其特征在于,所述阵列基板包括权利要求1-6任一权项所述的薄膜晶体管。
8.一种显示器,其特征在于,所述显示器包括权利要求7所述的阵列基板。
9.根据权利要求8所述的显示器,其特征在于,所述显示器包括与所述阵列基板平行设置的彩膜基板,以及位于所述阵列基板与所述彩膜基板之间的液晶层。
CN2013203868996U 2013-07-01 2013-07-01 薄膜晶体管、阵列基板及显示器 Expired - Lifetime CN203312302U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013203868996U CN203312302U (zh) 2013-07-01 2013-07-01 薄膜晶体管、阵列基板及显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013203868996U CN203312302U (zh) 2013-07-01 2013-07-01 薄膜晶体管、阵列基板及显示器

Publications (1)

Publication Number Publication Date
CN203312302U true CN203312302U (zh) 2013-11-27

Family

ID=49618486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013203868996U Expired - Lifetime CN203312302U (zh) 2013-07-01 2013-07-01 薄膜晶体管、阵列基板及显示器

Country Status (1)

Country Link
CN (1) CN203312302U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367165A (zh) * 2013-07-01 2013-10-23 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及显示器
WO2016074373A1 (zh) * 2014-11-14 2016-05-19 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
WO2020088368A1 (zh) * 2018-10-29 2020-05-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
US20210408186A1 (en) * 2019-07-16 2021-12-30 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, manufacturing method thereof and display device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367165A (zh) * 2013-07-01 2013-10-23 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及显示器
WO2015000267A1 (zh) * 2013-07-01 2015-01-08 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示器
US10043911B2 (en) 2013-07-01 2018-08-07 Boe Technology Group Co., Ltd. Thin film transistor, method for fabricating the same, array substrate and display device
WO2016074373A1 (zh) * 2014-11-14 2016-05-19 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
US9543443B2 (en) 2014-11-14 2017-01-10 Boe Technology Group Co., Ltd. Thin film transistor assembly, array substrate method of manufacturing the same, and display device
WO2020088368A1 (zh) * 2018-10-29 2020-05-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
US11244965B2 (en) 2018-10-29 2022-02-08 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Thin film transistor and manufacturing method therefor, array substrate and display device
US20210408186A1 (en) * 2019-07-16 2021-12-30 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, manufacturing method thereof and display device
US11889721B2 (en) * 2019-07-16 2024-01-30 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate, manufacturing method thereof and display device

Similar Documents

Publication Publication Date Title
CN103367165A (zh) 薄膜晶体管及其制作方法、阵列基板及显示器
KR101522481B1 (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
US9240485B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
KR101268670B1 (ko) Tft 기판 및 tft 기판의 제조 방법
CN102646632B (zh) 阵列基板及其制作方法和显示装置
JP5766467B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置
US9502570B2 (en) Thin film transistor and manufacturing method thereof, an array substrate and a display device
CN103646966A (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN203312302U (zh) 薄膜晶体管、阵列基板及显示器
WO2016082234A1 (zh) 薄膜晶体管、显示装置及薄膜晶体管的制造方法
CN104485338B (zh) 阵列基板及制作方法、液晶显示面板和反射式液晶显示器
CN105977205B (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
US20100276686A1 (en) Thin film transistor substrate and method of fabricating the same
CN109979882B (zh) 一种内嵌式触控面板阵列基板及其制造方法
CN103337462A (zh) 一种薄膜晶体管的制备方法
CN103456747A (zh) 阵列基板及其制作方法、显示装置
TWI591820B (zh) 低反射金屬結構、顯示面板及其製作方法
CN103117283A (zh) 一种阵列基板及其制作方法和显示装置
CN110112072B (zh) 阵列基板的制造方法和阵列基板
WO2016165511A1 (zh) 薄膜晶体管及制作方法、阵列基板、显示装置
CN104733384B (zh) 显示基板及其制造方法、显示装置
CN105514122A (zh) Tft阵列基板及其制造方法
CN103219341B (zh) 一种阵列基板及制备方法、显示装置
US20150187825A1 (en) Method of Manufacturing Array Substrate of LCD

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150707

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150707

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150707

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Patentee after: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 100176 Beijing city in Western Daxing District economic and Technological Development Zone, Road No. 8

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20131127