CN203206184U - 一种电流补偿电路和运算放大器 - Google Patents
一种电流补偿电路和运算放大器 Download PDFInfo
- Publication number
- CN203206184U CN203206184U CN 201320073148 CN201320073148U CN203206184U CN 203206184 U CN203206184 U CN 203206184U CN 201320073148 CN201320073148 CN 201320073148 CN 201320073148 U CN201320073148 U CN 201320073148U CN 203206184 U CN203206184 U CN 203206184U
- Authority
- CN
- China
- Prior art keywords
- current
- compensation
- current compensation
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 claims description 18
- 230000002457 bidirectional effect Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型公开了一种电流补偿电路,该电流补偿电路中数字控制电路向电流补偿阵列传送不同数值的数字信号;所述电流补偿阵列按照不同数值的数字信号输出不同的补偿电流;数字控制电路根据不同的补偿电流对待校准参数的影响,锁存产生最佳补偿电流时的数值,向电流补偿阵列始终传送锁存的数值的数字信号,所述电流补偿阵列按照所述锁存的数值的数字信号输出补偿电流;本实用新型同时还公开了一种运算放大器,通过本实用新型的方案,无论待校准参数需要多少补偿电流,电流补偿电路都能准确、迅速地提供最佳补偿电流,当该电流补偿电路应用到运算放大器上时,能够为每个运算放大器单独补偿失调电压。
Description
技术领域
本实用新型涉及集成电路的电流补偿技术,尤其涉及一种电流补偿电路和运算放大器。
背景技术
一个理想的运算放大器,输入失调电压为零,但实际上,运算放大器的差分输入级很难做到完全对称,在制造工艺上很难保证差分输入级的两个金属氧化物半导体场效应晶体管(MOS)完全一致,通常在运放连接成增益为一的跟随器后,输入电压不为零,此时的输入电压称为失调电压Voffset。
一般采用对运算放大器的差分输入级进行电流补偿的方式,减小运算放大器的失调电压,但由于运算放大器的失调电压的不确定性,无论是同一公司、或同一批次的运放表现出来的失调电压方向有正有负、大小不一,很难采用固定的方法进行补偿。
实用新型内容
为了解决现有技术中的问题,本实用新型提供一种电流补偿电路和运算放大器。
为达到上述目的,本实用新型的技术方案是这样实现的:
本实用新型提供的一种电流补偿电路,该电流补偿电路包括:
向电流补偿阵列传送不同数值的数字信号,并根据不同的补偿电流对待校准参数的影响,锁存产生最佳补偿电流时的数值,向电流补偿阵列始终传送锁存的数值的数字信号的数字控制电路;
按照不同数值的数字信号输出不同的补偿电流,按照锁存的数值的数字信号输出补偿电流的电流补偿阵列。
本实用新型提供的一种运算放大器,该运算放大器包括:
在运算放大器开始工作时,将正输入端和负输入端接地,收到电流补偿电路的断开信号后,在正输入端接收正输入信号,在负输入端接收负输入信号的输入级电路;
在正输入端或负输入端连接电流补偿电路的输出端,在输出端连接双向开关的增益级电路;
在运算放大器开始工作时,将增益级电路的输出端与电流补偿电路的检测端连通,收到电流补偿电路的断开信号后,将增益级电路的输出端与输出级电路的输入端连通的双向开关;
发送输出信号的输出级电路;
通过产生不同数值的数字信号,输出不同的补偿电流,根据不同的补偿电流对增益级电路输出电压的影响,锁存最佳补偿电流时的数值,按照锁存的数值的数字信号输出补偿电流,并向输入级电路和双向开关发送断开信号的电流补偿电路。
本实用新型提供了一种电流补偿电路和运算放大器,该电流补偿电路中数字控制电路向电流补偿阵列传送不同数值的数字信号;所述电流补偿阵列按照不同数值的数字信号输出不同的补偿电流;数字控制电路根据不同的补偿电流对待校准参数的影响,锁存产生最佳补偿电流时的数值,向电流补偿阵列始终传送锁存的数值的数字信号,所述电流补偿阵列按照所述锁存的数值的数字信号输出补偿电流;如此,无论待校准参数需要多少补偿电流,电流补偿电路都能准确、迅速地提供最佳补偿电流,当该电流补偿电路应用到运算放大器上时,能够为每个运算放大器单独补偿失调电压,增强了运算放大器的精准度,降低了对运算放大器的制造工艺的要求。
附图说明
图1为本实用新型实施例提供的电流补偿电路示意图;
图2为本实用新型实施例通过计数器计数方式实现的电流补偿电路的示意图;
图3为本实用新型实施例采用二分法方式实现的电流补偿电路的示意图;
图4为本实用新型实施例提供的第一种运算放大器的示意图;
图5为本实用新型实施例提供的第二种运算放大器的示意图。
具体实施方式
本实用新型的基本思想是:通过产生不同数值的数字信号,输出不同的补偿电流;根据不同的补偿电流对待校准参数的影响,锁存最佳补偿电流时的数值,按照锁存的数值的数字信号输出补偿电流。
下面通过附图及具体实施例对本实用新型做进一步的详细说明。
本实用新型实现一种电流补偿电路,如图1所示,该电流补偿电路包括:数字控制电路11、电流补偿阵列12;其中,
所述数字控制电路11,配置为向电流补偿阵列12传送不同数值的数字信号;并根据不同的补偿电流对待校准参数的影响,锁存产生最佳补偿电流时的数值,向电流补偿阵列12始终传送锁存的数值的数字信号;
所述电流补偿阵列12,配置为按照不同数值的数字信号输出不同的补偿电流;并按照所述锁存的数值的数字信号输出补偿电流。
图2所示的电流补偿电路中,所述数字控制电路11包括:振荡器111、计数器112、第一采样电路113、边沿检测器114;其中,
所述振荡器111,配置为输出时钟信号,在收到停止工作信号后,停止输出时钟信号;
所述计数器112,配置为根据收到的时钟信号进行计数,实时地将数值的数字信号传送给电流补偿阵列12;当收不到时钟信号时,停止计数,始终传送当前数值的数字信号给电流补偿阵列12;
所述第一采样电路113,配置为检测待校准参数,当当前补偿电流使待校准参数达到标准值时,向边沿检测器114发送边沿触发信号;
所述边沿检测器114,配置为接收到边沿触发信号后,向所述振荡器111发送停止工作信号;
相应的,所述电流补偿阵列12,具体配置为按照计数器112数值的数字信号输出对应的补偿电流;
所述电流补偿阵列12由N个电流补偿支路并联构成,每个电流补偿支路由一个提供电流的电流源和一个开关串联构成,N个电流补偿支路中的开关由计数器112传送的数值的数字信号控制,即所述数值的数字信号的N个比特位对应控制N个电流补偿支路中的开关;这里,N个电流补偿支路中电流源提供的电流大小按照比特位由低到高的顺序逐渐增大,一般N个电流补偿支路中电流源提供的电流大小可以为20*I...2N-1*I,所述20*I为最低比特位控制的电流补偿支路中电流源提供的电流大小,所述I为单位电流,所述N为不小于2的正整数;
图2所示的电流补偿电路中,N等于5,5个电流补偿支路的开关分别为第一开关SW1至第五开关SW5,5个电流补偿支路的电流源分别为第一电流源I1至第五电流源I5。
图3所示的电流补偿电路中,所述数字控制电路11包括:数字发生器115、第二采样电路116;其中,
所述数字发生器115,配置为根据是否收到第二采样电路116发送的校准成功信号,采用二分法向电流补偿阵列12传送不同数值的数字信号,并锁存最终数值,始终传送最终数值的数字信号给电流补偿阵列12;
所述第二采样电路116,配置为检测待校准参数,当当前补偿电流使待校准参数达到标准值时,向数字发生器115发送校准成功信号;
相应的,所述电流补偿阵列12,具体配置为按照数字发生器115传送的数值的数字信号输出对应的补偿电流;
这里,所述电流补偿阵列12由N个电流补偿支路并联构成,每个电流补偿支路由一个提供电流的电流源和一个开关串联构成,N个电流补偿支路中的开关由数字发生器115传送的数值的数字信号控制,即所述数值的数字信号的N个比特位对应控制N个电流补偿支路中的开关;这里,N个电流补偿支路中电流源提供的电流大小按照比特位由低到高的顺序逐渐增大,一般N个电流补偿支路中电流源提供的电流大小可以为20*I...2N-1*I,所述20*I为最低比特位控制的电流补偿支路中电流源提供的电流大小,所述N为不小于2的正整数;
图3所示的电流补偿电路中,假设SWk(k=1...N,N等于6)对应的电流为Ik,2Ik>=Ik+1>Ik,电流补偿阵列12收到数值的数字信号为A,A为N位二进制数(ANAN-1...A1),Ak为1时SWk为闭合,Ak为0时SWk为断开,当电流补偿阵列12收到数值的数字信号A时,对应输出的补偿电流I(A)=∑Ak*Ik,假设需要的补偿电流为Ios,对应的最接近的数值的数字信号为Aos,使用二分法从最高位开始试探,即数字发生器115产生数字信号A,其中,AN为1,AN-1...A1为0,若第二采样电路116返回给数字发生器115校准成功信号,则表明当前试探的A>Aos,则AN的值应为0,若第二采样电路116没有返回给数字发生器115校准成功信号,则表明当前试探的A<Aos,则AN的值应为1,数字发生器115保存当前AN的值,在下一个时钟继续试探下一位AN-1的值,直到得到A1的值,所述数字发生器115锁存最终数值,并始终传送最终数值的数字信号给电流补偿阵列12。相对于图2中的电流补偿电路,上述图3中的电流补偿电路在实际应用中能够更快的判断出最佳补偿电流时的数值,更快的输出最佳补偿电流。
基于上述电流补偿电路,本实用新型还提供一种运算放大器,如图4所示,该运算放大器包括:输入级电路41、增益级电路42、输出级电路43、双向开关44、和电流补偿电路45;其中,
所述输入级电路41,配置为在运算放大器开始工作时,将正输入端和负输入端接地,当收到电流补偿电路的断开信号后,在正输入端接收正输入信号,在负输入端接收负输入信号;
所述增益级电路42,配置为在正输入端或负输入端连接电流补偿电路45的输出端,在输出端连接双向开关44;
所述双向开关44,配置为在运算放大器开始工作时,将增益级电路42的输出端与电流补偿电路45的检测端连通,当收到电流补偿电路45的断开信号后,将增益级电路42的输出端与输出级电路43的输入端连通;
所述输出级电路43,配置为发送输出信号;
所述电流补偿电路45,配置为通过产生不同数值的数字信号,输出不同的补偿电流,根据不同的补偿电流对增益级电路42输出电压的影响,锁存最佳补偿电流时的数值,按照锁存的数值的数字信号输出补偿电流,并向输入级电路41和双向开关44发送断开信号。
所述电流补偿电路45,如图1所示,包括:数字控制电路11、电流补偿阵列12;其中,
所述数字控制电路11,配置为向电流补偿阵列12传送不同数值的数字信号;并根据不同的补偿电流对待校准参数的影响,锁存产生最佳补偿电流时的数值,向电流补偿阵列12始终传送锁存的数值的数字信号,并向输入级电路41和双向开关44发送断开信号;
所述电流补偿阵列12,配置为按照不同数值的数字信号输出不同的补偿电流;并按照所述锁存的数值的数字信号输出补偿电流。
图4所示的所述输入级电路41包括:第十二开关SW12至第十五开关SW15、第六电流源I6、第七电流源I7、接收正输入信号VIP的第一P型金属氧化物半导体场效应晶体管(PMOS)P1、接收负输入信号VIN的第二PMOSP2、作为输入级负载的第一负载和第二负载;其中,
第十二开关SW12一端连接正输入信号VIP,另一端连接第一PMOS P1的栅极;第十三开关SW13一端连接负输入信号VIN,另一端连接第二PMOS P2的栅极;第十四开关SW14一端连接第一PMOS P1的栅极,另一端接地;第十五开关SW15一端连接第二PMOS P2的栅极,另一端接地;第一PMOS P1的源极与第二PMOS P2的源极连接,并通过第六电流源I6连接电源VCC,第一PMOS P1的漏极连接增益级电路42的正输入端,并通过第一负载接地;第二PMOS P2的漏极连接增益级电路42的负输入端、电流补偿电路45的输出端,并通过第二负载接地,以及通过第七电流源I7连接电源VCC;所述第一负载和第二负载可以是电阻或电流源等,这里,图4中用第一电阻R1作为第一负载,用第二电阻R2作为第二负载;
在运算放大器开始工作时,所述第十二开关SW12和所述第十三开关SW13打开,所述第十四开关SW14和所述第十五开关SW15闭合;在有电流补偿电路的断开信号时,所述第十二开关SW12和所述第十三开关SW13闭合,所述第十四开关SW14和所述第十五开关SW15打开;
相应的,所述数字控制电路11,如图2所示,包括:振荡器111、计数器112、第一采样电路113、边沿检测器114;其中,
所述振荡器111,配置为输出时钟信号,在收到停止工作信号后,停止输出时钟信号;
所述计数器112,配置为根据收到的时钟信号进行计数,实时地将数值的数字信号传送给电流补偿阵列12;当收不到时钟信号时,停止计数,始终传送当前数值的数字信号给电流补偿阵列12;
所述第一采样电路113,配置为检测待校准参数,当当前补偿电流使待校准参数达到标准值时,向边沿检测器114发送边沿触发信号;
所述边沿检测器114,配置为接收到边沿触发信号后,向所述振荡器111发送停止工作信号,并向输入级电路41和双向开关44发送断开信号;
相应的,所述电流补偿阵列12,具体配置为按照计数器112数值的数字信号输出对应的补偿电流;
所述电流补偿阵列12由N个电流补偿支路并联构成,每个电流补偿支路由一个提供电流的电流源和一个开关串联构成,N个电流补偿支路中的开关由计数器112传送的数值的数字信号控制,即所述数值的数字信号的N个比特位对应控制N个电流补偿支路中的开关;这里,N个电流补偿支路中电流源提供的电流大小按照比特位由低到高的顺序逐渐增大,一般N个电流补偿支路中电流源提供的电流大小可以为20*I...2N-1*I,所述20*I为最低比特位控制的电流补偿支路中电流源提供的电流大小,所述N为不小于2的正整数;
图2所示的电流补偿电路中,N等于5,5个电流补偿支路的开关分别为第一开关SW1至第五开关SW5,5个电流补偿支路的电流源分别为第一电流源I1至第五电流源I5。
所述输入级电路41还可以去掉第七电流源I7,如图5所示,包括:第十二开关SW12至第十五开关SW15、第六电流源I6、接收正输入信号VIP的第一PMOS P1、接收负输入信号VIN的第二PMOS P2、作为输入级负载的第一负载和第二负载;其中,
第十二开关SW12一端连接正输入信号VIP,另一端连接第一PMOS P1的栅极;第十三开关SW13一端连接负输入信号VIN,另一端连接第二PMOS P2的栅极;第十四开关SW14一端连接第一PMOS P1的栅极,另一端接地;第十五开关SW15一端连接第二PMOS P2的栅极,另一端接地;第一PMOS P1的源极与第二PMOS P2的源极连接,并通过第六电流源I6连接电源VCC,第一PMOS P1的漏极连接增益级电路42的正输入端,并通过第一负载接地;第二PMOS P2的漏极连接增益级电路42的负输入端、电流补偿电路45的输出端,并通过第二负载接地,所述第一负载和第二负载可以是电阻或电流源等,这里,图5中用第一电阻R1作为第一负载,用第二电阻R2作为第二负载;
在运算放大器开始工作时,所述第十二开关SW12和所述第十三开关SW13打开,所述第十四开关SW14和所述第十五开关SW15闭合;在有电流补偿电路的断开信号时,所述第十二开关SW12和所述第十三开关SW13闭合,所述第十四开关SW14和所述第十五开关SW15打开;
这样,所述数字控制电路11,如图3所示,包括:数字发生器115、第二采样电路116;其中,
所述数字发生器115,配置为根据是否收到第二采样电路116发送的校准成功信号,采用二分法向电流补偿阵列12传送不同数值的数字信号,锁存最终数值,始终传送最终数值的数字信号给电流补偿阵列12,并向输入级电路41和双向开关44发送断开信号;
所述第二采样电路116,配置为检测待校准参数,当当前补偿电流使待校准参数达到标准值时,向数字发生器115发送校准成功信号;
相应的,所述电流补偿阵列12,具体配置为按照数字发生器115传送的数值的数字信号输出对应的补偿电流;
这里,所述电流补偿阵列12由N个电流补偿支路并联构成,每个电流补偿支路由一个提供电流的电流源和一个开关串联构成,N个电流补偿支路中的开关由数字发生器115传送的数值的数字信号控制,即所述数值的数字信号的N个比特位对应控制N个电流补偿支路中的开关;这里,N个电流补偿支路中电流源提供的电流大小按照比特位由低到高的顺序逐渐增大,一般N个电流补偿支路中电流源提供的电流大小可以为20*I...2N-1*I,所述20*I为最低比特位控制的电流补偿支路中电流源提供的电流大小。
基于上述的电流补偿电路,本实用新型的电路补偿方法包括:通过产生不同数值的数字信号,输出不同的补偿电流;根据不同的补偿电流对待校准参数的影响,锁存最佳补偿电流时的数值,按照锁存的数值的数字信号输出补偿电流;
所述产生不同数值的数字信号可以为:振荡器输出时钟信号给计数器,计数器根据收到的时钟信号进行计数,产生不同数值的数字信号;
相应的,所述补偿电流由电流补偿阵列按照计数器数值的数字信号输出;
所述产生不同数值的数字信号还可以为:数字发生器根据当前的待校准参数是否达到标准值,采用二分法向电流补偿阵列传送不同数值的数字信号;
相应的,所述补偿电流由电流补偿阵列按照数字发生器传送的数值的数字信号输出。
以上所述,仅为本实用新型的较佳实施例而已,并非用于限定本实用新型的保护范围。
Claims (17)
1.一种电流补偿电路,其特征在于,该电流补偿电路包括:
向电流补偿阵列传送不同数值的数字信号,并根据不同的补偿电流对待校准参数的影响,锁存产生最佳补偿电流时的数值,向电流补偿阵列始终传送锁存的数值的数字信号的数字控制电路;
按照不同数值的数字信号输出不同的补偿电流,按照锁存的数值的数字信号输出补偿电流的电流补偿阵列。
2.根据权利要求1所述的电流补偿电路,其特征在于,所述数字控制电路包括:
输出时钟信号,在收到停止工作信号后,停止输出时钟信号的振荡器;
根据收到的时钟信号进行计数,实时传送数值的数字信号给电流补偿阵列;收不到时钟信号时,停止计数,始终传送当前数值的数字信号给电流补偿阵列的计数器;
检测待校准参数,当前补偿电流使待校准参数达到标准值时,向边沿检测器发送边沿触发信号的第一采样电路;
接收到边沿触发信号后,向所述振荡器发送停止工作信号的边沿检测器;
按照计数器数值的数字信号输出对应的补偿电流的电流补偿阵列。
3.根据权利要求2所述的电流补偿电路,其特征在于,所述电流补偿阵列由N个电流补偿支路并联构成,每个电流补偿支路由一个提供电流的电流源和一个开关串联构成,N个电流补偿支路中的开关由计数器传送的数值的数字信号控制。
4.根据权利要求3所述的电流补偿电路,其特征在于,所述N个电流补偿支路中的电流源为按照比特位由低到高的顺序提供逐渐增大的电流的电流源。
5.根据权利要求1所述的电流补偿电路,其特征在于,所述数字控制电路包括:
根据是否收到第二采样电路发送的校准成功信号,采用二分法向电流补偿阵列传送不同数值的数字信号,并锁存最终数值,始终传送最终数值的数字信号给电流补偿阵列的数字发生器;
检测待校准参数,当前补偿电流使待校准参数达到标准值时,向数字发生器发送校准成功信号的第二采样电路;
按照数字发生器传送的数值的数字信号输出对应的补偿电流的电流补偿阵列。
6.根据权利要求5所述的电流补偿电路,其特征在于,所述电流补偿阵列由N个电流补偿支路并联构成,每个电流补偿支路由一个提供电流的电流源和一个开关串联构成,N个电流补偿支路中的开关由数字发生器传送的数值的数字信号控制。
7.根据权利要求6所述的电流补偿电路,其特征在于,所述N个电流补偿支路中的电流源为按照比特位由低到高的顺序提供逐渐增大的电流的电流源。
8.一种运算放大器,其特征在于,该运算放大器包括:
在运算放大器开始工作时,将正输入端和负输入端接地,收到电流补偿电路的断开信号后,在正输入端接收正输入信号,在负输入端接收负输入信号的输入级电路;
在正输入端或负输入端连接电流补偿电路的输出端,在输出端连接双向开关的增益级电路;
在运算放大器开始工作时,将增益级电路的输出端与电流补偿电路的检测端连通,收到电流补偿电路的断开信号后,将增益级电路的输出端与输出级电路的输入端连通的双向开关;
发送输出信号的输出级电路;
通过产生不同数值的数字信号,输出不同的补偿电流,根据不同的补偿电流对增益级电路输出电压的影响,锁存最佳补偿电流时的数值,按照锁存的数值的数字信号输出补偿电流,并向输入级电路和双向开关发送断开信号的电流补偿电路。
9.根据权利要求8所述的运算放大器,其特征在于,所述电流补偿电路包括:
向电流补偿阵列传送不同数值的数字信号,并根据不同的补偿电流对待校准参数的影响,锁存产生最佳补偿电流时的数值,向电流补偿阵列始终传送锁存的数值的数字信号,并向输入级电路和双向开关发送断开信号的数字控制电路;
按照不同数值的数字信号输出不同的补偿电流,并按照所述锁存的数值的数字信号输出补偿电流的电流补偿阵列。
10.根据权利要求9所述的运算放大器,其特征在于,所述输入级电路包括:第十二开关至第十五开关、第六电流源、第七电流源、接收正输入信号的第一P型金属氧化物半导体场效应晶体管(PMOS)、接收负输入信号的第二PMOS、作为输入级负载的第一负载和第二负载;其中,
第十二开关一端连接正输入信号,另一端连接第一PMOS的栅极;第十三开关一端连接负输入信号,另一端连接第二PMOS的栅极;第十四开关一端连接第一PMOS的栅极,另一端接地;第十五开关一端连接第二PMOS的栅极,另一端接地;第一PMOS的源极与第二PMOS的源极连接,并通过第六电流源连接电源,第一PMOS的漏极连接增益级电路的正输入端,并通过第一负载接地;第二PMOS的漏极连接增益级电路的负输入端、电流补偿电路的输出端,并通过第二负载接地,以及通过第七电流源连接电源。
11.根据权利要求10所述的运算放大器,其特征在于,所述数字控制电路包括:
输出时钟信号,在收到停止工作信号后,停止输出时钟信号的振荡器;
根据收到的时钟信号进行计数,实时传送数值的数字信号给电流补偿阵列;收不到时钟信号时,停止计数,始终传送当前数值的数字信号给电流补偿阵列的计数器;
检测待校准参数,当前补偿电流使待校准参数达到标准值时,向边沿检测器发送边沿触发信号的第一采样电路;
接收到边沿触发信号后,向所述振荡器发送停止工作信号,并向输入级电路和双向开关发送断开信号的边沿检测器;
按照计数器数值的数字信号输出对应的补偿电流的电流补偿阵列。
12.根据权利要求11所述的运算放大器,其特征在于,所述电流补偿阵列由N个电流补偿支路并联构成,每个电流补偿支路由一个提供电流的电流源和一个开关串联构成,N个电流补偿支路中的开关由计数器传送的数值的数字信号控制。
13.根据权利要求12所述的运算放大器,其特征在于,所述N个电流补偿支路中的电流源为按照比特位由低到高的顺序提供逐渐增大的电流的电流源。
14.根据权利要求9所述的运算放大器,其特征在于,所述输入级电路包括:第十二开关至第十五开关、第六电流源、接收正输入信号的第一PMOS、接收负输入信号的第二PMOS、作为输入级负载的第一负载和第二负载;其中,
第十二开关一端连接正输入信号,另一端连接第一PMOS的栅极;第十三开关一端连接负输入信号,另一端连接第二PMOS的栅极;第十四开关一端连接第一PMOS的栅极,另一端接地;第十五开关一端连接第二PMOS的栅极,另一端接地;第一PMOS的源极与第二PMOS的源极连接,并通过第六电流源连接电源,第一PMOS的漏极连接增益级电路的正输入端,并通过第一负载接地;第二PMOS的漏极连接增益级电路的负输入端、电流补偿电路的输出端,并通过第二负载接地。
15.根据权利要求14所述的运算放大器,其特征在于,所述数字控制电路包括:
根据是否收到第二采样电路发送的校准成功信号,采用二分法向电流补偿阵列传送不同数值的数字信号,锁存最终数值,始终传送最终数值的数字信号给电流补偿阵列,并向输入级电路和双向开关发送断开信号的数字发生器;
检测待校准参数,当前补偿电流使待校准参数达到标准值时,向数字发生器发送校准成功信号的第二采样电路;
按照数字发生器传送的数值的数字信号输出对应的补偿电流的电流补偿阵列。
16.根据权利要求15所述的运算放大器,其特征在于,所述电流补偿阵列由N个电流补偿支路并联构成,每个电流补偿支路由一个提供电流的电流源和一个开关串联构成,N个电流补偿支路中的开关由数字发生器传送的数值的数字信号控制。
17.根据权利要求16所述的运算放大器,其特征在于,所述N个电流补偿支路中的电流源为按照比特位由低到高的顺序提供逐渐增大的电流的电流源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201320073148 CN203206184U (zh) | 2013-02-05 | 2013-02-05 | 一种电流补偿电路和运算放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201320073148 CN203206184U (zh) | 2013-02-05 | 2013-02-05 | 一种电流补偿电路和运算放大器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203206184U true CN203206184U (zh) | 2013-09-18 |
Family
ID=49150242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201320073148 Expired - Fee Related CN203206184U (zh) | 2013-02-05 | 2013-02-05 | 一种电流补偿电路和运算放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203206184U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103973244A (zh) * | 2013-02-05 | 2014-08-06 | 快捷半导体(苏州)有限公司 | 一种电流补偿电路、方法和运算放大器 |
-
2013
- 2013-02-05 CN CN 201320073148 patent/CN203206184U/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103973244A (zh) * | 2013-02-05 | 2014-08-06 | 快捷半导体(苏州)有限公司 | 一种电流补偿电路、方法和运算放大器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102769470B (zh) | 一种具有时域误差校正功能的电流舵数模转换器 | |
CN101841315B (zh) | 一种高速比较器 | |
CN104750160A (zh) | 功率放大器输出功率控制电路 | |
US9628076B2 (en) | Transmission circuit and semiconductor integrated circuit | |
CN105445645A (zh) | 一种用于监测集成电路nbti老化效应的数字型监测电路 | |
US8339296B2 (en) | Amplifying circuit and analog-digital converting circuit including same | |
CN101881984B (zh) | 基准信号产生器及其方法和*** | |
CN103973244A (zh) | 一种电流补偿电路、方法和运算放大器 | |
CN103163933A (zh) | 一种电流镜像电路 | |
CN101751240B (zh) | 一种比较相等电阻热噪声的真随机数发生器电路 | |
CN203206184U (zh) | 一种电流补偿电路和运算放大器 | |
CN116773896B (zh) | 一种电流检测电路 | |
KR20210149818A (ko) | 비교기 저전력 응답 | |
US9178499B2 (en) | Low-power offset-stored latch | |
EP2858246B1 (en) | Capacitance minimization switch | |
CN110389617A (zh) | 电流减法电路 | |
CN204697045U (zh) | 气敏传感器的数据读出电路和检测装置 | |
CN104950978B (zh) | 一种用于低压带隙基准的放大器失调电压补偿电路 | |
CN202068388U (zh) | 电流比较器 | |
CN103887761A (zh) | Pwm驱动电路 | |
US8344779B2 (en) | Comparator circuit with hysteresis, test circuit, and method for testing | |
CN204086333U (zh) | 一种电子负载 | |
US8384569B2 (en) | Circuit and method for generating the stochastic signal | |
CN111130512A (zh) | 一种快速比较电路及电子设备 | |
CN112650344B (zh) | 可配置终端匹配电阻校准电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130918 Termination date: 20160205 |
|
CF01 | Termination of patent right due to non-payment of annual fee |