CN202957237U - 一种芯片封装结构 - Google Patents

一种芯片封装结构 Download PDF

Info

Publication number
CN202957237U
CN202957237U CN2012206804686U CN201220680468U CN202957237U CN 202957237 U CN202957237 U CN 202957237U CN 2012206804686 U CN2012206804686 U CN 2012206804686U CN 201220680468 U CN201220680468 U CN 201220680468U CN 202957237 U CN202957237 U CN 202957237U
Authority
CN
China
Prior art keywords
chip
coil
pin
substrate
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2012206804686U
Other languages
English (en)
Inventor
唐会成
李刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN2012206804686U priority Critical patent/CN202957237U/zh
Application granted granted Critical
Publication of CN202957237U publication Critical patent/CN202957237U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型提供一种芯片封装结构，其至少包括：基底，该基底上设有芯片和引脚框，所述芯片设于所述引脚框内部；所述芯片边缘设置至少一个导电垫；所述引脚框具有至少一个引脚；每个导电垫连接一个引脚；线圈，围绕在所述引脚框的周围，所述线圈与所述引脚框之间绝缘。本实用新型提供的芯片封装结构，一些特殊的芯片导电垫可以电性连接到所述的基底和线圈上，减少制作成本且缩短封装周期。

Description

一种芯片封装结构
技术领域
本实用新型涉及一种半导体制造领域，特别是涉及一种芯片封装结构。 
背景技术
在半导体产业中，半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。芯片封装工艺处于整个半导体制造工序的下游，封装对于芯片来说是必须的，也是至关重要的。封装是安装半导体集成电路芯片用的外壳，它不仅起着保护芯片和增强导热性能的作用，而且还是沟通芯片内部电路和外部电路的桥梁和规格通用功能的作用。典型的封装工艺流程包括：划片、装片、键合、塑封、引脚电镀、引脚切筋成型、外部打磨和封装体印字等。根据所用的材料来划分半导体器件封装形式，包括金属封装、陶瓷封装、金属-陶瓷封装和塑料封装。半导体封装类型还可分为DIP、QFP、PGA、BGA等。其中DIP（Double In-line Package）是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的芯片有两排引脚，分布于两侧，且成直线平行布置，引脚直径和间距为2.54 mm（100 mil），需要***到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP的插装方式具有封装时间短和低成本的优点。 
对于EEPROM电可擦除编程只读存储器，PDIP48是目前产品可靠性测试最常用的封装类型，具有48个封装引脚。在半导体封装工艺中，打线接合（wire bonding）是用于将半导体芯片上导电垫与封装引脚之间的电性能连接上的一种技术。当芯片的导电垫不多于48个时，PDIP48封装类型能够满足芯片的封装要求，从晶圆切片到封装完成大约只需一周的时间。而对于导电垫数量大于48的芯片，由于封装引脚数有限，所以能够连接到引脚上的芯片导电垫就有限，这样就使得无法用PDIP48的封装进行芯片的各种应用，只能用其他更为复杂的方式进行，大大增加了制作成本和测试周期。 
因此，如何扩大PDIP48封装的应用范围，减少制作成本和缩短封装周期是本领域技术人员需要解决的课题。 
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种芯片封装结构，用于解决现有技术中由于封装引脚数量不够而无法将芯片上所有导电垫连接的问题。 
为实现上述目的及其他相关目的，本实用新型提供一种芯片封装结构，所述封装结构至少包括：基底，该基底上设有芯片和引脚框，所述芯片设于所述引脚框内部；所述芯片边缘设置至少一个导电垫；所述引脚框具有至少一个引脚；每个导电垫连接一个引脚；线圈，围绕在所述引脚框的周围，所述线圈与所述引脚框之间绝缘。 
优选地，所述封装结构还包括用于标记的环体，所述环***于所述线圈上，与所述引脚框和线圈分别绝缘接触。 
优选地，所述导电垫通过第一焊线与一个引脚直接电性连接，所述第一焊线为金线。 
优选地，所述导电垫通过第二焊线与基底直接电性连接，基底与一个引脚电性连接，所述第二焊线为金线。 
优选地，所述导电垫通过第三焊线与线圈直接电性连接，线圈与一个引脚电性连接，所述第三焊线为金线。 
优选地，所述线圈的材料为金材料。 
优选地，所述线圈设于基底上，所述线圈与基底绝缘接触。 
优选地，所述芯片根据第一焊线的打线角度调整自身在基底内的位置。 
如上所述，本实用新型的芯片封装结构，具有以下有益效果：对于芯片上导电垫数量大于48的封装，一些特殊的导电垫可以电性连接到所述的基底和线圈上，这样，在保持封装引脚数目不变的情况下，完成芯片上所有导电垫的连接，减少了制作成本且缩短了封装周期。 
附图说明
图1显示为本实用新型的芯片封装结构示意图。 
元件标号说明 
Figure BDA0000256084261
具体实施方式
以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。 
请参阅图1。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。 
如图1所示，本实用新型提供一种芯片封装结构，所述封装结构至少包括：基底1’和线圈2’。 
所述基底1’上设有芯片11’和引脚框12’，所述芯片11’设于所述引脚框12’的内部。 
所述芯片11’边缘设置至少一个导电垫111’。本实施例中，导电垫111’数量为大于48，导电垫111’之间保证绝缘。所述导电垫111’的表面材质为铝，但并不限于此。  
所述引脚框12’具有至少一个引脚。本实施例中，引脚框12’上引脚的数量为48，如图1所示引脚1~48，所述一个导电垫111’连接一个引脚，连接到引脚上的不同导电垫111’具有不同的电性能状态。 
所述导电垫111’通过第一焊线3’与一个引脚直接电性相连，连接不同电性能状态的第一焊线3’在空间不会交错。所述第一焊线3’为打线接合制程中所形成的金线、铜线、铝线或银线等等。本实施例优选为金线。 
所述芯片11’粘附于所述基底1’上，粘附所述芯片11’的材料包括所有能将芯片11’粘附于基底1’上的粘结剂。所述芯片11’在基底1’上的位置可以根据第一焊线3’的打线的角度调整自身在基底1’的位置，本实施例中，所述芯片11’粘附在基底1’的中心位置，如图1所示。 
所述导电垫111’通过第二焊线4’与基底1’直接电性相连，连接到基底1’的所有第二焊线4’输出的电性能状态相同。需要说明的是，基底1’除了与导电垫111’连接以外，基底1’还与一个引脚电性连接。如图1所示，引脚框12’上的引脚26与基底1’电性连接，这样，所有与基底1’相连的导电垫111’和引脚26导通，再通过引脚26将电性能状态输出至外部引脚，外 部引脚呈双列直插式（未予以图示）。所述第二焊线4’为金线，但并不限于此。 
所述线圈2’围绕在所述引脚框12’的周围，该线圈2’与所述引脚框12’之间绝缘。所述线圈2’具有一定的平面宽度，便于焊线连接。所述线圈2’通过第三焊线5’与芯片11’上的导电垫111’电性连接，连接到所述线圈2’的所有第三焊线5’输出的电性能状态相同。需要说明的是，线圈2’除了与导电垫111’连接以外，线圈2’还与一个引脚电性连接。如图1所示，引脚框12’上的引脚27的与线圈2’电性连接，这样，所有与线圈2’相连的导电垫111’和引脚27导通，再通过引脚27将电性能状态输出至外部引脚。所述第三焊线5’为金线，但并不限于此。所述线圈2’的材料为金、铜、铝或银。本实施例优选为金材料。 
另外，所述线圈2’设于基底1’上，所述线圈2’与基底1’绝缘接触。当然，线圈2’并不限于设在基底1’上，只要是能够承载线圈2’并与线圈2’绝缘接触的载体即可。 
图1中有的导电垫的焊线连接未予以图示，但是本领域技术人员应该理解。 
所述封装结构还包括用于标记的环体6’，位于所述线圈2’上，与所述引脚框12’绝缘接触。如图1所示，通过所述环体6’可以知道所有引脚的所在位置，便于芯片与外部电路的正确连接。 
需要说明的是，所述芯片封装结构还包括密封件、顶盖等等。所述芯片封装结构可配置在一电路板上，与电路板上其它元件连接形成具有特定功能的电子装置。  
综上所述，本实用新型提供的芯片封装结构，对于芯片上导电垫数量大于引脚数的封装，一些特殊的导电垫可以电性连接到所述的基底和线圈上，这样，在保持封装引脚数目不变的情况下，完成了芯片上所有导电垫的连接，减少了制作成本且缩短了封装周期。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。 
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。 

Claims (8)

1.一种芯片封装结构，其特征在于，所述封装结构至少包括：
基底，该基底上设有芯片和引脚框，所述芯片设于所述引脚框内部；
所述芯片边缘设置至少一个导电垫；所述引脚框具有至少一个引脚；每个导电垫连接一个引脚；
线圈，围绕在所述引脚框的周围，所述线圈与所述引脚框之间绝缘。
2.根据权利要求1所述的芯片封装结构，其特征在于：所述封装结构还包括用于标记的环体，所述环***于所述线圈上，与所述引脚框和线圈分别绝缘接触。
3.根据权利要求1所述的芯片封装结构，其特征在于：所述导电垫通过第一焊线与一个引脚直接电性连接，所述第一焊线为金线。
4.根据权利要求1所述的芯片封装结构，其特征在于：所述导电垫通过第二焊线与基底直接电性连接，基底与一个引脚电性连接，所述第二焊线为金线。
5.根据权利要求1所述的芯片封装结构，其特征在于：所述导电垫通过第三焊线与线圈直接电性连接，线圈与一个引脚电性连接，所述第三焊线为金线。
6.根据权利要求1所述的芯片封装结构，其特征在于：所述线圈的材料为金材料。
7.根据权利要求1所述的芯片封装结构，其特征在于：所述线圈设于基底上，所述线圈与基底绝缘接触。
8.根据权利要求1所述的芯片封装结构，其特征在于：所述芯片根据第一焊线的打线角度调整自身在基底内的位置。
CN2012206804686U 2012-12-11 2012-12-11 一种芯片封装结构 Expired - Fee Related CN202957237U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012206804686U CN202957237U (zh) 2012-12-11 2012-12-11 一种芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012206804686U CN202957237U (zh) 2012-12-11 2012-12-11 一种芯片封装结构

Publications (1)

Publication Number Publication Date
CN202957237U true CN202957237U (zh) 2013-05-29

Family

ID=48462796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012206804686U Expired - Fee Related CN202957237U (zh) 2012-12-11 2012-12-11 一种芯片封装结构

Country Status (1)

Country Link
CN (1) CN202957237U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117263A (zh) * 2013-01-31 2013-05-22 建荣集成电路科技(珠海)有限公司 一种集成电路封装

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117263A (zh) * 2013-01-31 2013-05-22 建荣集成电路科技(珠海)有限公司 一种集成电路封装

Similar Documents

Publication Publication Date Title
CN101232004A (zh) 芯片堆叠封装结构
CN103050467B (zh) 封装结构及其制造方法
CN107785344A (zh) 电子封装件及其制法
JP2004363458A (ja) 半導体装置
CN203367360U (zh) 一种硅基bga的圆片级芯片封装结构
CN202957237U (zh) 一种芯片封装结构
JP2009099905A5 (zh)
CN104167403B (zh) 多脚封装的引线框架
CN205723522U (zh) 一种引线框架
CN102064162B (zh) 堆叠式封装结构、其封装结构及封装结构的制造方法
CN100481407C (zh) 晶片上引脚球格阵列封装构造
CN209929295U (zh) 一种dfn-6l三基岛封装框架
CN202434503U (zh) 一种dip10集成电路器件及引线框、引线框矩阵
CN103107145A (zh) 半导体封装件、预制导线架及其制法
CN104798197A (zh) 双排四方扁平无引线半导体封装
CN201829483U (zh) 倒装薄的四边无引线封装的引线框及其封装结构
CN207966971U (zh) 用于半导体封装结构的万用转接电路层
CN202374566U (zh) 一种多模块pcb封装及通讯终端
CN201946589U (zh) 一种改进的引线框架
CN201838575U (zh) 倒装薄小外形封装的引线框及其封装结构
CN205845940U (zh) 超小型bga结构封装结构
CN104821641B (zh) 一种无线充电装置
CN205231050U (zh) 一种引线框管脚铜桥式封装结构
CN204361080U (zh) 电路***及其芯片封装
CN104952736A (zh) 四方平面无引脚的封装结构及其方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130529

Termination date: 20181211