CN202818224U - 基于双arm处理器的变频器的控制结构 - Google Patents

Abstract

本实用新型公开了一种基于双ARM处理器的变频器的控制结构，用于控制一变频器的运行状态，其包括：一负责驱动算法的CPU和一负责逻辑通讯CPU；其中所述驱动算法处理器采集和/或通过所述逻辑通讯处理器采集所述变频器的各个部件的运行参数并生成控制信号，控制电机的运行和保护。本实用新型的变频器的控制结构，在变频器中采用双ARM处理器的方式处理变频器数据，在提高数据处理速度的同时，还减少了各个处理器自身数据处理的复杂度。而且本实用新型中采用基于ARM的处理器，由于ARM的处理器自身的结构简单，所以相对于FPGA等显著地减少了成本，而且也降低了设计的复杂度。

Description

基于双ARM处理器的变频器的控制结构

技术领域

本实用新型涉及一种变频器的控制结构，特别是涉及一种基于双ARM处理器的变频器的控制结构。 

背景技术

目前变频器领域内，大部分厂家的主控部分多采用单CPU（处理器）方案，其中多采用TI公司（德州仪器公司）的DSP（数字信号处理）或者ST公司（意法半导体公司）的基于ARM（Advanced RISC Machines，进阶精简指令集机器）处理器芯片，随着对变频器控制算法的复杂，反馈速度及运算速度的要求不断提高，对运算的复杂性和运算资源及速度的需求也越来越高，许多厂家采用ARM芯片加FPGA（现场可编程门阵列）或DSP芯片加FPGA芯片方案居多，此方案无疑会增加FPGA芯片及***电路的成本，从而导致成本增加。 

实用新型内容

本实用新型要解决的技术问题是为了克服现有技术中采用主控部件结构负载并且成本高的缺陷，提供一种基于双ARM处理器的变频器的控制结构，通过采用双处理器的方式，在提高数据处理速度的同时，还减少了个各个处理器自身数据处理的复杂度，所以减少了成本，并且也简化了设计的复杂度。 

本实用新型是通过下述技术方案来解决上述技术问题的： 

本实用新型提供了一种基于双ARM处理器的变频器的控制结构，用于控制一变频器的运行状态，其特点是，所述控制结构采用双ARM处理器共 同完成变频器所有功能的运行。 

其中所述双ARM处理器按主要功能可以区分为驱动算法处理器和逻辑通讯处理器；驱动算法处理器采集和/或通过所述逻辑通讯处理器采集所述变频器的各个部件的运行参数并生成控制信号，所述逻辑通讯处理器采集电机的运行参数和采集***接口参数并处理信息以做出逻辑处理并发送给驱动算法处理器，其中所述驱动算法处理器和所述逻辑通讯处理器均为ARM内核的处理器。 

其中所述变频器为现有技术中常用变频器，所以所述变频器的运行参数和控制信号的种类等均为变频器中惯用的参数或信号，因此此处不再详细赘述。 

优选地，所述驱动算法处理器和逻辑通讯处理器均为意法半导体的STM32F103XC、STM32F103XD或STM32F103XE等。 

较佳地，所述驱动算法处理器采集和/或通过所述逻辑通讯处理器采集所述变频器的电流、温度、母线电压、IGBT（绝缘栅双极型晶体管）过流、IGBT短路、功率、风扇运转状态、继电器状态、制动器状态以及电机编码器信号。 

其中所述各个参数均为现有的变频器中各个部件工作过程中产生的状态参数，所以此处对各个参数的性质不再详细赘述。 

较佳地，所述逻辑通讯处理器通过RS485（推荐标准485）、CAN（Controller Area Network、控制器局域网）总线或SPI（串行外设接口）与外部设备电连接。 

本实用新型中通过各种通讯方式来实现逻辑通讯处理器与外设的通讯。 

较佳地，所述驱动算法处理器和逻辑通讯处理器之间通过一USART口（通用同步/异步串行接收/发送器）进行数据交互。 

较佳地，所述变频器的控制结构还包括一8MHz晶振，所述晶振作为所述驱动算法处理器和逻辑通讯处理器的共同的工作时钟信号源。 

较佳地，所述变频器的控制结构还包括一缓存器，用于缓存所述驱动算 法处理器和所述驱动算法处理器控制所述变频器和电机运行的参数。 

其中本实用新型中所述缓存器用于暂时存储所述驱动算法处理器采集和/或所述驱动算法处理器通过所述逻辑通讯处理器采集所述变频器的各个部件的运行参数，此后，所述驱动算法处理器可以从所述缓存器中读取所述运行参数，并进行相应地后续处理。 

优选地，所述缓存器为EEPROM（电可擦可编程只读存储器）。所以本实用新型中所述缓存器即使掉电后数据也不丢失。从而避免瞬间掉电对缓存的数据的影响。 

较佳地，所述变频器的控制结构还包括一欠压复位单元，用于在为所述驱动算法处理器和所述逻辑通讯处理器提供电能的一电源电压欠压时，向所述驱动算法处理器和所述逻辑通讯处理器发送复位控制信号。 

其中本实用新型中所述复位控制信号用于将所述驱动算法处理器和所述逻辑通讯处理器进行初始化，从而使得所述驱动算法处理器和所述逻辑通讯处理器重新恢复至最初的运行状态。所以本实用新型的所述复位控制信号可以为所述驱动算法处理器和所述逻辑通讯处理器的初始化控制信号。 

较佳地，所述变频器的控制结构还包括一实时时钟模块，用于提供变频器运行的时间数据，比如：变频器的故障出现在几时几刻几分，并可以通过自身的蓄电池给CPU供电。 

本实用新型中所述实时时钟模块用于记录变频器运行过程中的任意时间点的运行参数，从而便于后续变频器的故障处理和调试。 

较佳地，所述逻辑通讯处理器通过一SPI接口与外部的扩展板电连接。 

其中所述外部扩展板为现有技术中变频器中常用的功能扩展板，本实用新型中主要强调各个处理器通过SPI接口与扩展板进行数据传输，所以此处不再对所述扩展板进行赘述。 

较佳地，所述驱动算法处理器和所述逻辑通讯处理器还与一外部烧录接口电连接。 

其中本实用新型通过所述外部烧录接口，并通过片选的方式对所述驱动算法处理器和所述逻辑通讯处理器进行烧录操作。 

本实用新型的积极进步效果在于： 

本实用新型的基于双ARM处理器的变频器的控制结构，通过采用双处理器的方式，在提高数据处理速度的同时，还减少了各个处理器自身数据处理的复杂度。 

而且本实用新型中采用基于ARM的处理器，而且由于ARM的处理器自身的结构简单，所以相对于FPGA方案等显著地减少了成本，而且也简化了设计的复杂度。 

附图说明

图1为本实用新型的基于双ARM处理器的变频器的控制结构的较佳实施例的结构示意图。 

具体实施方式

下面结合附图给出本实用新型较佳实用新型，以详细说明本实用新型的技术方案。

基于功能和成本考虑本实施例选用了两片ARM内核的32位微控制器芯片STM32F103系列产品，其中一芯片作为CPU1（中央处理单元）负责变频器的驱动和算法，另一芯片作为CPU2负责***接口的逻辑及通讯，从而CPU1可以进行复杂的控制算法运算，由于CPU1处理任务的降低，电机控制的电流环和速度环的响应时间大大缩短；同时CPU2接收***接口的数字量模拟量及工业现场的数据，进行处理，处理完毕后一部分发给CPU1再进行电机的闭环响应控制，另一部分来控制***的控制器。两CPU任务的明确分工可以有效的利用芯片的资源，解决单CPU所不能完成的任务。 

所以如图1所示，本实施例的基于双ARM处理器的变频器的控制结构 中包括：一驱动算法处理器1、一逻辑通讯处理器2、一晶振3、一缓存器4、一欠压复位单元5和一实时时钟模块6。 

其中本实施例中所述驱动算法处理器1和所述逻辑通讯处理器2均采集所述变频器的各个部件的运行参数，其中所述逻辑通讯处理器2还将采集的运行参数发送至所述驱动算法处理器1。 

所述驱动算法处理器1基于所有的运行参数生成控制信号，从而通过所述控制信号控制变频器的运行状态。其中所述逻辑通讯处理器2基于所述控制信号控制所述变频器的运行。 

而且本实施例中所述变频器为现有技术中常用变频器，所以所述变频器的运行参数和控制信号的种类等均为变频器中惯用的参数或信号，因此本实施例中所述变频器的运行参数包括所述变频器的电流、温度、母线电压、IGBT过流、IGBT短路、功率、风扇运转状态、继电器状态、制动器状态以及电机编码器信号等。所述控制信号即为改变或维持上述所述变频器的部件的工作状态的指令信号。 

此外由于变频器的电流、电压以及温度等变频器工作的关键性指标信号，所以本实施例中所述驱动算法处理器1和所述逻辑通讯处理器2均采集所述变频器的各个部件的运行参数能够防止单个处理器采集上述信号时由于传输通讯中信号的延时所导致的误操作。 

例如：本实施例中所述驱动算法处理器1主要采集：输出6路PWM（脉宽调制）信号、电流采样并对电流进行处理、温度检测、母线电压检测、IGBT短路保护、IGBT过流保护、功率识别、制动检测、风扇驱动、风扇检测、继电器驱动和电机编码器信号采集等。 

本实施例中所述逻辑通讯处理器2主要采集：数字量的输入输出、模拟量的输入输出、继电器的驱动、扩展板识别、母线电压检测、温度检测和电流检测等。 

而且本实施例中所述逻辑通讯处理器2通过SPI将所述控制信号发送至 所述变频器，此外所述逻辑通讯处理器2还可以通过其他的通讯方式，例如RS485或CAN总线等来传输控制信号。 

此外所述逻辑通讯处理器2和驱动算法处理器1也可以通过上述通讯方式来实现变频器的各个部件的运行参数的采集。 

此外由于逻辑通讯处理器2和驱动算法处理器1之间也需要信号的传输，所以所述驱动算法处理器1和逻辑通讯处理器2之间通过USART连接，从而实现运行参数以及控制信号的相互传输。 

而且如上所述，本实施例的所述驱动算法处理器1和逻辑通讯处理器2均采用ARM处理器，例如意法半导体的STM32F103系列的处理器。从而相对于DSP芯片和FPGA芯片具有更低的成本。其中所述驱动算法处理器1和逻辑通讯处理器2最好采用STM32F103XC、STM32F103XD或STM32F103XE的处理器。 

本实施例中所述晶振3为所述驱动算法处理器1和逻辑通讯处理器2提供8MHz工作时钟信号，从而使得所述驱动算法处理器1和逻辑通讯处理器2的工作时序同步。 

所述缓存器4用于缓存所述驱动算法处理器1和所述逻辑通讯处理器2采集的所述变频器的各个部件的运行参数。从而实现对所述运行参数的暂时存储，此后，所述驱动算法处理器1可以从所述缓存器4中读取所述运行参数，并进行相应地后续处理。 

其中本实施例中所述缓存器4为EEPROM，从而使得所述缓存器即使掉电后数据也不丢失。从而避免瞬间掉电对缓存的数据的影响。 

本实施例的欠压复位单元5用于在为所述驱动算法处理器1和所述逻辑通讯处理器2提供电能的一电源的电压欠压时，向所述驱动算法处理器1和所述逻辑通讯处理器2发送复位控制信号。由于本实施例中驱动算法处理器1和所述逻辑通讯处理器2为意法半导体的STM32F103系列的处理器，所以所述处理器自身的复位控制信号是已经确定的。例如：供电电压正常为 3.3V，当电压低于2.6V时，同时对两芯片发送复位控制信号，而且利用所述处理器自身的所述复位控制信号将所述驱动算法处理器和所述逻辑通讯处理器进行初始化，从而使得所述驱动算法处理器和所述逻辑通讯处理器重新恢复最初的运行状态。 

所述实时时钟模块6用于记录变频器运行的时间数据。其中本实施例中所述实时时钟模块6用于完整地记录所述变频器运行过程中的任意时间点的运行参数，所以不同于上述的缓存器4的缓存数据的功能，所述实时时钟模块6记录的运行参数用于后续变频器的故障处理和调试等。其中本实施例中所述实时时钟模块6直接记录所述驱动算法处理器1和逻辑通讯处理器2共同采集变频器的各个部件的运行的时间参数。 

本实施例通过在两个ARM芯片上分配不同的功能从而在实现复杂运算功能的同时减少单个ARM芯片上的运算的复杂度，提高运算速度和运算效率。 

本实施例的具体工作流程如下： 

变频器运行前，通过片选分别给驱动算法处理器1烧写入控制变频器运行的算法，驱动，保护等程序，给逻辑通讯处理器2烧写如控制逻辑和通讯等的程序。 

其中本实施例中所述驱动算法处理器1和逻辑通讯处理器2之间通过串口进行通讯和数据传输，两芯片同样通过片选选择不同的芯片，同时增加三位防烧写错误检测位，以防止两芯片烧错程序。 

同时晶振在所述驱动算法处理器1和逻辑通讯处理器2工作过程中始终不停地提供时钟信号。上电时要先更改缓存器4中变频器的运行参数，以适应不同的变频器运行状态。变频器运行时，所述驱动算法处理器1会根据变频器运行状态、缓存器4中的参数、驱动板反馈的信号和来自逻辑通讯处理器2的各种通讯的数据，进行运算来控制变频器的动态响应。 

同时，变频器运行过程中逻辑通讯处理器2会不断接收来自各个接口、 现场控制板卡和调用缓存器4中的变频器运行参数，并进行逻辑处理后，反馈给现场应用板卡或者设备，同时将处理后数据会传输给所述驱动算法处理器1，这样共同协作保证变频器的协调运行，当出现过温、过压、过流、短路等故障时所述驱动算法处理器1和逻辑通讯处理器2会同时接受故障信号，做出相应的处理，比如停止PWM信号，停止输出电流等保护措施。实时时钟模块6会将运行的状态记录并保存以便以后调用和调试。 

虽然以上描述了本实用新型的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本实用新型的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本实用新型的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本实用新型的保护范围。 

Claims (12)

1.一种基于双ARM处理器的变频器的控制结构，用于控制一变频器的运行状态，其特征在于，所述控制结构包括：一第一ARM处理器和一第二ARM处理器；

其中所述第一ARM处理器作为驱动算法处理器，所述第二ARM处理器作为逻辑通讯处理器；

所述驱动算法处理器采集和/或通过所述逻辑通讯处理器采集所述变频器的各个部件的运行参数并生成控制信号，所述逻辑通讯处理器采集变频器和电机的运行参数和采集变频器***接口参数并处理发送给驱动算法处理器。

2.如权利要求1所述的变频器的控制结构，其特征在于，所述驱动算法处理器和逻辑通讯处理器均为意法半导体的STM32F103XC、STM32F103XD或STM32F103XE。

3.如权利要求1所述的变频器的控制结构，其特征在于，所述控制结构还包括一实时时钟模块用于记录变频器运行的时间数据。

4.如权利要求1所述的变频器的控制结构，其特征在于，所述驱动算法处理器采集和/或通过所述逻辑通讯处理器采集所述变频器的电流、温度、母线电压、IGBT过流、IGBT短路、功率、风扇运转状态、继电器状态、制动器状态以及电机编码器信号。

5.如权利要求1所述的变频器的控制结构，其特征在于，所述逻辑通讯处理器通过RS485、CAN总线或SPI与外部设备电连接。

6.如权利要求1所述的变频器的控制结构，其特征在于，所述驱动算法处理器和逻辑通讯处理器之间通过一USART口进行数据交互。

7.如权利要求1所述的变频器的控制结构，其特征在于，所述变频器的控制结构还包括一8MHz晶振，所述晶振为所述驱动算法处理器和逻辑通讯处理器提供时钟信号。

8.如权利要求1所述的变频器的控制结构，其特征在于，所述变频器的控制结构还包括一缓存器，用于缓存所述驱动算法处理器和所述驱动算法处理器控制所述变频器和电机运行的参数。

9.如权利要求8所述的变频器的控制结构，其特征在于，所述缓存器为EEPROM。

10.如权利要求1所述的变频器的控制结构，其特征在于，所述变频器的控制结构还包括在为所述驱动算法处理器和所述逻辑通讯处理器提供电能的一电源的电压欠压时用于向所述驱动算法处理器和所述逻辑通讯处理器发送复位控制信号的一欠压复位单元。

11.如权利要求1所述的变频器的控制结构，其特征在于，所述逻辑通讯处理器通过一SPI接口与外部的扩展板电连接。

12.如权利要求1所述的变频器的控制结构，其特征在于，所述驱动算法处理器和所述逻辑通讯处理器还与一外部烧录接口电连接。