CN202583376U - Fpga开发板i/o检测*** - Google Patents

Fpga开发板i/o检测*** Download PDF

Info

Publication number
CN202583376U
CN202583376U CN 201220081971 CN201220081971U CN202583376U CN 202583376 U CN202583376 U CN 202583376U CN 201220081971 CN201220081971 CN 201220081971 CN 201220081971 U CN201220081971 U CN 201220081971U CN 202583376 U CN202583376 U CN 202583376U
Authority
CN
China
Prior art keywords
unit
detection system
port
development board
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201220081971
Other languages
English (en)
Inventor
李芳芳
高玉芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN BOYONG TECHNOLOGY CO., LTD.
Original Assignee
DONGGUAN BOYONG ELECTRONIC TECHNOLOGY Co Ltd
DONGGUAN XIANGFENG ELECTRONIC TECHNOLOGY INDUSTRIAL Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DONGGUAN BOYONG ELECTRONIC TECHNOLOGY Co Ltd, DONGGUAN XIANGFENG ELECTRONIC TECHNOLOGY INDUSTRIAL Co Ltd filed Critical DONGGUAN BOYONG ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN 201220081971 priority Critical patent/CN202583376U/zh
Application granted granted Critical
Publication of CN202583376U publication Critical patent/CN202583376U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本实用新型公开了一种FPGA开发板I/O检测***，包括I/O开路检测***及I/O短路检测***，所述FPGA开发板I/O检测***包括I/O单元、输入单元及输出单元，所述输入单元与所述I/O单元电性连接，所述输出单元与所述I/O单元电性连接，所述I/O单元包括若干I/O端口。本实用新型FPGA开发板I/O检测***将输入单元与输出单元分别与I/O单元电性连接，利用I/O单元I/O端口的双向端口特性，配合输入单元输出信号及输出单元接收信号来对I/O开路及短路性能进行检测，减少了检测的工作量，同时提高了检测的精确度。

Description

FPGA开发板I/O检测***
技术领域
 本实用新型涉及硬件故障检测技术，尤其是涉及一种FPGA开发板I/O检测***。
背景技术
随着集成电路工艺和制造水平的快速发展，***芯片的规模越来越大，所集成的晶体管越来越多，工作频率越来越高，芯片面积越来越小，采用FPGA芯片进行专用集成电路设计，既可以解决定制电路缺乏灵活性的不足，又可以通过相关软硬件环境掌握芯片的最终功能，提高一次性设计的成功率。
目前，FPGA在电子设计中已被广泛使用，由于FPGA经常要和外部存储器及CPU进行数据输入输出交换，而利用双向I/O端口的设计来进行数据交换可以成倍地节省各自的引脚资源。
传统的检测I/O端口是否开路或短路的方法是人工借助万用表等工具进行检测，不仅耗费大量的时间和精力，而且容易造成检测疏漏，不利于产品的大批量检测。
发明内容
本实用新型是针对上述背景技术存在的缺陷提供一种减少检测工作量且提高检测精确度的FPGA开发板I/O检测***。
为实现上述目的，本实用新型公开了一种FPGA开发板I/O检测***，所述FPGA开发板I/O检测***为I/O开路检测***，所述I/O开路检测***包括I/O单元、输入单元及输出单元，所述输入单元与所述I/O单元电性连接，所述输出单元与所述I/O单元电性连接，所述I/O单元包括若干I/O端口，所述输入单元输入为高电平，所述I/O端口短接在一起。
进一步地，所述高电平电压为3.3V。
本实用新型公开了一种FPGA开发板I/O检测***，所述FPGA开发板I/O检测***为I/O短路检测***，所述I/O短路检测***包括I/O单元、输入单元及输出单元，所述输入单元与所述I/O单元电性连接，所述输出单元与所述I/O单元电性连接，所述I/O单元包括若干I/O端口，所述I/O端口为双向端口，所述输入单元包括若干输入端口，所述输入端口分别与所述I/O端口一端电性连接；所述输出单元包括若干输出端口，所述输出端口分别与所述I/O端口另一端电性连接。
进一步地，所述I/O端口呈阵列分布或列分布。
进一步地，在一个时钟周期内，其中一I/O端口为输出I/O端口，其余相邻I/O端口为输入I/O端口。
综上所述，本实用新型FPGA开发板I/O检测***通过将输入单元与输出单元分别与I/O单元电性连接，利用I/O单元I/O端口的双向端口特性，配合输入单元输出信号及输出单元接收信号来对I/O开路及短路性能进行检测，减少了检测的工作量，同时提高了检测的精确度。
附图说明
图1为本实用新型实施例I/O开路检测***的结构示意图。
图2为本实用新型实施例I/O短路检测***的结构示意图。
具体实施方式
为能进一步了解本实用新型的特征、技术手段以及所达到的具体目的、功能，下面结合附图与具体实施方式对本实用新型作进一步详细描述。
如图1和图2所示，本实用新型FPGA开发板I/O检测***包括I/O开路检测***100及I/O短路检测***200，所述I/O开路检测***100包括I/O单元110、输入单元120及输出单元130，所述I/O单元110包括若干I/O端口111，所述I/O端口111为双向端口，所述I/O端口111呈阵列分布或列分布，所述输入单元120与所述I/O单元110电性连接，用以提供所述I/O单元110检测电平；所述输出单元130与所述I/O单元110电性连接，用以检测所述I/O单元110输出电平。
所述输入单元输入120为3.3V高电平VCC，所述I/O端口111短接在一起。本实用新型实施时，所述输出单元130检测结果输出低电平，表示所述输出单元130对应的I/O端口111开路；所述输出单元130检测结果输出高电平信号，表示所述输出单元130对应的I/O端口111正常。
所述I/O短路检测***200包括I/O单元210、输入单元220及输出单元230，所述I/O单元210包括若干I/O端口211，所述I/O端口211为双向端口，所述I/O端口211呈阵列分布或列分布，所述输入单元220与所述I/O单元210电性连接，用以提供所述I/O单元210检测电平；所述输出单元230与所述I/O单元210电性连接，用以检测所述I/O单元210输出电平。
所述输入单元220包括若干输入端口221，所述输入端口221分别与所述I/O端口211一端电性连接；所述输出单元230包括若干输出端口231，所述输出端口231分别与所述I/O端口211另一端电性连接。本实用新型实施时，在一个时钟周期内，其中一I/O端口211为输出I/O端口，其余相邻I/O端口211为输入I/O端口，当输出I/O端口为高电平，输入I/O端口也为高电平时，表示两相邻I/O端口为短路连接。
综上所述，本实用新型FPGA开发板I/O检测***通过将输入单元与输出单元分别与I/O单元电性连接，利用I/O单元I/O端口的双向端口特性，配合输入单元输出信号及输出单元接收信号来对I/O开路及短路性能进行检测，减少了检测的工作量，同时提高了检测的精确度。
以上所述实施例仅表达了本实用新型的一种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型的保护范围应以所附权利要求为准。

Claims (5)

1.一种FPGA开发板I/O检测***，其特征在于：所述FPGA开发板I/O检测***为I/O开路检测***（100），所述I/O开路检测***（100）包括I/O单元（110）、输入单元（120）及输出单元（130），所述输入单元（120）与所述I/O单元（110）电性连接，所述输出单元（130）与所述I/O单元（110）电性连接，所述I/O单元（110）包括若干I/O端口（111），所述输入单元（120）输入为高电平（VCC），所述I/O端口（111）短接在一起。
2.根据权利要求1所述的FPGA开发板I/O检测***，其特征在于：所述高电平（VCC）电压为3.3V。
3.一种FPGA开发板I/O检测***，其特征在于：所述FPGA开发板I/O检测***为I/O短路检测***（200），所述I/O短路检测***（200）包括I/O单元（210）、输入单元（220）及输出单元（230），所述输入单元（220）与所述I/O单元（210）电性连接，所述输出单元（230）与所述I/O单元（210）电性连接，所述I/O单元（210）包括若干I/O端口（211），所述I/O端口（211）为双向端口，所述输入单元（220）包括若干输入端口（221），所述输入端口（221）分别与所述I/O端口（211）一端电性连接；所述输出单元（230）包括若干输出端口（231），所述输出端口（231）分别与所述I/O端口（211）另一端电性连接。
4.根据权利要求3所述的FPGA开发板I/O检测***，其特征在于：所述I/O端口（211）呈阵列分布或列分布。
5.根据权利要求3所述的FPGA开发板I/O检测***，其特征在于：在一个时钟周期内，其中一I/O端口（211）为输出I/O端口，其余相邻I/O端口（211）为输入I/O端口。
CN 201220081971 2012-03-07 2012-03-07 Fpga开发板i/o检测*** Expired - Fee Related CN202583376U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220081971 CN202583376U (zh) 2012-03-07 2012-03-07 Fpga开发板i/o检测***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220081971 CN202583376U (zh) 2012-03-07 2012-03-07 Fpga开发板i/o检测***

Publications (1)

Publication Number Publication Date
CN202583376U true CN202583376U (zh) 2012-12-05

Family

ID=47252776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220081971 Expired - Fee Related CN202583376U (zh) 2012-03-07 2012-03-07 Fpga开发板i/o检测***

Country Status (1)

Country Link
CN (1) CN202583376U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106443423A (zh) * 2016-08-30 2017-02-22 中国电子科技集团公司第五十八研究所 基于Virtex架构的FPGA芯片二倍线故障测试法
CN106444485A (zh) * 2016-08-31 2017-02-22 中车青岛四方机车车辆股份有限公司 用于检测线路的装置和用于检测线路的方法
CN106771967A (zh) * 2016-12-07 2017-05-31 深圳市科陆物联信息技术有限公司 核心板测试装置及方法
CN110632498A (zh) * 2019-09-19 2019-12-31 西安广和通无线通信有限公司 测试方法和***

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106443423A (zh) * 2016-08-30 2017-02-22 中国电子科技集团公司第五十八研究所 基于Virtex架构的FPGA芯片二倍线故障测试法
CN106443423B (zh) * 2016-08-30 2019-10-11 中国电子科技集团公司第五十八研究所 基于Virtex架构的FPGA芯片二倍线故障测试法
CN106444485A (zh) * 2016-08-31 2017-02-22 中车青岛四方机车车辆股份有限公司 用于检测线路的装置和用于检测线路的方法
CN106444485B (zh) * 2016-08-31 2020-06-16 中车青岛四方机车车辆股份有限公司 用于检测线路的装置和用于检测线路的方法
CN106771967A (zh) * 2016-12-07 2017-05-31 深圳市科陆物联信息技术有限公司 核心板测试装置及方法
CN110632498A (zh) * 2019-09-19 2019-12-31 西安广和通无线通信有限公司 测试方法和***

Similar Documents

Publication Publication Date Title
US9235542B2 (en) Signal switching circuit and peripheral component interconnect express connector assembly having the signal switching circuit
CN203645321U (zh) 防呆保护电路
CN202583376U (zh) Fpga开发板i/o检测***
CN204215703U (zh) V-by-one信号产生装置
CN102809722A (zh) 唤醒信号测试***及其测试卡
CN202815143U (zh) 柔性线路板触摸屏ic通道短/断路测试线路
CN202750222U (zh) 音频输入电路及具有音频输入的电子设备
CN204719195U (zh) 一种便携式数字芯片检测仪
CN202362017U (zh) 一种测试设备
CN202421398U (zh) 基于FPGA/Nios II技术的线缆测试仪
CN103197197B (zh) 用于开路检测的极低功耗数字化电路结构及其检测方法
US8604817B2 (en) Measurement card
CN203338347U (zh) 一种计算机主板故障检测装置的接口电路
CN203466874U (zh) 一种手机产线lcd自动测试装置
CN207832882U (zh) 一种高精度计量用电和漏电值的集成电路
CN205786795U (zh) 静电检测装置和电视机
CN206441150U (zh) 一种6u cpex主板通用测试工装
CN203324973U (zh) 一种板载usb自动切换保护装置
US20130307579A1 (en) Test system and logic signal voltage level conversion device
CN201096807Y (zh) 转接装置
CN203930004U (zh) 一种智慧型数字集成电路故障检测***
CN203761455U (zh) 用于电子装置的电源信号管理电路及包括其的移动终端
CN203643511U (zh) 端口无源参数通用自动测试设备
CN104198839B (zh) 一种移动终端传输线电气性能测试装置
CN203414552U (zh) 自检电路与***接口一体化结构的适配器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: DONGGUAN BOYONG TECHNOLOGY CO., LTD.

Effective date: 20130328

Owner name: DONGGUAN BOYONG TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: DONGGUAN XIANGFENG ELECTRONICS TECHNOLOGY INDUSTRIAL CO., LTD.

Effective date: 20130328

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 523850 DONGGUAN, GUANGDONG PROVINCE TO: 523000 DONGGUAN, GUANGDONG PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20130328

Address after: Industrial Road, Dongguan Songshan Lake high tech Industrial Development Zone 523000 Guangdong province No. 6 Songhu Huake incubator building 611 room 2

Patentee after: Dongguan Boyong Electronic Technology Co., Ltd.

Address before: 523850 Guangdong Province, Dongguan city Changan town Xiagang Zhen'an Technology Park

Patentee before: Dongguan Xiangfeng Electronic Technology Industrial Co., Ltd.

Patentee before: Dongguan Boyong Electronic Technology Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SHENZHEN BOYONG TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: DONGGUAN BOYONG TECHNOLOGY CO., LTD.

Effective date: 20150526

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 523000 DONGGUAN, GUANGDONG PROVINCE TO: 518054 SHENZHEN, GUANGDONG PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20150526

Address after: 518054 Guangdong city of Shenzhen province Qianhai Shenzhen Hong Kong cooperation zone before Bay Road No. 1 building 201 room A (located in Shenzhen Qianhai business secretary Co. Ltd.)

Patentee after: SHENZHEN BOYONG TECHNOLOGY CO., LTD.

Address before: Industrial Road, Dongguan Songshan Lake high tech Industrial Development Zone 523000 Guangdong province No. 6 Songhu Huake incubator building 611 room 2

Patentee before: Dongguan Boyong Electronic Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121205

Termination date: 20170307