CN202496005U - 待机低功耗电路及机顶盒 - Google Patents

Abstract

本实用新型公开了一种待机低功耗电路及机顶盒。所述待机低功耗电流包括主电路单元及若干个功能电路单元，还包括有若干个可控开关电路单元，每个可控开关电路单元的控制端分别连接所述主电路单元的一个低功耗控制信号输出端子，每个可控开关电路单元的电流流出端分别连接其中一个功能电路单元，而可控开关电路单元的电流流入端与为其所连接的功能电路单元供电的供电电路单元相连接。本实用新型的待机低功耗电路结构简单，成本较低，通用性较强，可以广泛应用于各种不同电路方案的机顶盒等电器产品中。

Description

待机低功耗电路及机顶盒

技术领域

本实用新型属于电力电子技术领域，具体地说，是涉及一种待机低功耗电路及具有该电路的机顶盒。

背景技术

随着数字电视事业的蓬勃发展，我国成为了数字电视机顶盒生产、制造和使用第一大国。为了倡导国家节约能源、低碳减排的理念，机顶盒的功耗问题越来越受人们的关注。2011年7月1日国家推广实施的《机顶盒能效限定值及能效等级》标准对机顶盒待机功耗做了明确的规定。为了提高机顶盒的性能，要求机顶盒实现待机功耗小于1W的技术目标。

为实现待机低功耗，现有机顶盒中采用了各种形式的待机低功耗电路，在待机状态下，切断大部分模块的供电，实现待机低功耗。但现有待机低功耗电路结构复杂，通用性不强，增加了产品电路设计难度，延长了产品开发周期，且电路成本较高，从而增加了产品成本。

发明内容

本实用新型的目的在于提供一种结构简单、通用性强、成本低的待机低功耗电路。

为实现上述技术目的，本实用新型采用以下技术方案予以实现：

一种待机低功耗电路，包括主电路单元及若干个功能电路单元，还包括有若干个可控开关电路单元，每个可控开关电路单元的控制端分别连接所述主电路单元的一个低功耗控制信号输出端子，每个可控开关电路单元的电流流出端分别连接其中一个功能电路单元，而可控开关电路单元的电流流入端与为其所连接的功能电路单元供电的供电电路单元相连接。

如上所述的待机低功耗电路，为实现较少的元器件而构成可控开关电路，所述可控开关电路单元包括有第一可控开关和第二可控开关，第一可控开关的控制端通过限流电阻连接所述主电路单元的低功耗控制信号输出端子，其电流流入端一方面通过电阻分压网络连接所述供电电路单元，另一方面经电阻分压网络中的部分分压电阻连接第二可控开关的控制端，其电流流出端接地；第二可控开关的电流流入端连接所述供电电路单元，而其电流流出端与通过供电电路单元供电的所述功能电路单元相连接。

如上所述的待机低功耗电路，为进一步简化电路结构，所述电阻分压网络包括串联的第一分压电阻和第二分压电阻，第一分压电阻一端与所述供电电路单元相连接，另一端连接第二分压电阻；所述第一可控开关的电流流入端与第二分压电阻的另一端相连接，进而经第二分压电阻连接所述第二可控开关的控制端。

如上所述的待机低功耗电路，为对输入功能电路单元的电流进行滤波，所述第二可控开关的电流流出端还通过第一滤波电路接地。

如上所述的待机低功耗电路，所述第一滤波电路包括有一滤波电容，滤波电容的一端连接所述第二可控开关的电流流出端，另一端接地。

如上所述的待机低功耗电路，所述第一可控开关为NPN三极管，所述第二可控开关为PMOS管，NPN三极管的基极通过限流电阻连接所述主电路单元的低功耗控制信号输出端子，其集电极一方面通过所述电阻分压网络连接所述供电电路单元，另一方面经电阻分压网络中的部分分压电阻连接PMOS管的栅极，其发射极接地；PMOS管的源极连接所述供电电路单元，而其漏极与通过供电电路单元供电的所述功能电路单元相连接。

如上所述的待机低功耗电路，为保证三极管的顺利导通和截止，所述NPN三极管的基极和发射极之间还并联有钳位电阻。

如上所述的待机低功耗电路，为防止电流瞬变对PMOS管造成冲击，所述PMOS管的栅极和源极之间还并联有第二滤波电容。

如上所述的待机低功耗电路，为便于信号的输出和对可控开关电路的控制，所述主电路单元的低功耗控制信号输出端子为主电路单元的GPIO端子。

本实用新型同时还提供了一种机顶盒，包括主板，在主板上设置有上述权利要求1至9中任一项所述的待机低功耗电路。

与现有技术相比，本实用新型的优点和积极效果是：本实用新型利用分立的元器件搭建待机低功耗电路，在待机过程中保持主电路单元不断电的情况下实现***的低功耗，保证了快速的待机唤醒启动。整个待机低功耗电路结构简单，成本较低，通用性较强，可以广泛应用于各种不同电路方案的机顶盒等产品中，能够降低产品设计难度，缩短产品开发周期。

结合附图阅读本实用新型的具体实施方式后，本实用新型的其他特点和优点将变得更加清楚。

附图说明

图1是本实用新型待机低功耗电路一个实施例的结构框图；

图2是本实用新型待机低功耗电路另一个实施例的结构框图；

图3是图1及图2中可控开关电路单元一个实施例的电路原理图。

具体实施方式

下面结合附图对本实用新型的具体实施方式进行详细的描述。

请参考图1，该图1所示为本实用新型一个实施例的结构框图。

该实施例以机顶盒为例，在机顶盒主板上设置有主电路单元11和n个功能电路单元，分别如图1所示的功能电路单元141、功能电路142、…、功能电路单元14n，利用这些电路单元实现机顶盒的电路功能。为实现机顶盒待机时的功耗满足有关待机功耗要求，在主板上还设置了n个可控开关电路单元，每个可控开关电路单元包括有控制端、电流流入端和电流流出端，其中，其控制端连接主电路单元11的一个低功耗控制信号输出端子，其电流流出端分别连接其中一个功能电路单元，而其电流流入端与为其所连接的功能电路单元供电的供电电路单元相连接。

具体来说，可控开关电路单元131的控制端连接主电路单元11的一个低功耗控制信号输出端子，其电流流入端连接供电电路单元121，其电流流出端连接需要通过供电电路单元121供电的功能电路单元141；可控开关电路单元132的控制端连接主电路单元11的另一个低功耗控制信号输出端子，其电流流入端连接供电电路单元122，其电流流出端连接需要通过供电电路单元122供电的功能电路单元142；…；可控开关电路单元13n的控制端连接主电路单元11的另一个低功耗控制信号输出端子，其电流流入端连接供电电路单元12n，其电流流出端连接需要通过供电电路单元12n供电的功能电路单元14n。

在主电路单元11接收到用户通过遥控器或机顶盒操作面板发出的待机信号后，主电路单元11中的主程序关闭所有不需要的软件模块，进入真待机模式，主电路单元11中的主芯片不断电，但消耗电流最小，使得***工作于最简单的状态。同时，主电路单元11通过其低功耗控制信号输出端子输出相应的控制信号至所连接的各可控开关电路单元，控制各可控开关电路单元断开，从而切断了可控开关电路单元所连接的供电电路与功能电路单元之间的电流，各功能电路单元完全停止工作，从而达到待机低功耗的目的。

在未断电的主电路单元11中的主芯片接收到待机唤醒信号后，主电路单元11快速回复正常工作模式。同时，主电路单元11通过其低功耗控制信号输出端子输出相应的控制信号至所连接的各可控开关电路单元，控制各可控开关电路单元导通，使得供电电路与功能电路单元连通，供电电路提供的电流顺利流入相应的功能电路单元中，各功能电路单元开始工作，整机进入正常运行状态，实现了待机快速唤醒。

图2所示为本实用新型待机低功耗电路另一个实施例的结构框图。该实施例的待机低功耗电路也包括有主电路单元21、m个供电电路单元、n个功能电路单元及与每个功能电路单元相连接的n个可控开关电路单元，且m〈n。与图1第一个实施例相比，该图2实施例存在两个不同之处：其一，一个供电电路单元对应着多个功能电路单元，为多个功能电路单元提供工作电流，因而，相应的，一个供电电路单元会与多个可控开关电路相连接。其二，n个可控开关电路单元均与主电路单元21的同一个低功耗控制信号输出端子相连接，在该控制信号输出端子输出的低功耗控制信号的控制下同步打开或关闭。

举例来说，如图2所示，主电路单元21的一个低功耗控制信号输出端子分别连接至可控开关电路单元231、232直至23n共n个单元的控制端。供电电路单元221同时为功能电路单元241和功能电路单元242提供工作电流，因而，可控开关电路单元231的电流流入端连接供电电路单元221，其电流流出端连接功能电路单元241；可控开关电路232的电流流入端也连接供电电路单元221，其电流流出端连接功能电路单元242。其余连接关系可以根据上述所述类推，在此不作逐一展开。该图2实施例的待机低功耗电路工作原理和过程可参考上述对图1实施例的描述。

可控开关电路单元可以采用各种不同电路形式的结构来实现，实现原则是保证在主电路单元1的低功耗控制信号输出端输出的不同控制信号下能够工作于断开或导通的状态，从而实现让供电电路单元的电流停止向功能电路单元流通或正常流入功能电路单元。

图3示出了图1及图2结构框图中可控开关电路单元一个实施例的电路原理图。

如图3所示，该电路原理图采用两级可控开关及部分阻容元器件来实现，可以用较少的元器件及简单的电路实现可控开关电路单元的上述功能。具体电路结构及工作过程如下：

电路包括有一个NPN三极管Q13和一个PMOS管Q7，构成两级可控开关。三极管Q13的基极B通过限流电阻R193连接主电路单元的低功耗控制信号输出端子、即其GPIO端子，以保护三极管Q13的基极B和发射极E不会因电流冲击而损坏。三极管Q13的集电极C一方面通过电阻R94和电阻R101串联构成的电阻分压网络连接作为供电电路单元的+5V电源，另一方面经其中一个分压电阻R101连接PMOS管Q7的栅极G，而三极管Q13的发射极接地。PMOS管Q7的源极S连接+5V电源，而其漏极D与通过+5V电源供电的一个功能电路单元的电源5V相连接。

当主电路单元的GPIO端子输出低电平时，三极管Q13截止，其集电极C为高电平；此时，电阻R94和电阻R101基本上没有电流流过，达不到分压目的，因此，PMOS管Q7的源极S和栅极G极之间没有压差，所以，PMOS管Q7关断，+5V电源向5V电源的供电被切断，相应的功能电路单元停止工作。

当主电路单元的GPIO端子输出高电平时，三极管Q13导通，其集电极C为低电平；此时，电阻R94和电阻R101上有电流流过，达到分压的目的。通过合理选择这两个分压电阻的阻值，使得在PMOS管Q7的源极S和栅极D之间形成压差，且满足其导通条件，所以，PMOS管Q7导通，+5V电源正常向5V电源供电，电流从+5V电源顺利流向功能电路单元，功能电路单元正常工作。

在该实施例中，PMOS管Q7的漏极D还连接有电容C209，该电容C209作为滤波电容，另一端接地，以对导通后的电流进行滤波。此外，在PMOS管Q17的源极S和栅极G之间并联有第二滤波电容C33，以防止电流在关断和导通瞬间的瞬变对PMOS管Q7造成冲击。而且，在三极管Q13的基极B和发射极E之间还并联有钳位电阻R138，以保证三极管Q13能够顺利地导通和截止，保证整个可控开关电路的控制可靠性。

需要说明的是，对于本领域技术人员来说，上述实施例中除采用NPN三极管Q13和PMOS管Q7作为可控开关构成两级可控之外，也可以采用其他类型的可控开关管来实现。除采用C209单独的电容进行滤波之外，也还可以采用阻容滤波等结构构成滤波电路进行滤波。上述实施例对这些电路结构不作如图2的限定。

以上实施例仅用以说明本实用新型的技术方案，而非对其进行限制；尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的普通技术人员来说，依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应技术方案的本质脱离本实用新型所要求保护的技术方案的精神和范围。

Claims (10)

1.一种待机低功耗电路，包括主电路单元及若干个功能电路单元，其特征在于，还包括有若干个可控开关电路单元，每个可控开关电路单元的控制端分别连接所述主电路单元的一个低功耗控制信号输出端子，每个可控开关电路单元的电流流出端分别连接其中一个功能电路单元，而可控开关电路单元的电流流入端与为其所连接的功能电路单元供电的供电电路单元相连接。

2.根据权利要求1所述的待机低功耗电路，其特征在于，所述可控开关电路单元包括有第一可控开关和第二可控开关，第一可控开关的控制端通过限流电阻连接所述主电路单元的低功耗控制信号输出端子，其电流流入端一方面通过电阻分压网络连接所述供电电路单元，另一方面经电阻分压网络中的部分分压电阻连接第二可控开关的控制端，其电流流出端接地；第二可控开关的电流流入端连接所述供电电路单元，而其电流流出端与通过供电电路单元供电的所述功能电路单元相连接。

3.根据权利要求3所述的待机低功耗电路，其特征在于，所述电阻分压网络包括串联的第一分压电阻和第二分压电阻，第一分压电阻一端与所述供电电路单元相连接，另一端连接第二分压电阻；所述第一可控开关的电流流入端与第二分压电阻的另一端相连接，进而经第二分压电阻连接所述第二可控开关的控制端。

4.根据权利要求2所述的待机低功耗电路，其特征在于，所述第二可控开关的电流流出端还通过第一滤波电路接地。

5.根据权利要求4所述的待机低功耗电路，其特征在于，所述第一滤波电路包括有一滤波电容，滤波电容的一端连接所述第二可控开关的电流流出端，另一端接地。

6.根据权利要求2至5中任一项所述的待机低功耗电路，其特征在于，所述第一可控开关为NPN三极管，所述第二可控开关为PMOS管，NPN三极管的基极通过限流电阻连接所述主电路单元的低功耗控制信号输出端子，其集电极一方面通过所述电阻分压网络连接所述供电电路单元，另一方面经电阻分压网络中的部分分压电阻连接PMOS管的栅极，其发射极接地；PMOS管的源极连接所述供电电路单元，而其漏极与通过供电电路单元供电的所述功能电路单元相连接。

7.根据权利要求6所述的待机低功耗电路，其特征在于，所述NPN三极管的基极和发射极之间还并联有钳位电阻。

8.根据权利要求6所述的待机低功耗电路，其特征在于，所述PMOS管的栅极和源极之间还并联有第二滤波电容。

9.根据权利要求1至5中任一项所述的待机低功耗电路，其特征在于，所述主电路单元的低功耗控制信号输出端子为主电路单元的GPIO端子。

10.一种机顶盒，包括主板，其特征在于，在主板上设置有上述权利要求1至9中任一项所述的待机低功耗电路。

Images