CN202261180U - 自偏置运算放大电路 - Google Patents
自偏置运算放大电路 Download PDFInfo
- Publication number
- CN202261180U CN202261180U CN2011203557080U CN201120355708U CN202261180U CN 202261180 U CN202261180 U CN 202261180U CN 2011203557080 U CN2011203557080 U CN 2011203557080U CN 201120355708 U CN201120355708 U CN 201120355708U CN 202261180 U CN202261180 U CN 202261180U
- Authority
- CN
- China
- Prior art keywords
- links
- fet
- resistance
- output
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
一种自偏置运算放大电路，包括一控制子电路及一与所述控制子电路相连的偏置子电路，所述控制子电路包括一第一输入端、一第二输入端、一与偏置子电路相连的第一场效应管、一与第一输入端相连的第二场效应管、一与第二输入端相连的第三场效应管、一与第二场效应管相连的第一输出端、一与第三场效应管相连的第二输出端、一与第一输出端相连的第一电阻及一与第二输出端相连的第二电阻，所述偏置子电路包括一参考电压端、一连接于参考电压端与控制子电路之间的比较器、一连接于比较器与第二输出端之间的第三电阻及一连接于比较器与第一输出端之间的第四电阻。本实用新型结构简单且设计成本大大降低。
Description
技术领域
本实用新型涉及一种运算放大电路，尤指一种具有精确输出摆幅的自偏置运算放大电路。
背景技术
请参阅图1，图1为现有的运算放大器的电路结构，假设R11=R22=Rdd，为了得到精确的输出摆幅Vpp1=（VOUT1+）-（VOUT1-），必须首先产生一个精确的电流Id1=Vpp1/Rdd，为了产生这个电流，一般需要使用一个基准电压VREF1除以一个电阻，即得到电流Ib1=VREF1/R33，然后通过镜像得到Id1=N*Ib1，其中N代表镜像比。
该基准电压VREF1通过比较器CMP1强制电压VFB与其相等，从而得到流过电阻R33的电流值为I33=VREF1/R33=Ib1，即流过场效应管MP的电流为Ib，假设场效应管MP1与场效应管MP2的镜像比为N，则可以得到Id1=N*Ib1。为了保证电流Ib1精确，通常需要使用片外电阻，这样将导致浪费很大的面积，同时由于电阻R11与电阻R22存在工艺角偏差，会导致输出摆幅Vpp1最大有±20%的偏差，当然，也可将电阻R33和电阻R11、电阻R22在版图上进行匹配，从而消除此偏差，但是电阻R33和电阻R11、电阻R22的精确匹配会增大版图设计的难度且浪费面积，同时场效应管MP1和场效应管MP2镜像也会产生偏差。
由以上分析可知，现有的运算放大器结构通常需要产生一个精确的恒温偏置电流，以得到精确的输出摆幅，而产生一个精确的恒温偏置电流，会增大版图设计的难度，浪费很大的面积。
发明内容
鉴于以上内容，有必要提供一种具有精确输出摆幅的自偏置运算放大电路。
一种自偏置运算放大电路，所述自偏置运算放大电路包括一控制子电路及一与所述控制子电路相连的偏置子电路，所述控制子电路包括一第一输入端、一第二输入端、一与所述偏置子电路相连的第一场效应管、一与所述第一输入端相连的第二场效应管、一与所述第二输入端相连的第三场效应管、一与所述第二场效应管相连的第一输出端、一与所述第三场效应管相连的第二输出端、一与所述第一输出端相连的第一电阻及一与所述第二输出端相连的第二电阻，所述偏置子电路包括一参考电压端、一连接于所述参考电压端与所述控制子电路之间的比较器、一连接于所述比较器与所述第二输出端之间的第三电阻及一连接于所述比较器与所述第一输出端之间的第四电阻。
优选地，所述比较器的一正相输入端与所述第三电阻的一端及所述第四电阻的一端相连，所述比较器的一反相输入端与所述参考电压端相连，所述比较器的一输出端与所述第一场效应管的栅极相连。
优选地，所述第一场效应管的源级与所述电源端相连，所述第一场效应管的漏极与所述第二场效应管的源级及所述第三场效应管的源级相连。
优选地，所述第二场效应管的栅极与所述第一输入端相连，所述第二场效应管的漏极与所述第三电阻的另一端、所述第二电阻的一端及所述第二输出端相连。
优选地，所述第三场效应管的栅极与所述第二输入端相连，所述第三场效应管的漏极与所述第四电阻的另一端、所述第一电阻的一端及所述第一输出端相连。
优选地，所述第一电阻与所述第二电阻的另一端共同连接一接地端。
相对现有技术，本实用新型自偏置运算放大电路不受工艺和温度的影响，无需额外提供精确的恒温偏置电流，通过调节参考电压端的参考电压便可精确地确定输出摆幅，设计成本大大降低。
附图说明
图1为现有的运算放大器的电路图。
图2为本实用新型自偏置运算放大电路较佳实施方式的***框图。
图3为本实用新型自偏置运算放大电路较佳实施方式的电路图。
具体实施方式
请参阅图2，本实用新型自偏置运算放大电路较佳实施方式包括一控制子电路及一与该控制子电路相连的偏置子电路，该控制子电路用于将输入的差分信号放大后输出，该偏置子电路用于给该控制子电路提供合适的工作电流。请同时参阅图3，其中，该控制子电路包括一第一输入端VIN+、一第二输入端VIN-、一与该偏置子电路相连的第一场效应管M1、一与该第一输入端VIN+相连的第二场效应管M2、一与该第二输入端VIN-相连的第三场效应管M3、一第一输出端VOUT+、一第二输出端VOUT-、一与该第一输出端VOUT+相连的第一电阻R1及一与该第二输出端VOUT-相连的第二电阻R2。该偏置子电路包括一参考电压端VREF、一与该参考电压端VREF及该第一场效应管M1相连的比较器CMP、一与该比较器CMP及该第二输出端VOUT-相连的第三电阻R3及一与该比较器CMP及该第一输出端VOUT+相连的第四电阻R4。该第一输入端VIN+与该第二输入端VIN-共同接收一对差分信号，该第一输出端VOUT+与该第二输出端VOUT-共同输出放大后的一对差分信号。
本实用新型自偏置运算放大电路较佳实施方式的具体电路连接关系如下：该比较器CMP的一正相输入端与该第三电阻R3的一端及该第四电阻R4的一端相连，该比较器CMP的一反相输入端与该参考电压端VREF相连，该比较器CMP的一输出端与该第一场效应管M1的栅极相连，并输出电压VB至该第一场效应管M1的栅极。该第一场效应管M1的源级与一电源端VDD相连，该第一场效应管M1的漏极与该第二场效应管M2的源级及该第三场效应管M3的源级相连。该第二场效应管M2的栅极与该第一输入端VIN+相连，该第二场效应管M2的漏极与该第三电阻R3的另一端、该第二电阻R2的一端及该第二输出端VOUT-相连。该第三场效应管M3的栅极与该第二输入端VIN-相连，该第三场效应管M3的漏极与该第四电阻R4的另一端、该第一电阻R1的一端及该第一输出端VOUT+相连。该第一电阻R1与该第二电阻R2的另一端共同连接一接地端GND。
本实用新型自偏置运算放大电路较佳实施方式的工作原理分析如下：该第一输入端VIN+与该第二输入端VIN-共同接收一对差分信号，该第三电阻R3的一端与该第四电阻R4的一端检测出该第一输入端VIN+与该第二输入端VIN-接收的差分信号的共模信号VCM，并将共模信号VCM输出至该比较器CMP的正相输入端，该参考电压端VREF输入一参考电压至该比较器CMP的反相输入端，该比较器CMP将共模信号VCM与参考电压进行比较，并通过输出电压VB来对该运算放大器的尾电流，即流过该第一场效应管M1的电流进行调节，直到共模信号VCM与参考电压相等时，整个环路处于稳定状态。由于参考电压端VREF的参考电压与共模电压VCM相等，且共模电压VCM=（1/2）*Vpp，其中Vpp为输出摆幅，故只需调节参考电压端VREF的参考电压即可调节输出摆幅Vpp，即可以得到精确输出摆幅。
由以上分析可以得出，本实用新型自偏置运算放大电路不受工艺和温度的影响，无需额外提供精确的恒温偏置电流，通过调节参考电压端VREF的参考电压便可精确地确定输出摆幅，设计成本大大降低。
Claims (6)
1.一种自偏置运算放大电路，其特征在于：所述自偏置运算放大电路包括一控制子电路及一与所述控制子电路相连的偏置子电路，所述控制子电路包括一第一输入端、一第二输入端、一与所述偏置子电路相连的第一场效应管、一与所述第一输入端相连的第二场效应管、一与所述第二输入端相连的第三场效应管、一与所述第二场效应管相连的第一输出端、一与所述第三场效应管相连的第二输出端、一与所述第一输出端相连的第一电阻及一与所述第二输出端相连的第二电阻，所述偏置子电路包括一参考电压端、一连接于所述参考电压端与所述控制子电路之间的比较器、一连接于所述比较器与所述第二输出端之间的第三电阻及一连接于所述比较器与所述第一输出端之间的第四电阻。
2.如权利要求1所述的自偏置运算放大电路，其特征在于：所述比较器的一正相输入端与所述第三电阻的一端及所述第四电阻的一端相连，所述比较器的一反相输入端与所述参考电压端相连，所述比较器的一输出端与所述第一场效应管的栅极相连。
3.如权利要求2所述的自偏置运算放大电路，其特征在于：所述第一场效应管的源级与所述电源端相连，所述第一场效应管的漏极与所述第二场效应管的源级及所述第三场效应管的源级相连。
4.如权利要求3所述的自偏置运算放大电路，其特征在于：所述第二场效应管的栅极与所述第一输入端相连，所述第二场效应管的漏极与所述第三电阻的另一端、所述第二电阻的一端及所述第二输出端相连。
5.如权利要求4所述的自偏置运算放大电路，其特征在于：所述第三场效应管的栅极与所述第二输入端相连，所述第三场效应管的漏极与所述第四电阻的另一端、所述第一电阻的一端及所述第一输出端相连。
6.如权利要求5所述的自偏置运算放大电路，其特征在于：所述第一电阻与所述第二电阻的另一端共同连接一接地端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011203557080U CN202261180U (zh) | 2011-09-21 | 2011-09-21 | 自偏置运算放大电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011203557080U CN202261180U (zh) | 2011-09-21 | 2011-09-21 | 自偏置运算放大电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202261180U true CN202261180U (zh) | 2012-05-30 |
Family
ID=46122361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011203557080U Expired - Fee Related CN202261180U (zh) | 2011-09-21 | 2011-09-21 | 自偏置运算放大电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202261180U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102386864A (zh) * | 2011-09-21 | 2012-03-21 | 四川和芯微电子股份有限公司 | 自偏置运算放大电路及*** |
| CN107645280A (zh) * | 2016-07-21 | 2018-01-30 | 成都锐成芯微科技股份有限公司 | 高速放大电路 |
-
2011
- 2011-09-21 CN CN2011203557080U patent/CN202261180U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102386864A (zh) * | 2011-09-21 | 2012-03-21 | 四川和芯微电子股份有限公司 | 自偏置运算放大电路及*** |
| CN107645280A (zh) * | 2016-07-21 | 2018-01-30 | 成都锐成芯微科技股份有限公司 | 高速放大电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180011506A1 (en) | Two-stage error amplifier with nested-compensation for ldo with sink and source ability | |
| US10481625B2 (en) | Voltage regulator | |
| CN105242734B (zh) | 一种无外置电容的大功率ldo电路 | |
| CN105334900A (zh) | 快速瞬态响应低压差线性稳压器 | |
| US10747251B2 (en) | Voltage regulator | |
| US20130049722A1 (en) | Low-dropout linear voltage stabilizing circuit and system | |
| JP6993569B2 (ja) | レギュレータ回路および半導体装置並びに電源装置 | |
| US9323264B2 (en) | Voltage regulator apparatus with sensing modules and related operating method thereof | |
| US20140028274A1 (en) | Regulator | |
| US7872531B1 (en) | Amplifier bias techniques | |
| CN202261180U (zh) | 自偏置运算放大电路 | |
| CN102386864A (zh) | 自偏置运算放大电路及*** | |
| CN102393779B (zh) | 一种带补偿电路的ldo电路 | |
| CN107305399A (zh) | Pmos功率电晶体线性降压稳压电路 | |
| CN104320105B (zh) | 一种混合模式电容倍增器电路 | |
| CN202183060U (zh) | 低压差线性稳压电路 | |
| CN202331251U (zh) | 低压差线性稳压电路 | |
| Liu et al. | A fast transient FVF-based output capacitorless LDO with self-feedback biasing | |
| US20130257484A1 (en) | Voltage-to-current converter | |
| JP2015037287A (ja) | バイアス電流制御回路 | |
| CN114281142A (zh) | 一种高瞬态响应的无片外电容ldo | |
| CN114326904A (zh) | 线性稳压器 | |
| JP2014164702A (ja) | ボルテージレギュレータ | |
| CN101562426A (zh) | 功率放大电路 | |
| CN102386865B (zh) | 运算放大电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP02 | Change in the address of a patent holder |
Address after: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9 Patentee after: IPGoal Microelectronics (Sichuan) Co., Ltd. Address before: 402 room 7, building 610041, incubator Park, hi tech Zone, Sichuan, Chengdu Patentee before: IPGoal Microelectronics (Sichuan) Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120530 Termination date: 20140921 |
|
| EXPY | Termination of patent right or utility model |