CN201946629U - 一种led及led基板 - Google Patents
一种led及led基板 Download PDFInfo
- Publication number
- CN201946629U CN201946629U CN2010206958187U CN201020695818U CN201946629U CN 201946629 U CN201946629 U CN 201946629U CN 2010206958187 U CN2010206958187 U CN 2010206958187U CN 201020695818 U CN201020695818 U CN 201020695818U CN 201946629 U CN201946629 U CN 201946629U
- Authority
- CN
- China
- Prior art keywords
- electrode
- area
- led
- crystal bonding
- bonding area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Landscapes
- Led Device Packages (AREA)
Abstract
本实用新型公开了一种LED及LED基板,所述LED包括带腔体的基板、设置在所述腔体底部的金属区、设置在所述基板的背部的电极区、以及至少一颗LED芯片,所述金属区包括第一焊线区和大面积的第一固晶区,所述电极区中包括与所述第一固晶区和第一焊线区分别导通的第二电极和第三电极,所述LED芯片固定在所述第一固晶区中,所述LED芯片的一个电极与所述第一固晶区电连接,另一个电极与所述第一焊线区电连接。所述LED的结构简单,成本低。
Description
技术领域
本实用新型涉及发光二极管(LED),尤其是一种LED及LED基板。
背景技术
随着LED(Light Emitting Diode,发光二极管)技术的发展,LED替代传统的CCFL(Cold Cathode Fluorescent Lamp,冷阴极萤光灯管)作为LED TV(液晶电视)的背光光源已是大势所趋,尤其是将LED应用于大尺寸液晶电视的背光光源方面上。
图1为现有技术中一种基板结构的正面图,包括设置在基板1内部的椭圆形或方形腔体,以及设置在腔体底部的相互间隔的第一金属区21,第二金属区22和第三金属区23,第二金属区22用于固定LED片,第一金属区21和第三金属区23用于焊线。
图2为现有技术中一种基板结构的背面图,包括设置在基板背部的相互间隔的第一电极区31、第二电极区32和第三电极区33,第一电极区31、第二电极区32和第三电极区33分别与设置在腔体底部的第一金属区21、第二金属区22和第三金属区23相导通。导通的方式可以是在金属区底部的基板中设置贯通到电极区的通孔,向通孔中填充导电金属以实现金属区和电极区的电连接。在上述电极区中,通常第一电极区和第三电极区作为通电电极使用,第二电极区作为散热电极使用。
图3为现有技术中的一种LED结构示意图,一颗大功率LED芯片4固定在第二金属区22的中心位置,其两个电极引脚分别通过金线与第一金属区21和第三金属区23电连接。进一步地,该LED还可以包括保护二极管5,保护二极管固定在第一金属区21上,为单电极结构。单电极结构是指保护二极管底部有一个电极,上方有一个电极,底部的电极用银胶固定与第一金属区21导通,上方的电极通过金线与第三金属区23导通。通过上述方式,实现LED芯片和保护二极管的反射并联,使LED芯片在保护状态下工作,提高了安全性。
上述结构的LED,由于第二金属区只用作固定LED芯片,一方面使第二电极区只用作散热电极,另一方面要实现LED工作,至少需要设置两个焊线区(第一金属区和第三金属区),从而使基板结构和制造工艺复杂,因此,现有技术还有值得改进的地方。
发明内容
本实用新型解决的主要技术问题是,提供一种结构简单的LED。
为解决上述技术问题,本实用新型提供一种LED,包括带腔体的基板、设置在所述腔体底部的金属区、设置在所述基板的背部的电极区、以及至少一颗LED芯片,所述金属区包括第一焊线区和大面积的第一固晶区,所述电极区中包括与所述第一固晶区和第一焊线区分别导通的第二电极和第三电极,所述LED芯片固定在所述第一固晶区中,所述LED芯片的一个电极与所述第一固晶区电连接,另一个电极与所述第一焊线区电连接。
还包括保护二极管,所述保护二极管固定在所述第一固晶区中,所述保护二极管的一个电极与所述第一固晶区电连接,另一个电极通过金线与所述第一焊线区电连接。
所述LED芯片为一颗,所述LED芯片的一个电极通过金线与所述第一固晶区电连接,另一个电极通过金线与所述第一焊线区电连接。
所述LED芯片为两颗串联的LED芯片,其中一颗LED芯片的一个电极与所述第一固晶区电连接,另一个电极与另一颗LED芯片的一个电极电连接,另一颗LED芯片的另一个电极与所述第一焊线区电连接。
所述金属区还包括第二固晶区和第二焊线区,所述电极区中还包括与所述第二固晶区和所述第二焊线区分别导通的第一电极和第四电极;所述第一固晶区上固定的LED芯片有两颗,其中一颗LED芯片的一个电极与所述第一固晶区电连接,另一个电极与所述第一焊线区电连接,另一颗LED芯片的一个电极与所述第一固晶区电连接,另一个电极与所述第二焊线区电连接;所述第二固晶区上固定的LED芯片有一颗,该颗LED芯片的一个电极与第二固晶区电连接,另一个电极与第一固晶区电连接。
所述腔体的侧壁设置有至少一层台阶,每层台阶表面丝印有银反射层。
所述基板内部处于腔体底部的位置丝印有至少一块银反射层。
所述LED芯片的表面覆盖有一层薄的荧光粉。
所述腔体中填充的胶体形成多个凸透镜状的出光面。
一种LED基板,包括带腔体的基板、设置在腔体底部的金属区、设置在基板背部的电极区,所述金属区包括一个大面积的第一固晶区和设置在所述第一固晶区附近的第二固晶区、第一焊线区和第二焊线区,所述电极区中包括与所述第一固晶区、第二固晶区、第一焊线区和第二焊线区分别导通的第二电极、第一电极、第三电极和第四电极。
本实用新型的有益效果是:通过设置一个大面积的固晶区,一方面使LED芯片可以通过共晶焊的方式固定到固晶区上,以减小热阻;另一方面,大面积的固晶区,使该固晶区既可以作固晶用,也可以用于焊线,与现有技术相比,在腔体底部可以少设置一块金属区,相应地,在基板背部也可以少设置一块电极区,从而节约了生产成本,简化了LED的结构。同时,通过设置大面积的固晶区,该固晶区还可以用于固定两颗或更多颗的LED芯片,LED基板使用更加的灵活。
附图说明
图1为现有技术中LED基板的正面图;
图2为现有技术中的LED基板背面图;
图3为现有技术中的LED俯视图;
图4为本实用新型一种实施方式的LED基板的俯视图;
图5为本实用新型一种实施方式的LED基板的仰视图;
图6为图4所示结构的A-A向剖面图;
图7为本实用新型一种实施方式中固定一颗LED芯片时的俯视图;
图8为一颗LED芯片和保护二极管反向并联的电路示意图;
图9为本实用新型一种实施方式中固定两颗LED芯片时的俯视图;
图10为两颗LED芯片串联后与保护二极管反向并联的电路示意图;
图11为本实用新型一种实施方式中固定三颗LED芯片时的俯视图;
图12为三颗LED芯片共阳极连接时的电路示意图;
图13为本实用新型一种实施方式中的LED内部结构图;
图14为实用新型一种实施方式中LED与导光板的耦合结构图。
具体实施方式
下面通过具体实施方式结合附图对本实用新型作进一步详细说明。
实施例1:
如图4所示为本实用新型一种实施方式的LED的基板结构的俯视图,该基板结构包括设置在基板内部的凹形腔体,以及设置在腔体底部的相互间隔的第一固晶区42和第一焊线区43,第一固晶区42和第一焊线区43可以有部分嵌入基板1内部,第一固晶区42的面积使其可以用于固定一颗或多颗LED芯片。第一焊线区43设置在第一固晶区42的周围,与第一固晶区42相互靠近。第一固晶区42和第一焊线区43可以采用银金属材质制造,还可以在银金属层表面闪镀一层薄金层或在银金属层表面的部分区域闪镀薄金层,以提高导电导热效率。
图5所示为本实用新型一种实施方式的LED背部结构示意图,包括与第一固晶区42连通的第二电极62和与第一焊线区43对应的第三电极63,并且,第二电极62在基板背部的位置与第一固晶区42相对应,面积略大于第一固晶区42的面积,第二电极62与第一固晶区42电导通,如图6所示,导通的方式可以是在第一固晶区42底部区域的基板中设置贯通到基板背部的通孔5,向通孔5中注入银或钨等导电介质实现第一固晶区42和第二电极62的电导通。第三电极63与第一焊线区43设置和导通的方式可以与第一固晶区42和第二电极62的设置和导通方式相同。
图7所示为本实用新型的基板结构固定一颗大功率LED芯片时的结构示意图,LED芯片71通过共晶焊等方式固定在第一固晶电极区42中,其在第一固晶区42中的所处位置使LED芯片71几乎位于基板1的中央,以提高发光均匀性。LED芯片71的两个电极分别通过金线与第一固晶区42和第一焊线区43相导通,实现的方式可以是,取一根金线,将其一端焊接在LED芯片71的正性电极后,将金线的另一端焊接在第一固晶区42中;再取另一根金线,将其一端焊接在LED芯片71的负性电极上,另一端焊接在第一焊线区43中。上述固晶焊线方式,使第一固晶区42同时用于固晶和焊线,与第一固晶区42相导通的第二电极62同时用于散热和导电。上述方式在固定一颗LED芯片,只需要在腔体底部设置两块金属片,在基板背部设置两块金属片,相比较于图1至3所示的在腔体中设置三块金属片,在基板背部设置三块金属片的现有结构,节约了成本,也使得工艺得到简化。并且,由于第一固晶区42的面积较大,LED芯片71可以采用共晶焊的方式实现固晶,而共晶焊的固晶方式能有效降低热阻,提高LED的可靠性。同时,由于第一固晶区42面积比较大,还可以用于固定多颗LED芯片,比如,下面所述的用于固定两颗中功率LED芯片时的情况。
图9所示为第一固晶区42用于固定两颗LED芯片时的俯视图。LED芯片72和LED芯片73间隔一定距离地设置在第一固晶区42上,LED芯片72的一个电极通过金线与第一固晶区42电连接,另一个电极通过金线与LED芯片73电连接。LED芯片73的另一个电极通过金线与第一焊线区43电连接。从而实现两颗LED芯片的串联。
在实用应用中,为了提高LED芯片的安全性,通常在LED结构中还包括保护二极管,保护二极管与LED芯片反向并联,如图8和图10所示为保护二极管与LED芯片反射并联的电路示意图。因此,如图7和图9所示,第一固晶区42中还可以固定一颗保护二极管8,保护二极管8为单电极结构,其下方的电极通过银胶固定与第一固晶区42导通,上方的电极通过金线与第一焊线区43电连接。设置保护二极管时,将其设置在第一固晶区42中靠近第一焊线区43的位置,从而缩短保护二极管的焊线长度。而现有技术中,如图3所示,保护二极管的金线横跨第二金属区,使得保护二极管的焊线较长,在大批量的生产时,这将耗去极大的生产成本。因此,本实用新型的设置方式可以缩短了保护二极管的焊线长度,节约了生产成本。
上述结构可以用于固定三颗LED芯片,本实用新型还提供了一种更适合用于固定三颗LED芯片的结构。如图4所示,在第一固晶区42的周围还设置两个小面积的金属区,分别是第二固晶区41和第二焊线区44。如图5所示,相应地,在基板背部设置与第二固晶区41和第二焊线区44分别导通的第一电极61和第四电极64。图5和图6所示为用于固定三颗LED芯片的结构,其可以采用的固定方式如图11所示。如果制作共阳的RGB三合一LED,则LED芯片74采用单电极结构,其底部的电极为阴极,通过银胶固定与第二固晶区41电连接,上方的电极是阳极,通过金线与第一固晶区42电连接;LED芯片75的阳极通过金线与第一固晶区42电连接,阴极通过金线与第二焊线区44电连接;LED芯片76的阳极通过金线与第一固晶区42电连接,阴极通过金线与第一焊线区43电连接。通过上述设置方式,使三颗LED芯片实现共阳极的连接方式,其电路如图12所示。如果要制作共阴极RGB三合一LED,则反之。
当需要制造白光LED时,可以通过在上述基板结构中固定一颗发蓝光的LED芯片,配合红色和绿色荧光粉发白光。或者,在上述基板结构中固定三颗分别发红光、蓝光和绿光的LED芯片,通过调节三颗LED芯片的亮度达到组合发白光的方案。在本发明的一种实施方式中,为了提高发光亮度,尤其是使上述采用组合发白光的方案得到更好的效果,如图6所示,将腔体2的侧壁设置为多层台阶状,每一层台阶的表面和/或侧壁涂覆反射层31,比如银反射层,银反射层可以在制作基板时通过丝印的方式实现。另外,还可以在基板的内部,对应于腔体的底部的位置间隔设置一块或多块银反射层32。
如图13所示,为了提高发光颜色均匀性,在腔体中固定的LED芯片可以只在其表面通过自动荧光粉涂覆机完成覆盖一层荧光粉层9。为了提高LED与导光板的耦合效率,将LED的出光面通过模压成型的方式形成多个阵列式凸透镜形状的出光面。具有此种出光面的LED与导光板的耦合方式如图14所示,多个LED通过焊接的方式排布在MCPCB基板12上,LED的出光面具有多个阵列式小型凸透镜10,凸透镜10间距相等或不等,与导光板11直接接触密合,直接将光线导入到导光板中,提高了耦合效率。
以上内容是结合具体的实施方式对本实用新型所作的进一步详细说明,不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本实用新型的保护范围。
Claims (10)
1.一种LED,包括带腔体的基板、设置在所述腔体底部的金属区、设置在所述基板的背部的电极区、以及至少一颗LED芯片,其特征在于,所述金属区包括第一焊线区和大面积的第一固晶区,所述电极区中包括与所述第一固晶区和第一焊线区分别导通的第二电极和第三电极,所述LED芯片固定在所述第一固晶区中,所述LED芯片的一个电极与所述第一固晶区电连接,另一个电极与所述第一焊线区电连接。
2.如权利要求1所述LED,其特征在于,还包括保护二极管,所述保护二极管固定在所述第一固晶区中,所述保护二极管的一个电极与所述第一固晶区电连接,另一个电极通过金线与所述第一焊线区电连接。
3.如权利要求2所述的LED,其特征在于,所述LED芯片为一颗,所述LED芯片的一个电极通过金线与所述第一固晶区电连接,另一个电极通过金线与所述第一焊线区电连接。
4.如权利要求2所述的LED,其特征在于的,所述LED芯片为两颗串联的LED芯片,其中一颗LED芯片的一个电极与所述第一固晶区电连接,另一个电极与另一颗LED芯片的一个电极电连接,另一颗LED芯片的另一个电极与所述第一焊线区电连接。
5.如权利要求1所述的LED,其特征在于,所述金属区还包括第二固晶区和第二焊线区,所述电极区中还包括与所述第二固晶区和所述第二焊线区分别导通的第一电极和第四电极;所述第一固晶区上固定的LED芯片有两颗,其中一颗LED芯片的一个电极与所述第一固晶区电连接,另一个电极与所述第一焊线区电连接,另一颗LED芯片的一个电极与所述第一固晶区电连接,另一个电极与所述第二焊线区电连接;所述第二固晶区上固定的LED芯片有一颗,该颗LED芯片的一个电极与第二固晶区电连接,另一个电极与第一固晶区电连接。
6.如权利要求1至5中任一项所述LED,其特征在于,所述腔体的侧壁设置有至少一层台阶,每层台阶表面和/或侧面丝印有银反射层。
7.如权利要求1至5中任一项所述的LED,其特征在于,所述基板内部处于腔体底部的位置丝印有至少一块银反射层。
8.如权利要求1至5中任一项所述的LED,其特征在于,所述LED芯片的表面覆盖有一层荧光粉。
9.如权利要求1至5中任一项所述的LED,其特征在于,所述腔体中填充的胶体形成多个凸透镜状的出光面。
10.一种LED基板,包括带腔体的基板、设置在腔体底部的金属区、设置在基板背部的电极区,其特征在于,所述金属区包括一个大面积的第一固晶区和设置在所述第一固晶区附近的第二固晶区、第一焊线区和第二焊线区,所述电极区中包括与所述第一固晶区、第二固晶区、第一焊线区和第二焊线区分别导通的第二电极、第一电极、第三电极和第四电极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010206958187U CN201946629U (zh) | 2010-12-31 | 2010-12-31 | 一种led及led基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010206958187U CN201946629U (zh) | 2010-12-31 | 2010-12-31 | 一种led及led基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201946629U true CN201946629U (zh) | 2011-08-24 |
Family
ID=44473965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010206958187U Expired - Fee Related CN201946629U (zh) | 2010-12-31 | 2010-12-31 | 一种led及led基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201946629U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106164579A (zh) * | 2014-05-20 | 2016-11-23 | 飞利浦照明控股有限公司 | 共形涂覆的照明或照射*** |
WO2019120482A1 (en) * | 2017-12-19 | 2019-06-27 | Osram Opto Semiconductors Gmbh | Optoelectronic package |
-
2010
- 2010-12-31 CN CN2010206958187U patent/CN201946629U/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106164579A (zh) * | 2014-05-20 | 2016-11-23 | 飞利浦照明控股有限公司 | 共形涂覆的照明或照射*** |
CN106164579B (zh) * | 2014-05-20 | 2018-09-18 | 飞利浦照明控股有限公司 | 一种照明设备及制造方法 |
WO2019120482A1 (en) * | 2017-12-19 | 2019-06-27 | Osram Opto Semiconductors Gmbh | Optoelectronic package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103456728B (zh) | 发光组件及其发光装置 | |
CN102544341B (zh) | 发光装置与利用其的照明设备 | |
CN201066688Y (zh) | 发光二极管及背光模组 | |
TW200423440A (en) | LED lamp | |
CN1503992A (zh) | 高功率led | |
JP2012174941A (ja) | 発光装置 | |
JP2017508302A (ja) | Ledライトバーの製造方法及びライトバー | |
CN102254907B (zh) | 一种led及其封装方法 | |
JP2007258620A (ja) | 発光装置 | |
CN201344394Y (zh) | 大功率白光led模块 | |
KR101723541B1 (ko) | 발광소자 어레이 및 이를 포함하는 표시장치 | |
CN102254909A (zh) | 发光器件封装 | |
CN201946629U (zh) | 一种led及led基板 | |
CN101540362B (zh) | 混光形成led暖白色光源的方法及其光源结构 | |
CN102479911B (zh) | 发光器件封装 | |
CN204760382U (zh) | 一种led灯封装支架 | |
CN201382289Y (zh) | 混光形成led暖白色光源的光源结构 | |
CN203690296U (zh) | 一种大功率rgbw交叉混色cob集成封装结构 | |
CN102082223B (zh) | 发光器件封装 | |
CN202003993U (zh) | 一种大功率led封装结构 | |
CN204257641U (zh) | 具透光平板的发光装置 | |
CN201425272Y (zh) | 一种led封装结构 | |
CN202302870U (zh) | 灯具模块 | |
CN203273408U (zh) | 照明用光源 | |
CN203165896U (zh) | Led和oled集成照明模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110824 Termination date: 20181231 |
|
CF01 | Termination of patent right due to non-payment of annual fee |