CN201766572U - 一种dac校准电路 - Google Patents

Abstract

本实用新型涉及一种DAC校准电路。该DAC校准电路包括第一开关、第二开关、第一比较器、第二比较器、电容、校准模块。该第一开关连接于LSB单元与电容之间，以便其基于第一信号的控制而使LSB单元对电容充电。该第二开关连接于MSB单元与电容之间，以便其基于第二信号的控制而使MSB单元对电容充电。该第一比较器同相端连接至该MSB单元、LSB单元、电容之间的连接点，其反相端为第一固定电压。该第二比较器同相端与第一比较器同相端相连，其反相端为第二固定电压。该校准模块与该第一比较器、第二比较器的输出端相连，以实时调整MSB单元和/或LSB单元电流。本实用新型具有高校准精度，能够广泛应用于高精度DAC中。

Description

一种DAC校准电路

技术领域

本实用新型涉及混合信号电路，尤其涉及DAC(digital-to-analogconverter，数字模拟转换器)。

背景技术

n位精度电流型DAC电路通常由两部分组成，一部分是由MSB(MostSignificant Bit，最高有效位)单元电流源组成的2^a-1个单元阵列，另一部分是由LSB(Least Significant Bit，最低有效位)单元电流源组成的2^b-1个单元阵列，且满足

n＝a+b

I_MSB＝2^b·I_LSB                                           (1)

I_total＝(2^a-1)·I_MSB+(2^b-1)·I_LSB

其中，n是DAC电路的精度位数，I_MSB是MSB单元的电流，I_LSB是LSB单元的电流，I_total是DAC电路的总电流。

图1是电流型DAC结构示意图，其中，左图是由MSB单元组成的MSB块示意图，右图是由LSB单元组成的LSB块示意图。

图1中，MSB块和LSB块分别由两个不同的偏置(bias)电路设置偏置电压来产生电流。由于芯片工艺的因素，会造成MSB电流与LSB静态电流不匹配，这在高精度的DAC设计中是十分致命的。为了匹配MSB和LSB电流，通常会在芯片中加入一个校准电路(calibration)，使得MSB与LSB电流误差不影响DAC的静态性能。

图2是传统DAC校准电路结构框图，该校准电路包括MSB单元、LSB单元、电阻R1、电阻R2和比较器OA。

图2中，MSB单元与电阻R1相连，LSB单元与电阻R2相连，且比较器OA同相端连接至MSB单元与电阻R2之间的连接点V2，比较器OA反相端连接至LSB单元与电阻R1之间的连接点V1，比较器OA输出端连接至MSB单元以调整MSB单元电流，并且电阻R2、R1满足

R2＝2^b·R1                                        (2)

其中，2^b表示LSB单元电流与MSB单元电流之间的关系。

由于MSB单元与电阻R1串联，V₁＝I_MSB·R1，LSB单元与电阻R2串联，V₂＝I_LSB·R2，因此V1、V2电压差ΔV为

ΔV＝I_MSB·R1-I_LSB·R2                                    (3)

将公式(2)代入公式(3)得，

$I_{\mathrm{MSB}}-I_{\mathrm{LSB}}\·2^b=\frac{\mathrm{\ΔV}}{R1}---\left(4\right)$

比较器OA比较V1、V2电压差，并根据其比较结果调整MSB单元的电流，直到该电压差ΔV在设计允许范围内时，校准结束。

图2中的传统校准电路存在两个固有缺陷，一个是电阻R1、R2本身的匹配误差，另一个是比较器OA本身的直流偏差(DC offset)。这两种设计缺陷会使比较器的比较结果存在一定误差，直接导致MSB电流与LSB静态电流无法得到很好的匹配，因此，此种校准电路无法应用到高精度的DAC中。

实用新型内容

本实用新型提供了一种能解决以上问题的DAC校准电路。

在第一方面，本实用新型提供了一种DAC校准电路。该DAC校准电路包括MSB单元、LSB单元、第一开关、第二开关、第一比较器、第二比较器、电容和校准电路。

该第一开关连接于LSB单元与电容之间，以便其基于第一信号的控制而使该LSB单元对电容进行充电。该第二开关连接于MSB单元与电容之间，以便其基于第二信号的控制而使该MSB单元对电容进行充电。该第一比较器同相端连接至MSB单元、LSB单元、电容之间的连接点，其反相端为第一固定电压，其输出端连接至校准模块。该第二比较器同相端与该第一比较器同相端相连，其反相端为第二固定电压，其输出端连接至校准模块。该校准模块接收该第一比较器、第二比较器的比较结果，并基于该比较结果实时调整MSB单元和/或LSB单元电流，以便MSB单元电流与LSB单元电流相匹配。

本实用新型两次比较DAC电路中LSB单元、MSB单元电流，且第一次比较产生的直流偏差在第二次比较过程中得到抵消，因此解决了由比较器直流偏差带来的误差，此外，本实用新型采用电容充放电方式获取电压，取代了传统电路中由两个电阻分别获取电压的方式，因此解决了两个不同电阻之间不匹配的问题。因此，本实用新型的DAC校准电路是一个高精度的校准电路，其能够广泛引用于高精度的DAC电路中。

附图说明

下面将参照附图对本实用新型的具体实施方案进行更详细的说明，在附图中：

图1是电流型DAC结构示意图；

图2是传统DAC校准电路结构框图；

图3是本实用新型一个实施例的DAC校准电路结构框图。

具体实施方式

图3是本实用新型一个实施例的DAC校准电路结构框图，该校准电路包括MSB单元、LSB单元、开关K1、开关K2、时钟L1、时钟L2、电容C、比较器OA1、比较器OA2、电压源V1、电压源V2、校准模块310。

MSB单元与开关K1相连，以控制MSB单元的导通状态；LSB单元与开关K2相连，以控制LSB单元的导通状态；时钟L1输出时钟信号至开关K1，以控制开关K1的开启和关闭；时钟L2也输出时钟信号至开关K2，以控制开关K2的开启和关闭。

开关K1、K2与电容C连接于n点，以便通过开关K1、K2开启状态控制MSB单元或LSB单元对电容C的充放电。具体地，MSB单元在开关K1闭合时对电容C进行充电，LSB单元在开关K2闭合时对电容C进行充电。设开关K1、K2与电容C之间的连接点(n点)电压为Vn，即MSB单元或LSB单元对电容C进行充电的充电电压为Vn。

比较器OA1同相端与电容C、开关K1、开关K2相连(连接点为a)，因此比较器OA1同相输入电压即为MSB单元或LSB单元对电容C进行充电的充电电压Vn；比较器OA1反相端与电压源V1相连，因此该比较器OA1用于比较Vn与V1的大小，并将比较结果OP1发送至校准模块310。比较器OA2同向端与电容C及比较器OA1同相端相连(连接点为a)，因此比较器OA1同相输入电压即为MSB单元或LSB单元对电容C进行充电的充电电压Vn；比较器OA2反相端与电压源V2相连，因此该比较器OA2用于比较Vn与V2的大小，并将比较结果OP2发送至校准模块310。

下面详细阐述校准模块310、MSB单元、LSB单元、开关K1、开关K2的工作原理。

设定电压源V1产生的电压小于电压源V2产生的电压，即V1＜V2。当时钟L2控制开关K2闭合时，LSB单元对电容C进行充电，充电电压为Vn，经过t2时间，使得V1＜Vn＜V2，该时间t2由时钟L2进行控制而得到。此时，比较器OA1输出至校准模块310的输出信号OP1为高电平，比较器OA2输出至校准模块310的输出信号OP2为低电平，此时校准模块310不采取任何操作。

当时钟L1控制开关K1闭合时，MSB单元对电容C进行充电，经过t1时间(该时间t1由时钟L1进行控制而得到)，校准模块310判定来自比较器OA1的输出OP1及来自比较器OA2的输出OP2并根据该OP1、OP2大小关系调整MSB单元电流大小，具体调整方式有两种：

(1)当OP1和OP2均为高电平时，即V1＜V2＜Vn时，校准模块310调整MSB单元的电流I_MSB，降低MSB电流I_MSB；

(2)当OP1和OP2均为低电平时，即Vn＜V1＜V2时，校准模块310增大MSB单元的电流I_MSB。

如此反复调整，直到OP1为高电平，OP2为低电平，校准模块310校准结束。

校准结束后，根据电容充放电公式

可知，MSB电流I_MSB和LSB电流I_LSB之间的误差可以通过下式表示，

I_LSB·t2-I_MSB·t1＝(V2-V1)·C                             (5)

即

I_LSB·t2-I_MSB·t1＝ΔV·C                                 (6)

使t2＝2^b·t1，则将t2＝2^b·t1代入公式(6)得，

$I_{\mathrm{LSB}}\·2^b-I_{\mathrm{MSB}}=\frac{\mathrm{\ΔV}\·C}{t1}---\left(7\right)$

设置电压V1、V2之差足够小，即ΔV足够小，则I_LSB·2^b≈I_MSB，因此图3校准电路具有非常高的校准精度。

由以上叙述可知，本实用新型校准电路相对于传统校准电路而言，首先，本实用新型采用的是一个电容C，而传统校准电路采用的是两个电阻(R1和R2)，因此本实用新型不会因为R1、R2不匹配问题而引起误差；其次，本实用新型通过两次比较Vn、V1、V2电压，使得第一次比较产生的直流偏差在第二次比较过程中得到抵消，因此本实用新型不存在传统校准电路中由比较器直流偏差带来误差的问题。

较佳地，采用小面积的开关或者大电容以解决，采用开关方式对电容C进行充电过程中引入电荷从而带来Vn误差的问题。

较佳地，采用高精度的时钟L1控制K1闭合时间，从而使时间t1误差最小，同时采用高精度的时钟L2控制开关K2闭合时间，从而使时间t2误差最小。此外，也可以采用一个高精度时钟来控制开关K1和开关K2的闭合时间。

需要说明的是，以上仅以通过校准模块310校准MSB单元电流I_MSB为例加以阐述，实际上也可以校准LSB单元电流I_LSB，或者即校准MSB单元电流I_MSB同时也校准LSB单元电流I_LSB。

显而易见，在不偏离本实用新型的真实精神和范围的前提下，在此描述的本实用新型可以有许多变化。因此，所有对于本领域技术人员来说显而易见的改变，都应包括在本权利要求书所涵盖的范围之内。本实用新型所要求保护的范围仅由所述的权利要求书进行限定。

Claims (4)

1.一种DAC校准电路，其中，该DAC校准电路包括MSB单元和LSB单元，其特征在于，包括第一开关、第二开关、第一比较器、第二比较器、电容和校准电路；

该第一开关连接于所述LSB单元与电容之间，以便其基于第一信号的控制而使该LSB单元对该电容进行充电；该第二开关连接于所述MSB单元与电容之间，以便其基于第二信号的控制而使该MSB单元对该电容进行充电；

该第一比较器同相端连接至该MSB单元、LSB单元、电容之间的连接点，其反相端为第一固定电压(V1)，其输出端连接至所述校准模块；该第二比较器同相端与该第一比较器同相端相连，其反相端为第二固定电压(V2)，其输出端连接至所述校准模块；

该校准模块与该第一比较器、第二比较器的输出端相连，以接收该第一比较器、第二比较器的比较结果，并基于该比较结果实时调整MSB单元和/或LSB单元电流，以便MSB单元电流与LSB单元电流相匹配。

2.如权利要求1所述的一种DAC校准电路，其特征在于，包括第一时钟和第二时钟，该第一时钟用于产生所述第一信号，该第二时钟用于产生所述第二信号，且该第一时钟、第二时钟均为高精度时钟。

3.如权利要求1所述的一种DAC校准电路，其特征在于，包括时钟，该时钟用于产生所述第一信号、第二信号，且该时钟为高精度时钟。

4.如权利要求1所述的一种DAC校准电路，其特征在于，所述开关为小面积开关，所述电容为大电容值电容。

Images