CN201589856U - 电子式互感器精度校验仪 - Google Patents

Abstract

电子式互感器精度校验仪，包含CPU插件和两块DSP插件，第一块DSP插件通过一个DB端子上的两个引脚和外部标准通道模拟小信号电压的输入端相连接；第二块DSP插件的光纤以太网口的光纤收发器输出端连接到高精度物理层PHY芯片，FPGA通过高速串行通信总线连接第一块DSP插件的DSP芯片；接收秒脉冲或B码对时信号的光纤收发器将其输出结果连接到现场可编程门陈列FPGA；CPU插件的FPGA芯片通过高速串行通信总线连接第一块DSP插件和第二块DSP插件。采用本实用新型的电子式互感器精度校验仪同时支持IEC60044-8、IEC61850-9-1和IEC61850-9-2这三个国际标准的通讯规约，支持IEEE1588的多种对时信号。

Description

电子式互感器精度校验仪

技术领域

本实用新型涉及在数字化变电站中使用的电子式互感器精度校验的装置。

背景技术

数字化变电站中的电子式互感器相对于常规的互感器由于其特有的优点，比如，绝缘简单、无铁磁谐振和磁饱和问题、无二次线圈开路高压危险、测量精度高、动态范围大、没有因充油而潜在的易燃、易爆等危险、体积小、重量轻等。随着电力***向大容量，高电压等级方向发展，因而电子式互感器得到广泛的应用。随着数字化变电站的发展，由于电子式互感器输出的是数字接口，传统的互感器校验仪和校验方法对电子式互感器校验已显得力不从心。而整个保护、测控、电度表、录波器等装置的精度与常规的变电站不同，它完全取决于电子式互感器的精度。因此就需要专用的测试工具来完成电子式互感器的精度测试工作，以了解整个变电站的运行状态。

现阶段的电子式互感器校验仪中，并没有同时支持IEC60044-8、IEC61850-9-1和IEC61850-9-2这三个国际标准，基本只支持其中一项。而且在对时方式中，也没有支持IEEE1588对时的。不能应对现场对不同规约，不同对时信号的多种要求。

发明内容

本实用新型的目的：提供一种可以同时支持IEC60044-8、IEC61850-9-1和IEC61850-9-2这三个国际标准的通讯规约，支持包括IEEE1588的多种对时信号的电子式互感器校验仪。

本实用新型的解决方案：一种电子式互感器精度校验仪，第一块DSP插件包含DB端子、AD转换芯片、运算放大器、现场可编程门阵列芯片FPGA、光纤收发器和DSP芯片；第二块DSP插件包含：高精度物理层芯PHY片、光纤收发器、现场可编程阵列芯片FPGA和DSP芯片；CPU插件包含CPU(中央处理器)芯片、现场可编程门陈列芯片FPGA、以太网控制器，其特征是：

第一块DSP插件通过一个DB端子上的两个引脚和外部标准通道模拟小信号电压的输入端相连接，然后通过运算放大器连接到AD转换芯片输入端，再将AD转换芯片输出端连接到DSP芯片的数字输入端，同时数字信号通过光纤收发器连接到现场可编程门阵列芯片FPGA，FPGA将其解码后连接到DSP芯片；

第二块DSP插件的光纤以太网口的光纤收发器输出端连接到高精度物理层PHY芯片，再将高精度物理层芯片的输出端连接到DSP芯片的MAC控制器，FPGA通过高速串行通信总线连接连接第一块DSP插件的DSP芯片；接收秒脉冲或B码对时信号的光纤收发器将其输出结果连接到现场可编程门陈列FPGA，FPGA将对时信号连接到DSP芯片；

CPU插件的FPGA芯片通过高速串行通信总线连接第一块DSP插件和第二块DSP插件，将数据解码后输出连接到CPU芯片，CPU芯片通过485通讯口连接到液晶，同时后台通过网线接入以太网控制器，以太网控制器将解析的报文连接到CPU芯片。

其中，第一块DSP插件的信号连接：通过IEC6044-8规约发送的信号连接到第一块DSP插件；IEC61850-9-1或IEC61850-9-2规约发送的信号连接到第二块DSP插件。其中IEC61850-9-1和IEC61850-9-2通讯规约接入的信号需要接入同步信号。

其中，对时信号的连接：秒脉冲、IRIG-B码对时信号连接到第二块DSP插件的光纤收发器，再将光纤收发器的输出连接到FPGA芯片解码；IEEE 1588对时信号连接到第二块DSP插件以太网口的光纤收发器，再将以太网口的光纤收发器的输出连接到以太网收发器，并将以太网收发器的输出连接到DSP芯片。

其中，第一款DSP插件、第二块DSP插件和CPU插件之间通过高速串行通信总线(High performance Time determinate Multiplexed synchronous serial Bus，又称HTM总线)总线相连接。HTM总线是现有技术，具体请参考CN200810242609.4一种实时多路复用同步高速传输串行总线协议。

其中，设置了两个中断，中断1用于第一块DSP插件采样小电压信号；中断2用于同步两路数字信号。

其中，DSP插件1接收的小电压信号的峰值小于10V，是电流电压变换器或者感应分压器的输出。

本实用新型的有益效果：采用本实用新型的电子式互感器精度校验仪可以同时支持IEC60044-8、IEC61850-9-1和IEC61850-9-2这三个国际标准的通讯规约，支持包括IEEE1588的多种对时信号。

附图说明

图1为本实用新型校验仪的***构造

图2为DSP插件1的信号处理过程

图3为DSP插件2的信号处理过程

图4为CPU插件的信号处理过程

图5为校验电子式电流互感器时的设备结构连接图

图6为校验电子式电压互感器时的设备结构连接图

具体实施方式

一、结合附图对本实用新型作进一步说明：

在下文的描述中：第一块DSP插件定义为DSP插件1；第二块DSP插件定义为DSP插件2。

本实用新型的电子式互感器精度校验仪：如图1所示，包含电源插件，CPU插件和两块DSP插件，DSP插件1通过光缆接收标准采样同时通过IEC60044-8通讯规约接收被测装置发送来的报文，DSP插件2通过IEC61860-9-1/2通讯规约接收被测装置发送来的报文；DSP插件1，DSP插件2，CPU插件之间通过HTM总线进行数据连接；CPU插件将最终的输出结果连接到人机接口插件和后台。

如图2所示，DSP插件1的通过一个DB15端子上的两个引脚和外部相连接接入模拟量的输入，通过运算放大器接入AD芯片，将转换后的结果输出给DSP芯片，同时光纤收发器接受到通过光纤送过来的数字信号后送到现场可编程门阵列芯片FPGA，FPGA将其解码后送到DSP芯片；DSP插件2的高精度物理层芯片PHY芯片接入光纤以太网口的光纤收发器输出，再将报文送给DSP芯片MAC控制器；接收对时信号的光纤收发器，将其输出送给现场可编程门陈列FPGA，FPGA将对时信号送给DSP芯片。

DSP插件1中，信号分为两路接收：其中一路为标准通道模拟小信号，该模拟信号通过一个DB(DB15)的端子进入AD采样芯片，经过A/D转换后(AD芯片的控制信号由FPGA产生)将其输出送给DSP；另一路为被测通道，它以IEC6044-8的规约通过光纤收发器以数字量的形式送出给FPGA，FPGA解码后将得到的数据送给DSP。同时FPGA产生中断1和中断2给DSP。DSP一方面接到两路数据进行计算，另一方面根据计算出来的频率实时微调中断2的频率。

DSP插件1的AD芯片采用AD7656，现场可编程门阵列芯片采用EP2C8Q208，光纤收发器采用HFBR2416，DSP芯片采用ADSP-BF534。

如图3所示，DSP插件2中，被测通道以IEC61850-9-1/-9-2的规约通过光纤收发器AFBR5803ATZ送给高精度物理层PHY芯片，PHY芯片最后将报文传输给DSP的MAC控制器，DSP再来处理相应的报文。当为IEEE1588对时方式时，对时报文经过PHY芯片到达DSP后，DSP根据收到的对时报文控制支持IEEE1588对时的PHY芯片产生标准秒脉冲信号给FPGA锁存，DSP可以通过FGPA获取秒脉冲时间；而为秒脉冲或IRIG-B码对时，则对时信号通过光纤收发器型号是HFBR-2416进入FPGA，FPGA解析后锁存秒脉冲，将秒脉冲时间给DSP。同时FPGA接受高速串行通信总线传送过来的标准通道值送给DSP。DSP一方面接到两路数据进行计算，另一方面根据计算出来的频率实时微调中断2的频率，同时根据对时信号调整中断1时间。

DSP插件2的PHY芯片型号是DP83640，用于光纤以太网口的光纤收发器型号是AFBR5803ATZ，用于接收秒脉冲、IRIG-B码对时信号的光纤收发器型号是HFBR-2416，现场可编程门阵列芯片型号是EP2C8Q208；DSP芯片型号是ADSP-BF537。

如图4所示，CPU插件主要由嵌入式CPU插件、现场可编程门阵列芯片FPGA和以太网控制器等组成，其中FPGA的过高速串行通信总线连接DSP插件1和DSP插件2，将数据解码后输出连接到CPU插件，CPU插件通过485通讯口把输出信号连接到液晶，同时后台通过网线接入以太网控制器，以太网控制器将解析的报文连接到CPU插件。

CPU插件的CPU插件采用MPC5200POWERPC处理器，FPGA采用EP2C8Q208，以太网控制器采用88E6060。

二、使用本实用新型电子式互感器精度校验仪对电子式互感器精度进行测试的方法：

1、该校验仪在进行电子式电流互感器的电流精度试验时：

如图5所示，通入电流的一次导体同时通过精密电流互感器KT和被测电子式电流互电流感器ECT。精密电流互感器经过电流电压变换器产生小电压信号V1通过DSP插件1的模拟量输入接口进入AD采样芯片。被测电子式互电流互感器的经过远端模块和合并单元后，通过光纤发出数字信号接入该校验仪DSP插件1或DSP插件2。如果合并单元发送的信号支持IEC60044-8规约，则该数字信号接入DSP插件1的光纤接口；如果合并单元支持IEC61850-9-1或IEC61850-9-2规约则接入DSP插件2的光纤接口。校验仪收到两路信号后，就可以进行实时同步的运算。

2、该校验仪在进行电子式电压互感器的电压精度试验时：

如图6所示，降电压同时加在精密电压互感器和被测电子式互感器的EVT上(包括电阻、电感、电容分压环上)。精密电压互感器经过感应分压器产生小电压信号V1直接通过DSP插件1的模拟量输入接口进入AD采样芯片；被测电子式电压互感器经过远端模块和合并单元后，通过光纤发出数字信号接入该校验仪DSP插件1或DSP插件2。如果合并单元发送的信号支持IEC60044-8规约，则该数字信号接入DSP插件1的光纤接口；如果合并单元支持IEC61850-9-1或IEC61850-9-2规约则接入DSP插件2的光纤接口。校验仪收到两路信号后，就可以进行实时同步的运算。

Claims (4)

1.电子式互感器精度校验仪，包含CPU插件和两块DSP插件，第一块DSP插件包含DB端子、AD转换芯片、运算放大器、现场可编程门阵列芯片FPGA、光纤收发器和DSP芯片；第二块DSP插件包含：高精度物理层PHY芯片、光纤收发器、现场可编程阵列芯片FPGA和DSP芯片；CPU插件包含CPU芯片、现场可编程门陈列芯片FPGA、以太网控制器，其特征是：

第一块DSP插件通过一个DB端子上的两个引脚和外部标准通道模拟小信号电压的输入端相连接，然后通过运算放大器连接到AD转换芯片输入端，再将AD转换芯片输出端连接到DSP芯片的数字输入端，同时数字信号通过光纤收发器连接到现场可编程门阵列芯片FPGA，FPGA将其解码后连接到DSP芯片；

第二块DSP插件的光纤以太网口的光纤收发器输出端连接到高精度物理层PHY芯片，再将高精度物理层芯片的输出端连接到DSP芯片的MAC控制器，FPGA通过高速串行通信总线连接连接第一块DSP插件的DSP芯片；接收秒脉冲或B码对时信号的光纤收发器将其输出结果连接到现场可编程门陈列FPGA，FPGA将对时信号连接到DSP芯片；

CPU插件的FPGA芯片通过高速串行通信总线连接第一块DSP插件和第二块DSP插件，将数据解码后输出连接到CPU芯片，CPU芯片通过485通讯口连接到设有的液晶显示器，同时后台通过网线接入以太网控制器，以太网控制器将解析的报文连接到CPU芯片。

2.如权利要求1所述的电子式互感器精度校验仪，其特征是：通过IEC6044-8规约发送的信号连接到第一块DSP插件；通过IEC61850-9-1或IEC61850-9-2规约发送的信号连接到第二块DSP插件。

3.如权利要求1所述的电子式互感器精度校验仪，其特征是：秒脉冲、IRIG-B码对时信号连接到第二块DSP插件的光纤收发器，再将光纤收发器的输出连接到FPGA芯片解码；IEEE 1588对时信号连接到第二块DSP插件以太网口的光纤收发器，再将其输出连接到高精度物理层PHY芯片，并将高精度物理层PHY芯片的输出连接到DSP芯片。

4.如权利要求1所述的电子式互感器精度校验仪，其特征是：第一块DSP插件接收的小电压信号的峰值小于10V，是电流电压变换器或者感应分压器的输出。

Images