CN200993665Y - 小型数字化比相测量装置 - Google Patents

Abstract

本实用新型公开了一种小型数字化比相测量装置，它包括DDS分频处理模块，DDS分频处理模块处理的被测信号和参考时钟信号连接到相位差采集器，相位差采集器信号连接到微处理器，微处理器比相后信号输入到积分电路及A/D模块。本装置采用片内集成有A/D模块的LPC930系列单片机，以及现行比较成熟的DDS技术构建数字化比相测量装置。LPC930系列单片机是8位MCU，6倍于普通80C51单片机处理速度，而目前比较成熟的数字化DDS频率信合成处理技术使得输出信号与输入信号具有良好的信噪比。在满足比相测量精度的基础上，拓宽了被测信号的频率测量范围，并使整个测量装置得以小型数字化，在性能及价格上满足实际测量的需求。

Description

小型数字化比相测量装置

技术领域

本实用新型属于用于对各种高精度频率源(原子频标、高稳晶振等)的长期特性进行评估测量，具体涉及一种数字化的比相测量装置。

背景技术

传统的比相仪是由一个比相电路和一个机械记录仪组成，存在着精度不高，操作、数据记录不方便、体积庞大等问题。

发明内容

本实用新型的目的在于提供一种小型数字化的比相测量装置，以解决上述问题。

本实用新型的技术方案为：小型数字化比相测量装置，它包括DDS分频处理模块，DDS分频处理模块处理的被测信号和参考时钟信号连接到相位差采集器，相位差采集器信号连接到微处理器，微处理器比相后信号输入到积分电路及A/D模块。如图1所示。

将被测频率源信号f₁以及参考频率源信号f₂分别送至DDS处理模块，通过DDS数字合成技术得到两路频率相近的的方波分频信号，然后经过微处理器对两路信号的相位差以信号上升沿触发的处理方式进行采集，同时微处理器输出表征两路信号相位差的占空比变化的数字方波信号，并送入积分电路后变成相应的直流电压，微处理器片内集成的A/D转换模块对直流电压进行采集、最后通过RS232串行通讯接口将测量数据传递给计算机，经计算机数据处理后，将测量结果及实时测量曲线显示给用户端。

所述相位差采集器、微处理器和A/D模块采用集成的LPC930系列单片机。

本装置采用片内集成有A/D模块的LPC930系列单片机，以及现行比较成熟的DDS技术构建数字化比相测量装置。LPC930系列单片机是8位MCU，6倍于普通80C51单片机处理速度，而目前比较成熟的数字化DDS频率信号合成处理技术使得输出信号与输入信号具有良好的信噪比。在满足比相测量精度的基础上，拓宽了被测信号的频率测量范围，并使整个测量装置得以小型数字化，在性能及价格上满足实际测量的需求。

附图说明

图1小型数字化比相测量装置的原理图

图2DDS分频处理模块示意图

图3DDS1模块示意图

图4DDS2模块示意图

图5相位差采集及积分A/D处理示意图

图6处理过程原理图

图7处理程序流程图

图8测试曲线图

具体实施方式

如图2所示，DDS分频处理模块：

参考时钟信号f₂经隔离放大器1后被送至走时计数器1，走时计数器1对f₂进行频率计数，通过单片机使能锁存器1对走时计数器1的计数值进行采样并锁存，从而得到具体的参考时钟信号的频率F2。被测频率信号f₁经隔离放大器2后其中一路被送至DDS1(如图3)的外部时钟输入端，作为DDS1工作用参考时钟，同时DDS1的外部数据通讯端口 (片选)、SCLK(写脉冲)、SDIO(数据)分别连接至单片机，用以接受来自单片机的控制字命令及数据的传输。

实际选用的DDS芯片内部有2个48位频率控制寄存器(F0、F1)，对于本装置被测频率信号f₁，当不使用DDS1内部PLL倍频功能时，48位的频率控制寄存器F0全填充1时，DDS1会有频率为f₁的时钟信号输出，但是在实际应用中，为了拓宽比相装置对被测频率信号的测量范围，如当参考时钟信号频率取10MHz，而被测信号频率为上百甚至几百赫兹时，就需要对被测频率信号先作分频处理，在保证原信号频率稳定度不受影响的前提下降低被测信号的频率。在本装置中，拟采用对被测信号f₁作1/100分频处理，通过单片机将具体的分频数值传送至DDS1实现信号分频处理，其数值分频值的计算方法如下：

$D=\frac{2^{48}\×f}{f_1}---\left(1\right)$

其中，D为所需要计算的具体分频数值，f₁为被测信号频率，f为所需要的具体分频信号频率，对于f＝(1/100)f₁情况，分频数值D应为2⁴⁸×10^-2。单片机与DDS1之间的通讯采用串行通讯的时序进行：

当

为高电平时，SCLK，SDIO引脚为高阻状态。当

为低电平时，DDS1将处于通讯状态，此时当单片机对引脚SCLK输入一个上升沿脉冲时，将使挂在数据总线SDIO上的以二进制表示的一位分频数值数据写入DDS1数据缓冲区，直至最终一个二进制分频率数值数据写入后，通过DDS1的内部比较器处理将会得到所要求的分频信号输出。

将经DDS1模块1/100分频处理后得到的频率信号f送至走时计数器2，走时计数器2对f进行频率计数，通过单片机使能锁存器2对走时计数器2的计数值进行采样并锁存，单片机通过对锁存器2计数数据的读取并作乘100处理后便可得到具体的被测信号的频率值F1。通过式(2)，单片机决定具体的传送至DDS2的分频参数：

$\mathrm{Data}=\frac{2^{48}\×(F2-\mathrm{\Δf})}{F1}---\left(2\right)$

式中，F1、F2为通过走时计数器2及走时计数器1对被测信号f₁及参考时钟信号f₂进行采样计数得到的具体频率值，Δf是一个预置的差频数值，其大小决定了最终进入相位采集的被测信号f_x与参考时钟信号f₀之间的频率差值。

经隔离放大器2后的被测信号另一路被送至DDS2(如图4所示)的外部时钟输入端，作为DDS2工作用参考时钟，同时DDS2的外部数据通讯端口 (片选)、SCLK(写脉冲)、SDIO(数据)分别连接至单片机，用以接受来自单片机的控制字命令及数据的传输。

经DDS2对被测信号按预置分频数值Data分频处理后，得到所需的f_x被测信号输出，然后送至滤波模块进行低通滤波处理后，直接输出。

相位差采集以及积分A/D处理：

我们采用LPC930系列微处理器来作为核心的处理单元，它是一款单片封装的微控制器，含有多种低成本的封装形式。它采用了高性能的处理器结构，内部集成了许多***级的功能，这样可大大减少元件的数目和电路板面积并降低***的成本。

其主要特性如下：

当操作频率为18MHz时，除乘法和除法指令外，高速80C51CPU的指令执行时间为111～222ns。同一时钟频率下，其速度为标准80C51器件的6倍。只需要较低的时钟频率即可达到同样的性能，这样无疑降低了功耗；内部集成了10位精度的A/D转换器；2个16位定时/计数器；增强型UART。具有波特率发生器、间隔检测、帧错误检测和自动地址检测能；512字节片内用户数据EEPROM存储区，可用来存放测量数据或设置参数等。

我们采用LPC930系列微处理器片内16位定时器作为相位差采集的时钟信号，10位精度的A/D作为记录仪，将测量数据结果通过RS232串行接口传递给计算机处理，数据存入硬盘，同时将测量曲线在显示器上绘出。

如图5所示：在相位差采集环节中，被测信号fx及参考时钟信号fo分别送至单片机的引脚P1.3和P1.4端，P1.6引脚输出直接作为比相后积分电路电平输入端。同时为使单片机能够正常稳定的工作，将一路外部时钟CLK信号送至单片机时钟输入端。在设计时采用了软件判断来完成相位差的采集，并通过引脚P1.6输出方波占空比来反映具体的相位差值，实现的原理如图6所示，具体实现过程如下(如图7所示)：

程序中对单片机内部的一个16位定时器设置了最小的定时时间，即将16位定时器的高8位和低8位均设置成0xFF，待下一个CPU执行周期到来时，就会申请定时器溢出中断，在相应的中断服务程序中判断被测信号fx及参考时钟信号fo上升沿到来情况。对于参考时钟信号fo，当上升沿到来时，设置相位差输出引脚P1.6为高电平，这时后续积分电路就会对积分电压进行累加；对于被测信号fx，当上升沿到来时，P1.6就会被置为低电平，这时积分电路的积分电压就会保持无变化。在16位定时器最小的定时周期内，即在一个完整的定时器溢出中断服务程序中，当fx、fo上升沿同时到来时，代表一个完整比相周期的结束，此时将积分器积分电压置0。

由上我们知道：

定时器的定时时间要越小越好，对于具体采用的单片机来说，其相应的外部时钟输入CLK信号频率以及频率稳定度要越高越好，这样一方面使单片机执行一个机器周期代码的时间缩短，另一方面当外部输入时钟信号的频率稳定度比较高时，对于每次定时器溢出中断响应的时间就比较准确，从而可以提高被测信号fx以及参考时钟信号fo的相差采集的分辨率。

程序中通过P1.6引脚输出信号的方波占空比反映两路信号的相差关系，当两路信号相位相差较大时，P1.6输出方波中高电平就会占大多数，连接到积分电路的输入电平端时相应的积分电压增加就会较快，当两路信号相位差较小时，P1.6输出方波中低电平就会占大多数，连接到积分电路的输入电平端时相应的积分电压增加就会较慢，而当两路信号相位相差在定时器最小定时周期内为0时，就会导致积分电路中总的积分电压置0，即完成了一个完整的比相周期。

经积分电路得到的比相积分电压送至单片机内部的A/D采样引脚P0.0。单片机片内为10位精度的A/D转换模块，能够代表的数值范围为0-1023，即数值0和1023分别代表着0°和360°相位差，那么设计的比相仪最小分辨率大概为360°/1024＝0.4°左右，即在实际比相时会存在着±0.4°左右的测量误差。在实际测量时，通常将参考时钟信号fo与被测信号fx的频率按照式(2)设置成相差某一较小的差频Δf进行相位差的采集与积分电压处理，单片机通过内部集成A/D采集积分电路的积分电压，并将采集得到的结果通过内部集成的增强型UART接口TX、RX以RS232串行通讯方式传送至PC机，其它的整个比相结果处理由PC端来完成。以实际的单片机10位精度的A/D采样模块，采样时间T＝10秒，测试曲线如图8所示为例，PC端在实际处理整个比相结果过程中，计算“小时稳定度”如下：

PC端通过接收单片机发送而来的积分电压数据，取其中的第1个、第360个、第720个...A/D采样电压数值(假定A/D采集范围为0～V)，将其转化为相位值₁、₂、…_i，具体的转化公式为：

式(3)整理后得：

其中N为第i个3600秒内所经历的360°完整的周期个数，V₁、V₂分别为第i-1和i-2个3600秒时刻所对应的A/D采样电压，φ_i即为所求的第i个3600秒所经历的总相位值，则第i个3600秒差频数据Δf_i计算为：

有了相应的Δf_i值，则可以将其代入公式(6)阿仑方差或公式(7)哈达码方差计算公式中计算相应的频率稳定度。

${\mathrm{\σ}}_y(2,\mathrm{\τ},\mathrm{\τ},f_h)=\sqrt{\frac{1}{2(N-1)}\underset{i=1}{\overset{N-1}{\mathrm{\Σ}}}{[f\left({\mathrm{\τ}}_{i+1}\right)-f\left({\mathrm{\τ}}_i\right)]}^2}---\left(6\right)$

$H{\mathrm{\σ}}_y(3,\mathrm{\τ})=\sqrt{\frac{1}{6(m-2)}\underset{k=1}{\overset{m-2}{\mathrm{\Σ}}}{(y_{k+2}-{2y}_{k+1}+y_k)}^2}---\left(7\right)$

式(6)及式(7)中τ为采样时间与采样周期，在本例中为10秒。N、m为测量次数，f(τ_i)和y_k表示第i或k个差频数值。需要注意的是：最终的频率稳定度结果由式(6)或(7)算得的值再除以N或m次测量内差频的平均值。

PC端将计算得到的频率稳定度结果显示给用户，同时还需要对单片机传送来的积分电压数据，按时域二维图形显示整个比相过程的实时测量曲线。

Claims (2)

1、一种小型数字化比相测量装置，它包括DDS分频处理模块，其特征是，DDS分频处理模块处理的被测信号和参考时钟信号连接到相位差采集器，相位差采集器信号连接到微处理器，微处理器比相后信号输入到积分电路及A/D模块。

2、如权利要求1所述小型数字化比相测量装置，其特征是相位差采集器、微处理器和A/D模块采用集成的LPC930系列单片机。

Images