CN200983364Y - 一种集成电路制造中提高对准精度的测试结构 - Google Patents
一种集成电路制造中提高对准精度的测试结构 Download PDFInfo
- Publication number
- CN200983364Y CN200983364Y CN 200620042880 CN200620042880U CN200983364Y CN 200983364 Y CN200983364 Y CN 200983364Y CN 200620042880 CN200620042880 CN 200620042880 CN 200620042880 U CN200620042880 U CN 200620042880U CN 200983364 Y CN200983364 Y CN 200983364Y
- Authority
- CN
- China
- Prior art keywords
- nanometers
- limit
- alignment
- octagon
- test structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本实用新型公开了一种集成电路制造中提高对准精度的测试结构,内外对准结构为正多边形。其有益效果是不仅支持半导体工艺中普遍采用的X轴、Y轴两维测试,更能够满足先进的对角线布局设计的需求,测试对角倾斜方向的套准表现,大大减少了数据处理运算时间并提高了相应的精度,且多边边界分离的设计结构提高了图形对比度。
Description
技术领域
本实用新型涉及集成电路制造技术领域,特别涉及一种集成电路制造中提高对准精度的测试结构。
背景技术
光刻技术伴随集成电路制造工艺的不断进步,线宽的不断缩小,半导体器件的面积正变得越来越小,半导体的布局已经从普通的单一功能分离器件,演变成整合高密度多功能的集成电路;由最初的IC(集成电路)随后到LSI(大规模集成电路),VLSI(超大规模集成电路),直至今天的ULSI(特大规模集成电路),器件的面积进一步缩小,功能更为全面强大。考虑到工艺研发的复杂性,长期性和高昂的成本等等不利因素的制约,如何在现有技术水平的基础上进一步提高器件的集成密度,缩小芯片的面积,在同一枚硅片上尽可能多的得到有效的芯片数,从而提高整体利益,将越来越受到芯片设计者,制造商的重视。其中光刻工艺就担负着关键的作用,对于光刻技术而言分辨率和对准精度即是其中的重中之重。
分辨率:半导体生产中使用的光刻技术主要基于光学的衍射原理。光学的衍射是光通过不透明体边缘、穿过狭缝或从划有平行直线的表面反射时产生偏折和出现一些彼此平行的亮带和暗带。当光线通过掩膜版时,由于受到掩膜版图形的影响,使光线发生偏折,根据掩膜版图形的尺寸大小从而产生数量不同的衍射级数,基本的计算工式:
P*Sinα=n*λ (公式1)
P是图形的透明区域和不透明部分的宽度的总和;α是衍射角度;λ是光刻机使用的波长;n即是衍射级数。
根据数值孔径,分辨率的概念和计算公式:
NA=N*Sinα (公式2)
R=K1*λ/NA (公式3)
NA(Numerical Aperture)是光刻机镜头能力的重要表征,数值越高其带来的分辨率R越高,K1是系数因子,与工艺的能力,设备的波长,数值孔径等的基本参数相关,N是光学镜头和硅片之间介质的折射率,折射率越大所得的数值孔径也越高。通常干法光刻技术的介质是空气,因此数值孔径的大小仅与最大捕获衍射角相关。当数值孔径为某个定值时通过公式2可以得到最大捕获衍射角,由此带入公式1得到可以被镜头收集的衍射级数。收集的衍射级数越多,图形的逼真程度越高,由此得到的空间图像对比度也会大大提高。随后空间图像被光敏材料吸收,通过显影成像。随着浸没式曝光的技术的引入,数值孔径已经突破了传统的概念,这大大提升了分辨率的表现。
对准精度:对准精度顾名思义即是用来表征图形的相互之间叠加、重合的准确性。半导体工艺越来越复杂,这导致仅仅依靠几层工艺的叠加已经不能满足多功能、高密度的需求,而多层工艺的相互组合关键就在于是否能够准确的重合。通常情况下,对准精度是最小线宽的1/3左右,随着线宽越来越小,器件密度不断提高,对准精度的规格也越发的严格。另外,复杂的工艺还引入了如应力形变、膜厚变化、形貌漂移等的不利因素,并且光刻设备、测试设备的测量误差,自身误差也将导致更多的不确定因素。一般情况下,对准被分为图形漂移、图形旋转、图形放大倍率变化、图形扭曲、直角图形位置偏移等多个不同的指标量,以往半导体工艺上都采用测量对准标记X轴、Y轴的表现然后进行大量的运算从而得到最终的对准数据,但是过多计算毫无疑问的就会产生误差和近似,这也就导致了诸多问题的隐患,当规范的要求不断收紧,问题就会更加明显,而且随着设计技术的发展,布局方式由原来的水平、垂直变为对角线布局,因而在倾斜方向的对准要求将成为至关重要的工艺参数。
实用新型内容
本实用新型需要解决的技术问题在于提供一种集成电路制造中提高对准精度的测试结构,以克服现有技术对准精度低、无法进行斜边对准的缺陷。
针对以上技术问题的技术方案如下:
包括内外相互嵌套且中心重合的两部分对准结构,其特征在于:内部对准结构为正多边形,其边数至少为八边形,相应地,外部对准结构也为正多边形,其边数与内部对准结构多边形的边数一致。
作为对本实用新型的改进,内部对准结构为当前需要对准的光刻工艺层,由光刻胶构成,形状为正多边形,且该正多边形可以为实心图形或分立的空心图形,对于空心图形,其多边形的每条边可互相分立并可向外多层重复延伸,即可以向外延伸为双边,三边,四边或五边及以上
作为对本实用新型的改进,所述外部对准测试结构由当前需要对准的光刻工艺层的前工艺层材料构成,所述的正多八边形的每条边互相分立并可向外多层重复延伸,即可以向外延伸为双边,三边,四边或五边及以上。
作为对本实用新型的改进,所述外部对准结构及空心图形的内部对准结构的每一边的形状可以是矩形或梯形。
本实用新型的有益效果是:创造性的提出八边形的多边边界分离结构,对准结构由内、外互相嵌套且中心重合的正八边形构成,其正八边形的每条边互相分立并可向外重复延伸。本测试结构不仅支持半导体工艺中普遍采用的X轴、Y轴两维测试,更能够满足先进的对角线布局设计的需求,测试对角倾斜方向的套准表现,大大减少了数据处理运算时间并提高了相应的精度(由于本专利不涉及相应计算流程,且本专利结构兼容标准的操作模式,故数学方程、操作测量流程不详加介绍)。而且多边边界分离的设计结构提高了图形对比度,减小了工艺的负面影响。
附图说明
图1是硅片上刻蚀的对准测试结构剖视图;
图2是对准测试结构上淀积多晶硅层后的剖视图;
图3是对准测试结构淀积多晶硅层进行光刻工艺后的剖视图;
图4是对准测试结构淀积多晶硅层进行光刻工艺后的的俯视图,其中光刻胶图形为实心;
图5是对准测试结构淀积多晶硅层进行光刻工艺后的的俯视图,其中光刻胶图形为空心;
图6是每条边互相分立并向外重复延伸的正八边形外部硅结构对准测试结构的构造;
图7是正八边形实心光刻胶的内部对准测试结构的构造;
图8是每条边互相分立并向外重复延伸的空心正八边形光刻胶内部对准测试结构的构造。
图中:
1:硅片对准测试结构;2:多晶硅;3:光刻胶;
A:对准记号下凹区域
具体实施方式
以下结合附图和实施例对本实用新型做详细说明。
如图1和图4,分别为外部对准结构的剖视图和俯视图。其中1为外部对准结构,图1中左图的***单边两条为对准标记,右图的对准标记为3条,左右图表示外部对准结构的正八边形的每条边可向外多层重复延伸,左图为双层,右图为三层,其中A为对准记号下凹区域。图1当中的凹槽对应于图4中的正八边形状3。
在图1的基础上淀积多晶硅层2后形成图2,再在图2的基础上进行光刻工艺即得到图3,图3的俯视图对应为图5。
在集成电路制造过程中,对每一需要光刻及对准的层次,均需要产生相应的对准结构,用当前需要对准的光刻工艺层图形(由光刻胶构成),和前工艺层进行对准。因此从图1至图5可知,本实用新型所说的测试结构包括内外相互嵌套且中心重合的两部分对准结构1和3,内部对准结构3为当前需要对准的光刻工艺层,由光刻胶构成,形状为正多边形,本实施例中为正八边形,相应地,外部对准结构由当前需要对准的光刻工艺层的前工艺层材料构成,形状为正八边形,外部对准结构正八边形的每条边是相互分开且可向外重复延伸的。图4中,内部对准结构3的光刻胶图形是实心图形,而图5中为空心图形,但无论哪种都可看出,正八边形的结构不仅可以支持水平和纵向的两维测试,更能满足对角倾斜方向的对准。
图6至图8分别标注了外部对准结构、实心光刻胶内部对准结构和空心光刻胶内部对准结构。
图6中,外部对准测试结构的刻蚀深度范围为300纳米-1600纳米,如:300纳米、400纳米、500纳米、600纳米、700纳米、800纳米、900纳米、1000纳米、1100纳米、1200纳米、1300纳米、1400纳米、1500纳米或1600纳米;内部对准测试结构为光刻胶,光刻胶的厚度范围为100纳米-1000纳米,如:100纳米、200纳米、300纳米、400纳米、500纳米、600纳米、700纳米、800纳米、900纳米、或1000纳米,内、外对准图形的中心重合。外部正八边形的特征为:由衬底硅构成的外部正八边形的内径a范围为300纳米-800纳米,如可为300纳米、400纳米、500纳米、600纳米、700纳米或800纳米;每边长b范围为100纳米-300纳米,如100纳米、150纳米、200纳米、250纳米或300纳米;每条边互相分立间距c范围可为10纳米-40纳米,如10纳米、15纳米、20纳米、25纳米、30纳米或40纳米;正八边形的每条边向外重复延伸其间距d范围为10纳米-30纳米,如10纳米、15纳米、20纳米、25纳米或30纳米;每条边的线宽e范围为10纳米-30纳米,如10纳米、15纳米、20纳米、25纳米或30纳米;外部正八形的每条边可以多次重复,如双边,三边,四边或五边。
图7中,由光刻胶构成内部正八边形为实心图形,A实心正八边形的每边长f范围是20纳米-200纳米,如20纳米、50纳米、100纳米、150纳米或200纳米。
图8为每条边互相分立并可向外重复延伸的光刻胶内部对准图形,也即是从图中看上去是空心的图形,其内径g范围是50纳米-400纳米,可为50纳米、100纳米、150纳米、200纳米、300纳米或400纳米;每边长h范围是20纳米-200纳米,可以是20纳米、50纳米、100纳米、150纳米或200纳米;每条边互相分立间距i范围是10纳米-40纳米,如可以是10纳米、15纳米、20纳米、25纳米、30纳米或40纳米;正八边形的每条边向外重复延伸其间距j范围是10纳米-30纳米,如可以是10纳米、15纳米、20纳米、25纳米或30纳米;每条边的线宽k范围是10纳米-30纳米,如可以是10纳米、15纳米、20纳米、25纳米或30纳米;内部正八形光刻胶图形的每条边可以多次重复,如双边,三边,四边或五边。
从上述对图6到图8的具体数据描述中可知,无论是外部对准部分还是内部对准部分,正多边形的每条边实际上都具有一定的空间尺寸,如上述提及的长和宽具体数值,本实用新型中的外部对准结构及空心内部对准结构的形状可以是矩形,也可以是梯形。
虽然已公开了本实用新型的优选实施例,但本领域技术人员将会意识到,在不背离本实用新型权利要求书中公开范围的情况下,任何各种修改、添加和替换均属于本实用新型的保护范围。
Claims (9)
1.一种集成电路制造中提高对准精度的测试结构,包括内外相互嵌套且中心重合的两部分对准结构,其特征在于:内部对准结构为正多边形,其边数至少为八,相应地,外部对准结构也为正多边形,其边数与内部对准结构多边形的边数一致。
2.如权利要求1所述的测试结构,其特征在于:所述内部对准结构为当前需要对准的光刻工艺层,由光刻胶构成,形状为正多边形,且该正多边形可以为实心图形或分立的空心图形。
3.如权利要求1所述的测试结构,其特征在于:所述外部对准测试结构由当前需要对准的光刻工艺层的前工艺层材料构成,所述的正多八边形的每条边互相分立并可向外多层重复延伸。
4.如权利要求1或3所述的测试结构,其特征在于:所述外部对准结构的每一边的形状可以是矩形或梯形。
5.如权利要求3所述的测试结构,其特征在于:外部对准测试结构的深度为:300纳米-1600纳米。
6.如权利要求3所述的测试结构,其特征在于:外部对准测试结构为正八边形,其内径为300纳米-800纳米;每边长是100纳米-300纳米;每条边互相分立间距为10-40纳米;正八边形的每条边向外重复延伸其间距为10纳米-30纳米;每条边的线宽为10纳米-30纳米。
7.如权利要求2所述的测试结构,其特征在于:如内部对准结构光刻胶图形为实心正八边形图形,则该实心正八边形的每边长是20纳米-200纳米。
8.如权利要求2所述的测试结构,其特征在于:如内部对准结构光刻胶图形为空心正八边形图形,每条边可互相分立并可向外多层重复延伸,光刻胶内部对准图形的内径为50纳米-400纳米;每边长是20纳米-200纳米;每条边互相分立间距为10纳米、15纳米-40纳米;正八边形的每条边向外重复延伸其间距为10纳米-30纳米;每条边的线宽为10纳米-30纳米。
9.如权利要求2或8所述的测试结构,其特征在于:所述内部对准结构的每一边的形状可以是矩形或梯形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200620042880 CN200983364Y (zh) | 2006-06-19 | 2006-06-19 | 一种集成电路制造中提高对准精度的测试结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200620042880 CN200983364Y (zh) | 2006-06-19 | 2006-06-19 | 一种集成电路制造中提高对准精度的测试结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN200983364Y true CN200983364Y (zh) | 2007-11-28 |
Family
ID=38910515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200620042880 Expired - Lifetime CN200983364Y (zh) | 2006-06-19 | 2006-06-19 | 一种集成电路制造中提高对准精度的测试结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN200983364Y (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111354714A (zh) * | 2018-12-21 | 2020-06-30 | 夏泰鑫半导体(青岛)有限公司 | 对准标记*** |
CN111477610A (zh) * | 2020-04-21 | 2020-07-31 | 錼创显示科技股份有限公司 | 对准结构 |
US11181834B2 (en) | 2020-04-21 | 2021-11-23 | PlayNitride Display Co., Ltd. | Alignment structure |
-
2006
- 2006-06-19 CN CN 200620042880 patent/CN200983364Y/zh not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111354714A (zh) * | 2018-12-21 | 2020-06-30 | 夏泰鑫半导体(青岛)有限公司 | 对准标记*** |
CN111354714B (zh) * | 2018-12-21 | 2022-02-15 | 夏泰鑫半导体(青岛)有限公司 | 对准标记*** |
US11605550B2 (en) | 2018-12-21 | 2023-03-14 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Alignment system |
CN111477610A (zh) * | 2020-04-21 | 2020-07-31 | 錼创显示科技股份有限公司 | 对准结构 |
US11181834B2 (en) | 2020-04-21 | 2021-11-23 | PlayNitride Display Co., Ltd. | Alignment structure |
CN111477610B (zh) * | 2020-04-21 | 2022-07-12 | 錼创显示科技股份有限公司 | 对准结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111656281B (zh) | 自参考和自校准干涉图案叠加测量 | |
US7473502B1 (en) | Imaging tool calibration artifact and method | |
CN109828440B (zh) | 基于衍射的套刻标识以及套刻误差测量方法 | |
US8717539B2 (en) | Calibration of optical line shortening measurements | |
WO2013123234A1 (en) | Image based overlay measurement with finite gratings | |
CN101042527A (zh) | 临界尺寸均匀性补偿方法 | |
US7427774B1 (en) | Targets for measurements in semiconductor devices | |
CN201740972U (zh) | 一种用于测量套准精度的测量结构 | |
CN200983364Y (zh) | 一种集成电路制造中提高对准精度的测试结构 | |
US20090135390A1 (en) | Lithographic alignment marks | |
KR100742968B1 (ko) | 마스크 제작 방법 및 마스크 바이어스 최적화 방법 | |
CN101982880A (zh) | 一种套准测量图形 | |
CN115188738A (zh) | 一种关键尺寸量测标记结构 | |
JP2012202980A (ja) | 検査方法および装置 | |
JP6863836B2 (ja) | ナノインプリント用テンプレート及び集積回路装置の製造方法 | |
CN102034736B (zh) | 接触孔的光刻方法 | |
US20230400777A1 (en) | Semiconductor device with grating structure | |
US20230400779A1 (en) | Method and system for overlay measurement | |
US20230194976A1 (en) | Overlay target design for improved target placement accuracy | |
US20240118606A1 (en) | Improved targets for diffraction-based overlay error metrology | |
US11720031B2 (en) | Overlay design for electron beam and scatterometry overlay measurements | |
JP2005005520A (ja) | 露光装置評価用フォトマスクの製造方法、露光装置評価用フォトマスクおよび収差評価方法 | |
Varga et al. | Ultra High Density RDL Patterning of High–Resolution Dielectrics by Maskless Exposure Technology for High Performance Computing and Artificial Intelligence | |
WO2023113850A1 (en) | Overlay target design for improved target placement accuracy | |
US20060266953A1 (en) | Method and system for determining a positioning error of an electron beam of a scanning electron microscope |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20071128 |
|
EXPY | Termination of patent right or utility model |