CN200969622Y

CN200969622Y - 嵌入式数字扫描变换器

Info

Publication number: CN200969622Y
Application number: CN 200620126545
Authority: CN
Inventors: 高兴斌; 吴其中
Original assignee: XIANGSHENG MEDICAL IMAGE CO Ltd WUXI
Current assignee: XIANGSHENG MEDICAL IMAGE CO Ltd WUXI
Priority date: 2006-11-20
Filing date: 2006-11-20
Publication date: 2007-10-31
Anticipated expiration: 2016-11-20

Abstract

嵌入式数字扫描变换器，由ARM嵌入式芯片电路、FPGA芯片电路和端口、A/D转换、D/A转换电路、VGA形成电路、LCD控制器电路、存储电路构成；主控板包括ARM微处理器，FPGA构成的数字化波束合成器、信号处理、实时控制、扫描变换和图像处理器；用于采样的12路8Bit A/D转换器连接FPGA，FPGA的输出连接VGA形成电路和LCD控制器电路再连接ARM嵌入式芯片电路；VGA形成电路还连接图像存储器和D/A转换电路；D/A转换电路输出接VGA视频信号及PAL全电视信号，ARM微处理器提供网络接口及外部存贮接口。本实用新型利用ARM嵌入式***的强大控制功能，控制采样、信号处理、数据处理和拼接、具好强大的数据处理功能。

Description

嵌入式数字扫描变换器

一、技术领域

本实用新型涉及嵌入式数字扫描变换器，应用于B超的控制***，尤其是一种相对独立的嵌入式数字扫描变换器结构，用于B超中关键的采样、信号处理、动态功能支持和数据处理。

二、背景技术

B超(包括彩色B超)的控制***，包括对显示屏的支持，以显示B超图象信息，控制***的主要功能就是按照一定时序将B超信息通过驱动显示屏的行扫描电路。现有技术中如本申请人的CN200420027437全数字化B超装置，基于PC平台实现的全数字化黑白超声装置，包括全数字化超声模块，PC模块，用户接口，电源单元四部分；所述全数字超声模块由波束形成板、发射接收板、探头转接板、控制接口卡、背板及通道连接板组成：波束形成板包括LVDS连接器、48通道的发射脉冲信号以及两路TGC信号电路发生电路，并由波束形成板提供探头转接板上的探头及基元选择电路的控制信号电路，波束形成板的48通道的发射脉冲信号以及两路TGC信号经过背板的连接器送至发射接收板，发射接收板的24路回波信号同样经过背板的连接器送至波束形成板；发射接收板与探头转接板上的探头及基元选择电路经通道连接板建立48路的信号连接；输入信号有来自发射接收板的24路经孔径预合成的回波信号以及来自探头转接电路的8位探头及插座识别码信号；所述发射接收板包括48通道的发射高压驱动电路、接收信号的模拟电路部分，模拟电路部分包括低噪声前置放大器、两级TGC放大器、抗混叠低通滤波器，还包括48通道至24通道的孔径预合成电路；发射接收板同样通过3只接插件与背板连接，其中输入信号有来自波束形成板48路发射脉冲信号、2路TGC信号、接收通道模拟开关控制信号，输出信号有送至波束形成板的24路回波信号，同时发射接收板提供48路双向信号经探头转接板的高压开关电路与探头连接；所述通道连接板，用于连接探头转接板和发射接收板之间的48路通道信号；

CN00240538是本申请人提出的数字扫描变换器，包括帧存储器、帧处理器、曲线形成器、字符存储器、D/A转换器等组成，并有微处理器的控制端和数据端与帧处理器和存储器的相应端口相连接，帧处理器由一片超大规模的可编程CPLD构成，其地址和信号端分别与帧存储器、曲线形成器、字符存储器、A/D、D/A转换器连接。

由于未使用嵌入式结构，数字扫描变换器的功能受限，包括采样率、信号处理、动态功能支持、数据处理和拼接等方面的软件和硬件均难有较好的发挥，难以提升B超的设备的换代。

ARM嵌入式***控制功能强大，控制采样、信号处理、数据处理和拼接、上位机的遥控服务软件和节目编排软件、具备强大功能的控制***的软硬件。

而且ARM嵌入式***在公开源代码的ARM-LINUX基础上进行开发，Linux的内核支持多线程的程序，根据要求完成信息内容显示；显示输出驱动程序：与FPGA的通讯采用标准的TFT接口，降低对***总线的占用，采用仿智能显示器的接口；解码支持库：负责提供MPEG4、MPEG2、H.264等视频软件解码工作，实现流畅的实时视频播放依靠ARM的多媒体指令或内部的DSP。

三、发明内容

本实用新型的目的是，提供一种嵌入式数字扫描变换器，具有升级的功能，使采样率、信号处理、动态功能支持、数据处理和拼接等方面的发挥功能，提升B超设备的换代。

本实用新型的技术解决是：嵌入式数字扫描变换器，由ARM嵌入式芯片电路、FPGA芯片电路和端口、A/D转换、D/A转换电路、VGA形成电路、LCD控制器电路、存储电路构成；主控板包括ARM微处理器，FPGA构成的数字化波束合成器、信号处理、实时控制、扫描变换和图像处理器；用于采样的12路8Bit A/D转换器连接FPGA，FPGA的输出连接VGA形成电路和LCD控制器电路再连接ARM嵌入式芯片电路；VGA形成电路还连接图像存储器和D/A转换电路；D/A转换电路输出接VGA视频信号及PAL全电视信号，ARM微处理器提供网络接口及外部存贮接口，方便图像存贮及***升级。

本实用新型由于具有ARM嵌入式芯片电路，支持基于二维线性插补的扫描变换，基于CORDIC算法的直角坐标变极坐标；帧存读写分时，写入以中断方式操作，帧存数据写入时钟为16MHz。ARM***在键盘的控制下一方面产生控制信号，通过控制总线对***发送控制信息，另一方面产生字符界面。LCD控制器，FPGA芯片电路的输出端连接总线端口，也与上位计算机控制***总线连接；ARM芯片和FPGA芯片电路及***接口电路用于芯片和***电路之间的数据传递和控制.

接口电路设有以太网接口、RS232或RS485通讯电路，超声界面显示生成器将图像数据与字符界面合成产生VGA复合超声图像信号，同时负责图像的存贮及电影回放，为适应图像记录要求，本部分还相应产生PAL制复合信号。

本实用新型特点是，利用ARM嵌入式***的强大控制功能，控制采样、信号处理、数据处理和拼接、具好强大的数据处理功能，提升了产品的档次。

四、附图说明

图1是本实用新型用于B超***结构框图

图2是本实用新型应用框图(顶视图)

图3是本实用新型DSC电路图

图4是本实用新型VGA信号及PAL制信号形成

图5是本实用新型VGA形成电路的电路图

图6是本实用新型ARM控制器电路图、

图7是本实用新型LCD控制器的电路图

图8是本实用新型存储器电路图

图9是本实用新型存储器电路图

五、具体实施方式

电源与接地：外部输入电源：

●VDD5V：数字电路电源，+5V±2％，800mA。

●A-5V：数字电路电源，+5V±2％，200mA。

●A+5V：模拟电路电源，+5V±2％，200mA。

本板产生的电源(图2中电源单元)：图2中还包括TXRV板和探头转接板(从探头输出回波信号)的位置。

VDD1.2V：数字电路电源，1.2V±2％，300mA，由LDO稳压器稳压产生。

VDD1.8V：数字电路电源，1.8V±2％，200mA，由LDO稳压器稳压产生。

VDD3.3V：数字电路电源，3.3V±2％，600mA，由LDO稳压器稳压产生。

DGND：数字地。AGND：模拟地。

数字地与模拟地严格分开，12路模数转换器所有模拟接地端与数字接地端以磁珠连接。

图3中DSC板即数字扫描控制板完成全数字化超声模块的主要功能；包括A/D转换、FPGA(EP2C35F464C7)构成的数字化波束合成器、信号处理、实时控制、扫描变换和图像处理器；用于采样的12路8Bit A/D转换器连接FPGA，FPGA的输出连接VGA形成电路和LCD控制器电路再连接ARM嵌入式芯片电路；VGA形成电路还连接图像存储器和D/A转换电路；D/A转换电路输出接VGA视频信号及PAL全电视信号，电路中包括12路8Bit A/D转换，采样率32MHz。数字化波束合成，提供12路数字接收通道及12路32MHz的采样脉冲，12通道分三组，用同一片FPGA实现，组内通道求和以并行方式实现，组间通道求和以串行方式实现，每通道处理内容包括隔直、延时、加权，设有隔直数字高通滤波器，通带截止频率小于2MHz，数字延时精度小于8ns，加权系数精度4bit，支持动态聚焦、动态孔径、动态变迹，1024段连续动态聚焦、128段动态孔径、128段动态变迹，支持奇偶线半节距扫描。信号处理提供TGC、动态滤波、低通滤波、二次抽样、线数据缓存，64段、32阶、8bit系数的动态滤波处理，32阶包络低通滤波器，8bit系数精度，低通滤波器带宽随二次抽样率改变，二次抽取因子变化范围2～40，提供512采样点乒乓线数据缓存，二次采样起始时间与采样点数可实时控制，支持多发射焦点的线数据拼接，线数据缓存数据输出时钟16MHz，图象处理提供动态范围变换与对数压缩，提供时间滤波、空间滤波、帧相关、灰阶变换，16档动态范围变换、对数压缩成256灰阶图象，4档边缘增强处理：OFF、1、2、3，4档时间平滑处理：OFF、1、2、3，6阶空间平滑处理，256线帧存储器、8档帧相关处理，支持16种灰阶变换、支持M型线数据处理。扫描变换512KB帧存可存1024线数据，前512线为B型数据区、后512线为M型数据区，支持256线B型数据的读写乒乓，支持512线的M型显示，支持最大4倍的局部放大，支持2B、4B、左右B+M和上下B+M显示，基于二维线性插补的扫描变换，基于CORDIC算法的直角坐标变极坐标，帧存读写分时，写入以中断方式操作，帧存数据写入时钟为16MHz。

图4及图5中数字扫描变换器及信号处理器，本电路由一片ALTERA公司的CYCLONE EP2C20F484C8完成，由于要在同一时间内完成VGA信号及PAL制信号，采用FPGA内部存贮器的高速特性，快读慢出，并利用显示行程的回扫特点进行两信号分时操作，同时兼顾虑VGA及PAL信号的行频及帧频选用外部时钟。ARM***在键盘的控制下一方面产生控制信号，通过控制总线对***发送控制信息，另一方面产生字符界面。超声界面显示生成器将图像数据与字符界面合成产生VGA复合超声图像信号，同时负责图像的存贮及电影回放，为适应图像记录要求，本部分还相应产生PAL制复合信号。

图6、图7ARM控制器及LCD控制器的电路图

本部分电路选用Atmel AM9200嵌入式***作为***控制器，选用linux操作***，负责B超***的控制，友好的人机界面，软件升级及***维护及为方便。图7中LCD控制芯片为U29和U30。

图8存储器电路图中数字扫描变换四分帧存储U2-U5，参与二维图像插补运算

图9存储器电路图图像帧存控制芯片U6。

Claims

1、嵌入式数字扫描变换器，其特征是由ARM嵌入式芯片电路、FPGA芯片电路和端口、A/D转换、D/A转换电路、VGA形成电路、LCD控制器电路、存储电路构成；主控板包括ARM微处理器，FPGA构成的数字化波束合成器、信号处理、实时控制、扫描变换和图像处理器；用于采样的12路8Bit A/D转换器连接FPGA，FPGA的输出连接VGA形成电路和LCD控制器电路再连接ARM嵌入式芯片电路；VGA形成电路还连接图像存储器和D/A转换电路；D/A转换电路输出接VGA视频信号及PAL全电视信号，ARM微处理器提供网络接口及外部存贮接口。

2、根据权利要求1所述的嵌入式数字扫描变换器，其特征是接口电路设有以太网接口、RS232或RS485通讯电路。