CN1980103B - 一种收发信机指标的测试装置及*** - Google Patents

Abstract

本发明提出一种收发信机指标的测试装置及***，该测试装置由发送测试电路、接收测试电路以及时钟发生电路组成，其中时钟发生电路提供本装置中各组成电路以及***的待测试收发信机提供工作时钟，本发明所述的方案可以方便地对收发信机的收发指标进行测试，且在发现问题时能够区分是发射还是接收的问题；本发明在进行接收机灵敏度的测试中采用测试EMV值的方法来代替比特误码率的测试，使得本测试装置以及***显著的提高了测试的速度，简化了测试需要的仪器设备。

Description

一种收发信机指标的测试装置及***

技术领域

本发明涉及测试收发信机指标的测试技术，尤其是无线电***中的一种收/发信机的测试装置及***。

背景技术

在无线电***中，收发信机的各种技术指标通常都是***的关键性指标。如在WCDMA***中发信端的误差矢量幅度(EVM)、邻道功率泄漏(ACPR)、峰值码域误差(PCDE)，收信端的接收灵敏度、临道选择性、单板阻塞指标等都对***的性能有较大的影响。

误差矢量幅度(EVM)通常用来描述发射机的调制质量，EVM代表矢量误差的幅度值，不是一个统计量。如图1所示，误差矢量是指定时间理想矢量信号与实际矢量信号之间的矢量差。误差矢量幅度(EVM)是一段时间之内的误差矢量的均方根值。

灵敏度是满足指定BER(比特错误率)的情况下，接收机所能接收的最小信号的幅值。通常使用信号电压的幅值来描述灵敏度。在一种特定的调制方式下，BER与信号的信噪比SNR是一种特定的关系。例如WCDMA***要求BER＜0.001，相当于SNR＞7dB，信噪比和EVM有 $\mathrm{EVM}={10}^{-\frac{\mathrm{SNR}}{20}}$ (当SNR＞0)的转换关系。即在EVM小于44.7％的情况下，相当于***的误码率BER＜0.001。如果通过误码率进行测试，由于误码率本身是一个统计值，要达到一定的测试精度必须进行长时间的统计，对码流中传输正确和错误的比特分别计数，所以测试速度比较慢。

在设备使用之前对收发信机的上述指标进行测量是非常必要的，因为上述指标的恶化对整个无线***的通信质量，***容量都有较大的影响。通常使用的方式是在设备开发的初期对收发信机的各种指标进行详细的测量认定，而在生产阶段，仅仅对少量的收发信机的样本进行测量。这样进行测试的一个问题是，很难保证所有出厂的收发信机产品的指标。

目前使用较多的一种测试方法是在***上对包括基带部分的整个***进行测试。但是这种测试方法花费的时间较长，因此只能够对部分样本进行测试，这种方法的另一个问题是，当测试不能通过时很难区分是收发信机出了问题还是***的其他部分有问题。

目前还有的一种测试方式如中国专利CN98813155所述，采用收发信机自环的方式进行测量，这种测试方式的优点是不需要外加测试装置，但是这种测试方法的缺点是不能精确的测量发射和接收指标，而且在发现问题时不能够区分是发射还是接收的问题。

发明内容

本发明要解决的技术问题是提供一种收发信机指标的测试装置以及测试***，实现可以方便地对收发信机的收发指标进行测试，且在发现问题时能够区分是发射还是接收的问题的发明目的。

另外本发明在进行接收机灵敏度的测试中采用测试EVM值的方法来代替比特误码率的测试，提高了测试速度，简化了测试需要的仪器。

为了解决以上技术问题，本发明提出了如下的技术方案：

一种收信机指标的测试装置，连接于收信机与接收指标测试仪表之间，包括接收测试电路以及为接收测试电路提供时钟脉冲的时钟发生电路；

所述的接收测试电路由接收数据转换电路以及数模转换电路构成，所述的接收数据转换电路接收收信机传递的数据，转换成数模转换电路所需要的数据格式后传送给所述的数模转换电路，所述的数模转换电路将其转换成模拟信号输出至接收指标测试仪表。

所述的收信机指标的测试装置的接收数据转换电路为可编程控制逻辑或数字信号处理电路，所述的数模转换电路为采用与接收数据转换电路相适应的速率和位数的数模转换器。

所述的收信机指标的测试装置还包括发送测试电路，所述时钟发生电路与该发送测试电路连接，为该发送测试电路提供时钟信号，该发送测试电路连接于上位机与发信机之间，该发送测试电路包括发送数据存储器和数据发送控制电路，所述发送数据存储器用于存储测试用的数据，所述数据发送控制电路读出存储的所述测试数据进行转换后传送至发信机。

所述的收信机指标的测试装置的发送测试电路还包括数据更新控制电路，用于在数据更新状态下从上位机下载测试数据并保存到所述发送数据存储器，所述数据发送控制电路在数据发送状态下再从所述发送数据存储器读出测试数据。

所述的收信机指标的测试装置的数据更新控制电路为CPU或可编程逻辑电路；所述的发送数据存储器为内存或闪存；所述的数据发送控制电路为可编程逻辑或数字信号处理电路。

所述的收信机指标的测试装置的时钟发生电路包括锁相环电路、晶体震荡电路、时钟时序产生电路；所述的锁相环电路用于接收由接收指标测试仪表输入的参考时钟，锁相环电路将该时钟信号传送给所述晶体震荡电路，使晶体震荡电路与外部输入的时钟参考信号同步；所述的晶体振荡电路将时钟信号传送至所述的时钟时序产生电路，所述时钟时序产生电路依据接收的时钟信号产生收信机以及接收测试电路的工作时钟。

所述的锁相环电路为锁相环芯片构成；所述的晶体震荡电路为恒温或压控晶振；所述时钟时序产生电路为可编程逻辑芯片。

本发明还指出一种发信机指标的测试装置，连接于上位机与发信机之间，包括发送测试电路以及为发送测试电路提供时钟脉冲的时钟发生电路；该发送测试电路包括发送数据存储器和数据发送控制电路，所述发送数据存储器用于存储测试用的数据，所述数据发送控制电路读出存储的所述测试数据进行转换后传送至发信机。

所述的发信机指标的测试装置的发送测试电路还包括数据更新控制电路，用于在数据更新状态下从上位机下载测试数据并保存到所述发送数据存储器，所述数据发送控制电路在数据发送状态下再从所述发送数据存储器读出测试数据。

所述的发信机指标的测试装置所述的数据更新控制电路为CPU或可编程逻辑电路；所述的发送数据存储器为内存或闪存；所述的数据发送控制电路为可编程逻辑或数字信号处理电路。

所述的发信机指标的测试装置的时钟发生电路包括锁相环电路、晶体震荡电路、时钟时序产生电路；所述的锁相环电路接收参考时钟输入信号，锁相环电路将该时钟信号传送给所述晶体震荡电路，使晶体震荡电路与外部输入的时钟参考信号同步；所述的晶体振荡电路将时钟信号传送至所述的时钟时序产生电路，所述时钟时序产生电路依据接收的时钟信号产生发信机以及发送测试电路的工作时钟。所述的锁相环电路为锁相环芯片构成；所述的晶体震荡电路为恒温或压控晶振；所述时钟时序产生电路为可编程逻辑芯片。

本发明还指出一种收发信机指标的测试***，包括收发信机测试装置、待测试收发信机、上位机、发射指标测试仪表以及接收指标测试仪表，该收发信机测试装置由发送测试电路和接收测试电路以及时钟发生电路组成，所述的时钟发生电路为发送测试电路和接收测试电路以及待测试收发信机提供工作时钟脉冲；

所述的接收指标测试仪表为时钟发生电路提供参考时钟脉冲；

其中上位机与发送测试电路连接，发送测试电路将测试数传送给待测试收发信机，再由待测试收发信机的发送端口传送给发射指标测试仪表；

待测试收发信机通过其接收端口接收测试信号传送给接收测试电路，接收测试电路对信号转换后输出给接收指标测试仪表。

所述的收发信指标测试***的接收指标测试仪表为测试误差矢量幅度的仪表。

所述的收发信指标测试***的接收测试电路由接收数据转换电路以及数模转换电路构成，所述的接收数据转换电路接收收信机传递的数据，转换成数模转换电路所需要的数据格式后传送给所述的数模转换电路，所述的数模转换电路将其转换成模拟信号输出至接收指标测试仪表。所述的接收数据转换电路为可编程控制逻辑或数字信号处理电路，所述的数模转换电路为采用与接收数据转换电路相适应的速率和位数的数模转换器。

所述的收发信机指标测试***的发送测试电路包括发送数据存储器和数据发送控制电路，所述发送数据存储器用于存储测试用的数据，所述数据发送控制电路读出存储的所述测试数据进行转换后传送至发信机。

所述发送测试电路还包括数据更新控制电路，用于在数据更新状态下从上位机下载测试数据并保存到所述发送数据存储器，所述数据发送控制电路在数据发送状态下再从所述发送数据存储器读出测试数据。

所述的数据更新控制电路为CPU或可编程逻辑电路；所述的发送数据存储器为内存或闪存；所述的数据发送控制电路为可编程逻辑或数字信号处理电路。

所述的收发信机指标测试***的时钟发生电路包括锁相环电路、晶体震荡电路、时钟时序产生电路；所述的锁相环电路接收由接收指标测试仪表输入的参考时钟，将该时钟信号传送给所述晶体震荡电路，使晶体震荡电路与外部输入的时钟参考信号同步；所述的晶体振荡电路将时钟信号传送至所述的时钟时序产生电路，所述时钟时序产生电路依据接收的时钟信号产生收发信机、接收测试电路以及发送测试电路的工作时钟。

所述的锁相环电路为锁相环芯片构成；所述的晶体震荡电路为恒温或压控晶振；所述时钟时序产生电路为可编程逻辑芯片。

本发明的技术效果是显著的，本发明所述的收发信机测试装置具有发送数据存储、时钟发生、接受信号变换电路，使用本装置在进行发送测试时可以选择使用不同的数据源进行发送，在接收测试时在仪器的辅助下可以较快的测试接收指标；本发明在进行接收机灵敏度的测试中采用测试EVM值的方法来代替比特误码率的测试，这种方法显著地提高了测试的速度，简化了测试需要的仪器设备；本发明与现有技术相比，采用单独测试收信机和发信机的方式，可将无线***中的其他部分的故障隔离出去，可以清楚的判断是收信机或发信机的问题。

附图说明

图1是误差矢量幅度的表示图。

图2是本发明的实施例一的结构框图。

图3是本发明的实施例二的结构框图。

图4是本发明的实施例三的结构框图。

图5是本发明的实施例三组成的测试***的结构框图。

具体实施方式

下面结合附图对本发明作进一步的详细说明。

实施例一

如图2所示的收信机指标的测试装置，该装置连接于收信机与接收指标测试仪表之间，包括接收测试电路2以及为接收测试电路提供时钟脉冲的时钟发生电路3；所述的接收测试电路2由接收数据转换电路22以及数模转换电路21构成，所述的接收数据转换电路22接收收信机传递的数据，转换成数模转换电路所需要的数据格式并传送给所述的数模转换电路，所述的数模转换电路21将该数字信号转换成模拟信号输出至接收指标测试仪表。

在本实施例中，所述的接收数据转换电路为可编程控制逻辑或数字信号处理(DSP)电路，所述的数模转换电路为采用与接收数据转换电路相应的速率和位数的DA转换器。

所述的时钟发生电路3包括锁相环电路31、晶体震荡电路32和时钟时序产生电路33；由接收指标测试仪表输入参考时钟至所述的锁相环电路，锁相环电路将该时钟信号传送给晶体震荡电路，使晶体震荡电路与外部输入的时钟参考信号同步；所述的晶体振荡电路将时钟信号传送至所述的时钟时序产生电路，时钟时序产生电路依据接收的时钟信号产生收信机以及接收测试电路的工作时钟。该晶体震荡电路为本装置中的所有电路提供时钟基准，并且其精度应满足本装置中的电路与被测试收信机对时钟精度的要求

所述的锁相环电路为锁相环芯片构成；所述的晶体震荡电路为恒温或压控晶振；所述时钟时序产生电路为可编程逻辑芯片。

在进行接收指标的测试时将信号源接到待测试的收信机的接收端口，设置信号源输出一定格式的测试信号。接收测试电路接收来自收信机的数字信号经过接收数据转换电路的格式转换后送入数模转换电路中。数模转换电路将数字信号转换为模拟信号输出，供接收测试仪表进行接收指标测试。

进行接收机的灵敏度的测量中，采用EVM值等效比特误码率的方式进行测量，由现有技术可知在一种特定的调制方式下，这两种指标值之间有一一对应的关系，可以通过数值计算的方法进行换算，因此两种指标测试得到的值都可以真实反应收信端的质量，所以大大的缩短了测量时间，简化了测试所需仪器，提高了测试效率。

实施例二

图3所示为一种发信机指标的测试装置，该装置连接于上位机与发信机之间，包括发送测试电路1以及为发送测试电路1提供时钟脉冲的时钟发生电路3；该发送测试电路1包括数据更新控制电路11、发送数据存储器12和数据发送控制电路13。

数据更新控制电路11用于在数据更新状态下，控制从上位机下载测试数据，并将数据存储在发送数据存储器12中。数据发送控制电路13用于在数据发送状态下，读出发送数据存储器12中存储的数据，进行转换后传送至发信机。

在本实施例中所述的数据更新控制电路为CPU或可编程逻辑电路；所述的发送数据存储器为内存或闪存；所述的数据发送控制电路为可编程逻辑或数字信号处理电路。

本实施例中采用的时钟发生器电路的结构以及原理可与实施例1所述的内容一致，在此不在赘述。

在本实施例中，所述数据更新控制电路可以采用网口、串口或者其他接口从上位机接收发送数据，所述数据更新控制电路提供相应的数据、地址、控制接口与发送数据存储器相连；所述数据更新控制电路采用上述接口更新发送数据存储器内的内容。所述数据发送控制电路与发送数据存储器的数据、地址、控制接口相连，并提供相应接口与待测试的收发信机的发信机相连。即所述发送数据存储器的数据、地址、控制接口同时与数据更新控制电路和数据发送控制电路相连。所述发送数据存储器可以是掉电易失的或者是非掉电易失的。所述发送数据存储器的容量根据测试需求的数据量确定，可以选择存储一组或者是多组测试数据。

在进行发送指标的测试时，根据需要的测试内容，从上位机下载对应的测试数据到发送数据存储器12，下载的过程由数据更新控制电路11控制。如果发送数据存储器12选用非易失性存储器可将常用的一组或者几组测试数据存储在发送数据存储器12中，这样就不需要每次测试时都重新下载数据。数据下载完成后数据发送控制电路13取得发送数据存储器12的控制权，从发送数据存储器12中读出数据转换为指定的格式后送到待测试的收发信机的发信单元。待测试的收发信机的发信单元将此数字信号转换为射频信号输出，将发射指标测试仪表接到收发信机的发送端口就可以方便的对各种发送指标进行测试。

实施例三

如图4所示，为本发明的实施例三的结构，在本实施例中，本发明的装置可以对接收以及发送指标进行测试，由图示可见，本装置的发送测试电路1与接收测试电路2是两个相对独立的部分，分别用于对收发信机的发射通路与接收通路进行测试，而时钟发生电路3用来产生发送测试电路1、接收测试电路2与待测试收发信机所需要的时钟，实现同时进行收发信机的发送指标测试和接收指标测试。

当然本实施例所述的装置也可以实现本发明的实施例一以及实施例二的功能，即可以单独进行发送指标测试或者接收指标测试。

在本实施例中，时钟发生电路3在上电时自动配置锁相环电路31，在有外部输入参考时钟的情况下使晶体振荡电路32锁定到外部输入参考时钟，在没有外部输入参考时钟的情况下使晶体振荡电路32工作在预设的频率输出。时钟时序产生电路33根据晶体振荡电路32输出的时钟产生待测试的收发信机所需的各种时钟和发送测试电路1、接收测试电路2所需的工作时钟。

本实施例的接收以及发送指标的测试过程与实施例一和实施例二一致，故在此不再赘述。

综上所述，本发明提出的收发信机测试装置，由于采用单独测试收信机和发信机的方法，故较现有技术相比，将无线***中其它部分的故障隔离出去，可以清楚的判断是收信机或是发信机出现问题。发信机测试电路部分采用可更新的数据存储器，可以加载任意需要的测试数据进行测试。接收测试电路将收信机的接收信号重新转换为模拟信号输出，方便使用各种仪器进行测量。在接收机灵敏度的测量中，采用EVM值等效比特误码率的方式进行测量，大大缩短了测量时间，简化了测试所需的仪器，提高了测试的效率。

以下对本发明提出的***进行说明：

本发明在上述的测试装置的基础上，提出了一种收发信机指标的测试***，如图5所示，该***包括收发信机测试装置、待测试收发信机、上位机、发射指标测试仪表以及接收指标测试仪表，该收发信机测试装置由发送测试电路和接收测试电路以及时钟发生电路组成，所述的时钟发生电路为发送测试电路和接收测试电路以及待测试收发信机提供工作时钟脉冲；所述的接收指标测试仪表为时钟发生电路提供参考时钟脉冲；其中上位机与发送测试电路连接，发送测试电路将测试数传送给待测试收发信机，再由待测试收发信机的发送端口传送给发射指标测试仪表；待测试收发信机通过其接收端口接收测试信号传送给接收测试电路，接收测试电路对信号转换后输出给接收指标测试仪表。

本***中的收发信机测试装置中包括的发送测试电路、接收测试电路以及时钟发生电路的构成与上述实施例的结构以及工作原理相同，在此不再赘述。

本发明所指的***采用了带发送数据存储、时钟发生、接受信号变换的收发信机测试装置，使用了该装置的***可以方便的对收发信机的收发指标进行测试，在进行发送测试的时候，可以选择使用不同的数据源进行发送，在接收测试时在仪器的辅助下可以较快的测试接收指标，尤其是在进行接收机灵敏度的测试中采用测试EVM值的方法来代替比特误码率的测试，根据现有技术的内容可知在特定的调制方式下，这两种指标值之间有一一对应的关系，是可以通过数值计算的方法进行换算，因此两种指标测试得到的值可以真实反应收信端的质量。这种测试显著提高了测试的速度，简化了测试需要的仪器设备。

另外本***的发送测试电路中设置数据存储器，这样就不需要每次测试的时候都重新机进行数据下载，也提高了测试效率。

综上所述，本发明所述的***可以解决现有技术中存在的技术问题，并实现本发明的目的，可以方便地对收发信机的收发指标进行测试，且在发现问题时能够区分是发射还是接收的问题。

Claims (20)

1.一种收信机指标的测试装置，连接于收信机与接收指标测试仪表之间，其特征在于，包括接收测试电路以及为接收测试电路提供时钟脉冲的时钟发生电路；

所述的接收测试电路由接收数据转换电路以及数模转换电路构成，所述的接收数据转换电路接收收信机传递的数据，转换成数模转换电路所需要的数据格式后传送给所述的数模转换电路，所述的数模转换电路将其转换成模拟信号输出至接收指标测试仪表；

该测试装置还包括发送测试电路，所述时钟发生电路与该发送测试电路连接，为该发送测试电路提供时钟信号，该发送测试电路连接于上位机与发信机之间，该发送测试电路包括发送数据存储器和数据发送控制电路，所述发送数据存储器用于存储测试数据，所述数据发送控制电路读出存储的所述测试数据进行转换后传送至发信机。

2.如权利要求1所述的收信机指标的测试装置，其特征在于，所述的接收数据转换电路为可编程控制逻辑或数字信号处理电路，所述的数模转换电路为采用与接收数据转换电路相适应的速率和位数的数模转换器。

3.如权利要求1所述的收信机指标的测试装置，其特征在于，所述发送测试电路还包括数据更新控制电路，用于在数据更新状态下从上位机下载测试数据并保存到所述发送数据存储器，所述数据发送控制电路在数据发送状态下再从所述发送数据存储器读出测试数据。

4.如权利要求3所述的收信机指标的测试装置，其特征在于，所述的数据更新控制电路为CPU或可编程逻辑电路；所述的发送数据存储器为内存或闪存；所述的数据发送控制电路为可编程逻辑或数字信号处理电路。

5.如权利要求1所述的收信机指标的测试装置，其特征在于，所述的时钟发生电路包括锁相环电路、晶体震荡电路、时钟时序产生电路；所述的锁相环电路用于接收由接收指标测试仪表输入的参考时钟，锁相环电路将该时钟信号传送给所述晶体震荡电路，使晶体震荡电路与外部输入的时钟参考信号同步；所述的晶体振荡电路将时钟信号传送至所述的时钟时序产生电路，所述时钟时序产生电路依据接收的时钟信号产生收信机以及接收测试电路的工作时钟。

6.如权利要求5所述的收信机指标的测试装置，其特征在于，所述的锁相环电路为锁相环芯片构成；所述的晶体震荡电路为恒温或压控晶振；所述时钟时序产生电路为可编程逻辑芯片。

7.一种发信机指标的测试装置，连接于上位机与发信机之间，其特征在于，包括发送测试电路以及为发送测试电路提供时钟脉冲的时钟发生电路；该发送测试电路包括发送数据存储器和数据发送控制电路，所述发送数据存储器用于存储测试数据，所述数据发送控制电路读出存储的所述测试数据进行转换后传送至发信机；

所述测试装置还包括接收测试电路，时钟发生电路为该接收测试电路提供时钟脉冲；

所述的接收测试电路由接收数据转换电路以及数模转换电路构成，所述的接收数据转换电路接收收信机传递的数据，转换成数模转换电路所需要的数据格式后传送给所述的数模转换电路，所述的数模转换电路将其转换成模拟信号输出至接收指标测试仪表。

8.如权利要求7所述的发信机指标的测试装置，其特征在于，所述发送测试电路还包括数据更新控制电路，用于在数据更新状态下从上位机下载测试数据并保存到所述发送数据存储器，所述数据发送控制电路在数据发送状态下再从所述发送数据存储器读出测试数据。

9.如权利要求8所述的发信机指标的测试装置，其特征在于，所述的数据更新控制电路为CPU或可编程逻辑电路；所述的发送数据存储器为内存或闪存；所述的数据发送控制电路为可编程逻辑或数字信号处理电路。

10.如权利要求7所述的发信机指标的测试装置，其特征在于，所述的时钟发生电路包括锁相环电路、晶体震荡电路、时钟时序产生电路；所述的锁相环电路接收参考时钟输入信号，锁相环电路将该时钟信号传送给所述晶体震荡电路，使晶体震荡电路与外部输入的时钟参考信号同步；所述的晶体振荡电路将时钟信号传送至所述的时钟时序产生电路，所述时钟时序产生电路依据接收的时钟信号产生发信机以及发送测试电路的工作时钟。

11.如权利要求10所述的发信机指标的测试装置，其特征在于，所述的锁相环电路为锁相环芯片构成；所述的晶体震荡电路为恒温或压控晶振；所述时钟时序产生电路为可编程逻辑芯片。

12.一种收发信机指标的测试***，其特征在于，包括收发信机测试装置、待测试收发信机、上位机、发射指标测试仪表以及接收指标测试仪表，该收发信机测试装置由发送测试电路和接收测试电路以及时钟发生电路组成，所述的时钟发生电路为发送测试电路和接收测试电路以及待测试收发信机提供工作时钟脉冲；

所述的接收指标测试仪表为时钟发生电路提供参考时钟脉冲；

其中上位机与发送测试电路连接，发送测试电路将测试数传送给待测试收发信机，再由待测试收发信机的发送端口传送给发射指标测试仪表；

待测试收发信机通过其接收端口接收测试信号传送给接收测试电路，接收测试电路对信号转换后输出给接收指标测试仪表。

13.如权利要求12所述的收发信指标测试***，其特征在于，所述的接收指标测试仪表为测试误差矢量幅度的仪表。

14.如权利要求12所述的收发信指标测试***，其特征在于，所述的接收测试电路由接收数据转换电路以及数模转换电路构成，所述的接收数据转换电路接收收信机传递的数据，转换成数模转换电路所需要的数据格式后传送给所述的数模转换电路，所述的数模转换电路将其转换成模拟信号输出至接收指标测试仪表。

15.如权利要求14所述的收发信机指标测试***，其特征在于，所述的接收数据转换电路为可编程控制逻辑或数字信号处理电路，所述的数模转换电路为采用与接收数据转换电路相适应的速率和位数的数模转换器。

16.如权利要求12所述的收发信机指标测试***，其特征在于，所述的发送测试电路包括发送数据存储器和数据发送控制电路，所述发送数据存储器用于存储测试数据，所述数据发送控制电路读出存储的所述测试数据进行转换后传送至发信机。

17.如权利要求16所述的收发信机指标测试***，其特征在于，所述发送测试电路还包括数据更新控制电路，用于在数据更新状态下从上位机下载测试数据并保存到所述发送数据存储器，所述数据发送控制电路在数据发送状态下再从所述发送数据存储器读出测试数据。

18.如权利要求17所述的收发信机指标测试***，其特征在于，所述的数据更新控制电路为CPU或可编程逻辑电路；所述的发送数据存储器为内存或闪存；所述的数据发送控制电路为可编程逻辑或数字信号处理电路。

19.如权利要求12所述的收发信机指标测试***，其特征在于，所述的时钟发生电路包括锁相环电路、晶体震荡电路、时钟时序产生电路；所述的锁相环电路接收由接收指标测试仪表输入的参考时钟，将该时钟信号传送给所述晶体震荡电路，使晶体震荡电路与外部输入的时钟参考信号同步；所述的晶体振荡电路将时钟信号传送至所述的时钟时序产生电路，所述时钟时序产生电路依据接收的时钟信号产生收发信机、接收测试电路以及发送测试电路的工作时钟。

20.如权利要求19所述的收发信机指标测试***，其特征在于，所述的锁相环电路为锁相环芯片构成；所述的晶体震荡电路为恒温或压控晶振；所述时钟时序产生电路为可编程逻辑芯片。

Images