CN1979857B - 具有电容器和场效应晶体管的电路装置和利用它的显示设备 - Google Patents

具有电容器和场效应晶体管的电路装置和利用它的显示设备 Download PDF

Info

Publication number
CN1979857B
CN1979857B CN200610143639.0A CN200610143639A CN1979857B CN 1979857 B CN1979857 B CN 1979857B CN 200610143639 A CN200610143639 A CN 200610143639A CN 1979857 B CN1979857 B CN 1979857B
Authority
CN
China
Prior art keywords
electrode
capacitor
nano
wire
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610143639.0A
Other languages
English (en)
Other versions
CN1979857A (zh
Inventor
盐谷俊介
池田外充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1979857A publication Critical patent/CN1979857A/zh
Application granted granted Critical
Publication of CN1979857B publication Critical patent/CN1979857B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在具有场效应晶体管和电容器的电路装置中，电容器被连接到场效应晶体管的栅极、源极和漏极中的至少一个电极，场效应晶体管具有由第一纳米线组成的沟道，电容器包括由具有导电率的第二纳米线组成的第一电极、局部覆盖第一电极的***面的电介质层和覆盖电介质层的***面的第二电极。

Description

具有电容器和场效应晶体管的电路装置和利用它的显示设备
技术领域
本发明涉及具有采用纳米线作为沟道的场效应晶体管和采用纳米线的电容器的电路装置。本发明还涉及采用该电路装置的显示设备。
背景技术
近来，随着用于LSI的精细工作技术的进展，在提高CPU计算速度、增加半导体存储器容量和电子装置小型化方面有显著的进步。然而，LSI的图案制作是通过包括曝光的顶部向下(bottom-down)方法进行的，它的制作精度限于几十纳米。虽然扫描隧道显微镜(STM)和原子力显微镜(AFM)对于形成几纳米结构是有用的，但这些技术不易应用于较大面积结构。所以，对于电子电路的更高的集成必须有新颖的技术。
为了解决上述问题，所公开的一种方法是使用纳米线用于电子电路。纳米线主要通过底部向上(bottom-up)方法产生。纳米线预期提供其密度比通过顶部向下方法提供的传统的电路的密度高一个或更多位数字的电路。由于几纳米的尺寸预期给出像量子效应那样的新颖效应，通过利用由量子效应给出的非线性光学特性，纳米线例如具有提供诸如超高速开关元件那样的革新新颖器件的可能性。这里，术语“顶部向下方法”是对于处理制作较小尺寸产品的体材料的精细处理技术的一般术语。术语“底部向上方法”是指其中生成诸如纳米线的较小物质和然后将其放大的精细组装方法。
纳米线研究包括利用半导体纳米线的FET技术。半导体纳米线FET(场效应晶体管)采用具有几百到几千cm2/Vs的高迁移率的半导体纳米线作为导通沟道，并且用于较精细的电路(例如，专利文件1)。
上述的半导体纳米线FET可以通过在基片上于溶液中施加半导体纳米线的扩散而被形成(例如，非专利文件1：X.Duan等，Nature，425(2003)274)。这种技术使得能在想要的基片上以低成本在大的面积上形成高性能的TFT(薄膜晶体管)。而且，半导体纳米线FET可被形成在塑料基片上，以提供柔性高性能TFT，这可应用作为RF-ID(射频识别)、柔性显示器、片(sheet)计算机等等。
专利文件1(美国专利公开号No.2004/0112964)公开了利用用由电介质层101和栅极102覆盖的半导体纳米线100的FET，如图19所示。通过在FET中使用具有以上的结构的纳米线，不需要附加提供栅极，以及可以防止由于纳米线的重叠造成的阈值电平的下降。由此，与具有分开的栅极的晶体管相比较，通过简单的处理过程提供高性能的半导体纳米线晶体管。
发明内容
然而，在采用纳米线晶体管的电路装置中，电容器实际上可能是必需的。本发明的发明人注意到，在这样的电路装置中，电路的小型化受到电容器尺寸的限制。
当然，即使具有纳米规格的电容器可以通过光刻的曝光和显影而被形成，但具有平坦电极和被夹在它们之间的电介质材料的传统电容器的电容变得较小.
为了解决这个问题，本发明的发明人制备了使用纳米线的电容器。
本发明提供具有采用纳米线的沟道的场效应晶体管和采用纳米线的电容器的电路装置。本发明还提供采用该电路装置的新颖的显示设备。
按照本发明的一方面，提供了具有场效应晶体管和电容器的电路装置，其中电容器被连接到场效应晶体管的栅极、源极和漏极中的至少一个电极，场效应晶体管具有由第一纳米线组成的沟道，电容器包括由具有导电率的第二纳米线组成的第一电极、局部覆盖第一电极的***面的电介质层、覆盖电介质层的***面的第二电极。
第一电极优选地具有第一末端部分和第二末端部分，电介质层优选地覆盖第一末端部分和在第一末端部分与第二末端部分之间的第一电极的***面，但不覆盖第二末端部分。
在该电路装置中，第一电极的***面优选地由电介质层和第二电极依次地覆盖，或由电介质层和第二电极交替地叠层覆盖。
第一电极的一个末端部分优选地不被电介质层覆盖，并且第二电极是裸露的。
在该电路装置中，包括场效应晶体管的沟道的第一纳米线的第一长度方向和包括电容器的第二纳米线的第二长度方向优选地以相同方向取向。
在该电路装置中，第一纳米线的一部分优选地用作为包括电容器的第一电极。
按照本发明的另一方面，提供了一种显示设备，包括以上的电路装置，和被连接到该电路装置的场效应晶体管的源极或漏极的显示单元。
该显示单元优选地是有机发光单元。
按照本发明的再一方面，提供了一种具有场效应晶体管和电容器的电路装置，其中电容器被连接到场效应晶体管的栅极、源极和漏极中的至少一个电极，场效应晶体管具有由第一纳米线组成的沟道，电容器包括由具有导电率的第二纳米线组成的第一电极、覆盖第一电极的***面的电介质层、覆盖电介质层的***面的第二电极，第一纳米线和第二纳米线的纵向方向是相同的。
从以下示例性实施例的说明(通过参考附图)将明白本发明的另外的特性。
附图说明
图1显示本发明的电气元件的例子。
图2是显示圆柱形电容器的电容值与平板电容器的电容值之比对于圆柱形纳米线电容器的长轴与短轴之比的依赖性的图。
图3A是本发明的纳米线电容器的透视图。图3B是它的截面图。
图4A，4B，4C和4D显示产生本发明的纳米线电容器的过程。
图5A，5B，5C和5D显示产生本发明的纳米线电容器的另一个过程。
图6是在本发明中采用的纳米线电容器的截面图。
图7是在本发明中采用的另一个纳米线电容器的截面图。
图8是在本发明中采用的再一个纳米线电容器的截面图。
图9是在本发明中采用的再一个纳米线电容器的截面图。
图10是在本发明中采用的再一个纳米线电容器的截面图。
图11是半导体纳米线晶体管的截面图。
图12是另一个半导体纳米线晶体管的截面图。
图13是再一个半导体纳米线晶体管的截面图。
图14A和14B显示在电流驱动型显示设备中所采用的本发明的电路装置。
图15显示在电流驱动型显示设备中所采用的本发明的电路装置。
图16A和16B显示在电压驱动型显示设备中所采用的本发明的电路装置。
图17A和17B显示在DRAM中所采用的本发明的电路装置。
图18显示在DRAM中所采用的本发明的电路装置。
图19显示在半导体纳米线中所采用的半导体纳米线的组成。
图20显示本发明的电气元件。
图21是在本发明中所采用的纳米线电容器的截面图。
图22是在本发明中所采用的另一个纳米线电容器的截面图。
具体实施方式
下面参照各附图说明本发明的实施例。
(第一实施例：电路装置)
图1显示本发明的电路装置，其中包含纳米线的电容器1与包含半导体纳米线的纳米线晶体管2串联连接。纳米线晶体管包括栅极4、源极5、漏极6和半导体纳米线7。
具有以上结构的电路类似于DRAM的一个单元，并且它在DRAM中是有用的。
纳米线电容器1包括芯电极(第一电极)8、电介质层9和表面电极(第二电极)10。导电的第二纳米线8用作为具有第一末端部分3010和第二末端部分3020的第一电极。第二纳米线8在其末端部分3010处和在从第一末端部分3010向着第二末端部分3020的***部分处用电介质层9覆盖，但在第二末端部分处没有被覆盖。电介质层9的***面还用第二电极10覆盖。
在图3A和3B中，第一末端部分3010的末端面用电介质层9覆盖。然而，该末端面不需要由电介质层9覆盖，例如，如图8所示。在其中第一电极8的第二末端部分3020没有用电介质层9覆盖的情形下，就第一电极8和第二电极10保持为电绝缘而言，裸露部分可以用另一种材料覆盖。
在本实施例中，电介质层9以如下的状态覆盖第一电极8的***面：(1)电介质层覆盖除了芯电极(第一电极)8的裸露部分以外的***面，以及覆盖与裸露部分相对的另一侧的末端面，如图3B和图6所示；或(2)电介质层覆盖除了芯电极(第一电极)8的裸露部分以外的***面，但不覆盖与裸露部分相对的另一侧的末端面，如图8所示。
纳米线电容器部分可以包括由导电纳米线组成的第一电极、部分覆盖第一电极的***面的电介质层以及覆盖电介质层的***面的第二电极。没有被电介质层覆盖的第一电极的区域可以包含第一电极的一个尖端或者在该电极的纵向方向上这样的中间部分。
本发明的电路装置和电气元件包括至少在该电路中的半导体纳米线FET和纳米线电容器.所以，TFT和电容器可以借助于通过涂覆应用在溶剂中施加半导体纳米线或纳米线电容器的扩散而被形成在元件上.由此，该元件可以以较低的成本以较大的面积被形成在想要的基片上.通过在塑料基片上形成，该元件可被做成是柔性的.特别地，具有高迁移率的半导体纳米线TFT可以实现不低于由传统的真空过程产生的产品的性能.本发明的电路装置和电气元件在包含不同于纳米线电容器的传统电容器的电路中是有用的：例如在包含液晶或类似电容器元件的电路中.
而且，按照本发明，可以不采用传统的曝光过程而形成纳米尺寸的TFT和电容器，这利于电子电路的小型化。纳米线电容器具有柱或针的形状，这与占据相同面积的平板电容器相比较能够实现电容器的高容量。
对于电容值的增加的条件被说明如下，取圆柱形电容器作为例子。为了简化说明，在下面说明圆柱形电容器，但本发明的纳米线电容器不限于圆柱形电容器。取决于过程和材料，纳米线可以具有多角柱(polygonal column)或针的形状。这样的纳米线也可以给出具有大于平行板电容器的电容值的电容器。
平行板电容器的电容值(Cp1)由以下的公式1表示：
Cp1＝εS/d        (1)
其中ε表示电介质层的介电常数，S表示电极的面积，d表示在电极之间的距离。
另一方面，圆柱形电容器的电容值(Ccy1)由以下的公式2表示：
Ccy1＝2πε·L/ln(b/a)     (2)
其中a表示芯电极的半径，b表示在芯的中心轴离表面电极的距离，ε表示电介质层的介电常数，L表示电介质层的长度。
所以，对于Cr＝Ccy1/Cp1＞1的条件由以下的公式3表示：
Cr＝[(2πL)/ln(b/a)](d/S)      (3)
当圆柱形纳米线电容器与平行板电容器分别具有相同厚度(厚度d＝b-a)的电介质层以及在基片上具有相同的占用面积(长轴：L，短轴：b)时，以上的公式3被变换成如下：
Cr＝2π(1-a/b)/ln(b/a)  b/a＞1    (4)
图2显示按照公式4的曲线图，横坐标为比值(b/a)。在本发明中，圆柱形纳米线电容器具有范围从约1.5到约3的b/a比值，所以给出比起平行板型电容器的电容值高4倍或更多的电容值。
在包含半导体纳米线晶体管和电容器的电路装置和电气元件中，至少一个电容器是纳米线电容器。对于较高的电容值，纳米线可以包括导电纳米线作为第一电极；依次层叠的第一电介质层和第二电极层，或与部分裸露的第一电极交替地层叠的两个或更多个第一电介质层和第二电介质层；以及与被形成在第二电极的***面上的第三电极，其中***第二电介质层。
利用上述的纳米线电容器，多个电容器可以并行地形成在单个纳米线上，以增加纳米线电容器的电容值，从而增加电荷贮存。而且，通过第一电极与第三电极的连接，如图21和22所示，电极面积增加，以便提供纳米线电容器的较高的电容值。
通过本发明的电路装置和电气元件，可以提供显示设备。在主动驱动型显示设备中，由于各个像素元应当具有记忆能力，所以电容器被提供在TFT电路中。在包括本发明的显示设备的情况下，可以形成纳米线晶体管和纳米线电容器，而不用在想要的基片上采用真空过程。由此，可实现更大的屏幕和更低的生产成本。通过使用塑料基片，显示设备可被做成是柔性的。
显示设备的显示单元可以是有机场致发光(EL)显示单元。对于传统的有机EL显示单元，不能产生具有高迁移率的大的显示面积的TFT。然而，本发明的半导体纳米线晶体管解决了上述问题，并使得能用大的显示面积和高迁移率生产有机EL显示设备。
本发明的电路装置和电气元件对于包括存储器贮存单元是有用的。上述的半导体纳米线晶体管和纳米线电容器具有几十纳米或更小的直径。所以，使用本发明的电路装置和电气元件作为存储器贮存单元与通过曝光过程生产传统的电路相比，使得能够实现电路的高密度和增加的存储器容量。而且，在生产存储器贮存单元时，晶体管和电容器可以通过不采用真空过程的涂覆应用而被形成在想要的基片上。由此，生产成本可以减小，并且各单元的面积可以增大，这使得能形成具有高密度和大面积、以及现在还尚未实现的大容量的存储器贮存单元。这种存储器贮存单元对于新的应用领域例如片计算机将是有用的。
(芯电极(第一电极))
纳米线电容器的芯电极8可以由诸如金属、高度掺杂的半导体以及导电氧化物的材料的任何导电纳米线和纳米管制成。优选的材料是硅须。硅须的导电率可以通过用磷或硼掺杂来增加。
纳米线具有优选地从几纳米到几百纳米的直径。具体地，纳米线的直径从2nm到500nm，优选地从5nm到300nm，更优选地从5nm到50nm。
纳米线的高宽比被适当地选择以供在从棍形到线形的范围内使用。具体地，长度范围优选地从几十纳米到几百微米。具体地，纳米线的长度范围从10nm到500μm。
纳米线优选地通过在基片上垂直地生长而被生产，从而便利用电介质层9或表面电极10进行覆盖的后续操作。具体地，处理过程优选地从诸如CVD(化学蒸汽沉积)和VLS(蒸汽液体固体)的气相过程和诸如电场沉积的电化学过程中进行选择。
(电介质层)
电介质层9可以由优选地具有较高的介电常数和较低的导电率的绝缘材料形成。所述材料包括无机氧化物和氮化物，诸如氧化硅、氮化硅、氧化铝、氧化钛和氧化钽；以及有机聚合物，诸如聚丙烯酸酯、聚甲基丙烯酸酯、聚对苯二甲酸乙二醇酯、聚酰亚胺、聚醚和包含硅氧烷的聚合物。电介质层9的形成过程可以是但不限于：电介质层可以通过诸如蒸汽沉积和溅射的气相过程或液相过程而被形成在芯电极的***面上。电介质层9的厚度范围优选地从约1纳米到几十纳米，但不限于此。
(第二电极)
表面电极(第二电极)10可以从任何导电材料形成：所述材料包括金属、高度掺杂的半导体和导电氧化物。表面电极10的形成的过程不受限制。表面电极可以通过诸如蒸汽沉积和溅射的气相过程或液相过程而被形成在芯电极的***面上。表面电极10的厚度范围优选地从约1纳米到几十纳米，但不限于此。
在本实施例中，第一电极1或第二电极2的电阻率(Ωm)不高于10-4，优选地不高于10-5，更优选地不高于10-6。
(形成纳米线电容器的形成的过程)
上述的纳米线电容器可以通过芯电极8、电介质层9和表面电极10的各形成步骤以及后续的电介质层的9和表面电极10的蚀刻步骤被形成，例如如图4A-4D所示。
这个过程具体地参照图4A到4D来说明.首先，在基片4001上，导电的纳米线8大致垂直于基片面被形成(图4A).纳米线8的***面用电介质层9覆盖(图4B).电介质层9的***面用电极层10覆盖(图4C).然后，电介质层被局部去除，以裸露纳米线的尖端部分(图4D).如果必要的话，使纳米线与基片分开.
在另一个过程中，电容器可以通过图5A-5D的各步骤生产。具体地，提供具有基片4001、具有垂直于基片面的多个孔的多孔层11，以及穿过多孔层的多个孔向外延伸长于多孔层的厚度的导电纳米线8的部件(图5A)。电介质层9被形成为覆盖纳米线8(图5B)。表面电极10被形成在其上(图5C)。最后，去除多孔层11(图5D)。多孔层的材料包括含有阳极氧化铝的多孔材料(日本专利申请公开号2000-031462)、多孔硅或氧化硅(日本专利申请公开号2004-237430)。纳米线可以用被放置在多孔层的孔的底部上的催化细颗粒(Au等)，通过VLS过程或类似过程来生长。
纳米线电容器具有优选地仅仅在一末端裸露的芯电极，如图3A和3B所示，用于电容器的较大的电荷贮存容量。另外，在本实施例中的纳米线电容器可以具有在两个末端部裸露的，或在其中部裸露的芯电极(虽然图上未示出)，以便适合于使用。
芯电极的裸露部分，除了图3A和3B显示的以外，可以取各种形状。裸露的末端部分可以是如图6和7所示的台阶式。在图6中，电介质层9是裸露的，而在图7中，电介质层被缩进没有被暴露。芯电极8的与裸露的末端部分相对的另一末端的面可以被暴露，如图8所示。
本发明中的纳米线电容器可通过提供如图9或图10所示的内部电极12以增加电容值而以层叠结构被制成。在图9和10中，附加地提供一个电介质层和一个内部电极，然而，两个或更多个内部电极和电介质层可以交替地被层叠。利用图9和10所示的结构，内部电极12可被用作为电容器的一个电极，芯电极8和表面电极10可以在外部被连接，以用作为电容器的另一个电极，用于得到较高的电容值。在另一个电容器中，如图21和22所示，内部电极12被用作为电容器的一个电极，芯电极8和表面电极10可以在内部被连接，以用作为电容器的另一个电极。另外，对于其中两个或更多个内部电极和电介质层被交替地层叠的结构中，奇数内部电极共同地被连接作为电容器的一个电极，芯电极和偶数内部电极共同地被连接作为电容器的另一个电极，以得到较高的电容值。共同的连接可以在元件的外部进行，如图9和10所示，或可以在元件的内部进行，如图21和22所示。
半导体纳米线晶体管2包括半导体纳米线20、源极21、漏极22、栅极绝缘层23、栅极24和基片25，如图11所示。
用于半导体纳米线晶体管2的半导体纳米线20的材料包括化合物半导体，诸如II-IV族化合物半导体、III-V族化合物半导体、I-V族化合物半导体、I-VI族化合物半导体、I-VII族化合物半导体、II-V族化合物半导体、II-VII族化合物半导体、III-VI族化合物半导体和VI-IV族化合物半导体；以及VI族半导体。所述材料的具体例子包括Si，Ge，SiGe，AIGaAs，ZnO，ZnS，ZnSe，ZnTe，CdS，CdSe，CdTe，GaAs，GaN，GaP，InP，InN，InAs和碳纳米管。半导体纳米线优选地通过CVD过程或VLS过程被合成，但不限于此。在这些过程中间，从最终得到的纳米线的窄的直径分布和均匀的长度的观点来看，取VLS过程是优选的。
源极21、漏极22和栅极24可以没有限制地由任何导电材料形成，所述材料包括诸如铂、金、银、镍、铬、铜、铁、锡、锑、铅、钽、铟、铝、锌和镁的金属以及它们的合金；诸如氧化铟锡的导电金属氧化物；具有通过掺杂等方法增加的导电率的无机和有机半导体，诸如单晶硅、多晶硅、非晶硅、锗、石墨、多炔、聚对苯撑、聚噻吩、聚吡咯、聚苯胺、聚亚噻吩基亚乙基和聚亚苯基亚乙烯基.各电极可以通过溅射、蒸汽沉积、用溶液或膏印刷、喷墨打印等方法来制备.
栅极绝缘层23可以由具有较高的介电常数和较低的导电率的任何绝缘材料形成。所述材料包括无机氧化物和氮化物，诸如氧化硅、氮化硅、氧化铝、氧化钛和氧化钽；以及有机聚合物，诸如聚丙烯酸酯、聚甲基丙烯酸酯、聚对苯二甲酸乙二醇酯、聚酰亚胺、聚醚和包含硅氧烷的聚合物。以上的绝缘材料优选地具有高的表面平滑度。
基片25可以无限制地由任何金属制成，材料包括玻璃、陶瓷、半导体、金属和塑料。在这些材料中，从低成本观点来看，最好是玻璃和塑料。晶体管可以通过使用塑料基片被做成是柔性的，以使得能够做成柔性的显示设备和各种柔性的装置。
上述的纳米线晶体管可以具有与图11所示的不同的结构，其中半导体纳米线20的***面用栅极绝缘层23覆盖，如图12所示。另外，栅极绝缘层23的***面还用栅极24覆盖，如图13所示。为了形成这种结构，半导体纳米线的***面用绝缘层或者用绝缘层和栅极层覆盖；被覆盖的纳米线被放置于规定位置；在末端部分的绝缘层或绝缘层和栅极层通过使用曝光末端部分的掩膜被去除；然后源极和漏极被形成在末端部分。另外，可以通过这些过程的组合以使得半导体纳米线的两个末端部分裸露，如图4和5所示。
在本实施例的电路装置中，用于场效应晶体管的导电沟道的半导体纳米线的长度方向(第一长度方向)和作为电容器的纳米线电容器的长度方向(第二长度方向)优选地在相同方向上取向。因为把纳米线放置在电路的基片上，所以在相同方向上共同取向的各单元的纳米线可以在一个过程中形成。当第一长度方向和第二长度方向交叉时，纳米线的安排变得复杂化。特别地，在其中多个TFT(利用纳米线作为沟道)和至少一个纳米线电容器被采用作为图像显示设备的各个像素元区域的情形下，在各个像素元区域中纳米线沟道和纳米线电容器的长度方向上最好具有均匀性。然而，本发明不仅包括其中两个长度方向是互相平行的情形，而且还包括其中两个方向基本上平行的情形以及其中两个方向是交叉的情形。
本实施例的电路装置优选地通过以下方式形成：提供预先形成的用于电极和绝缘层的布线的基片，以及在其上施加包含被散布在其中的半导体纳米线20的溶液和包含被散布在其中的电容器1的溶液。利用这种形成方法，半导体纳米线晶体管和纳米线电容器可被形成在想要的基片上，以便以低成本提供具有大的面积的电路装置。而且，各单元可被形成在如塑料基片的柔性基片上，以便提供诸如柔性显示设备和片计算机的新颖形状的电路装置。
本实施例的电气元件可以按其中晶体管和电容器被形成在同一个纳米线上的构造来形成，作为例子如图20所示。利用这样的构造，晶体管和电容器共同被形成在一个单元上，使得能通过简单的生产过程以简单的构造生产电气元件。在这种构造中，纳米线的组成可以在晶体管部分与电容器部分之间改变，其中在相应于电容器芯电极的部分处的导电率比起在相应于晶体管沟道的部分处的导电率被做得更高。在特定的例子中，作为以上的纳米线的半导体纳米线在晶体管部分处较少地掺杂，并且在电容器部分处较多地掺杂。
本发明的电路装置和电气元件在想要的基片上提供半导体纳米线晶体管的高迁移率和纳米线电容器的高电容值.由此，以低成本提供大面积的电路装置和电气元件.可以得到通过传统的曝光技术不能得到的电子电路的高密度.
具有纳米线电容器和半导体纳米线晶体管的电路装置和电气元件通过有源矩阵驱动显示设备和DRAM(动态随机存取存储器)被示例地说明。
在构建按照本发明的显示设备时，本实施例的电路装置和电气元件可被形成到在想要的基片上的高性能电路中，以便于形成柔性显示设备，增加显示面积和实现低成本。特别地，具有高迁移率的半导体纳米线晶体管对于有机EL显示单元是有效的，使得能生产按照本发明的大屏幕的有机EL显示设备。由此，可以提供通过传统技术不能得到的片形大面积显示器。
在用本发明这个实施例的电路装置和电气元件构建DRAM时，电子电路可以按比起由传统的曝光过程形成的更高的电容值以更高的密度形成。而且，由于按照本发明的电子电路可被形成在任何想要的基片上，所以可以以低成本生产片形大面积DRAM。换句话说，本发明的电路装置和电气元件通过各元件的较高的密度和较大的面积的协作效果使得能生产较大容量的DRAM。
下面详细说明把本发明的这个实施例的电路装置应用到有源矩阵驱动型显示设备的像素元电路。在下面说明的像素元中，图20所示的电气元件对于下面说明的像素元电路自然是有用的。
(1)应用到电流驱动型显示设备
在驱动如有机EL***和无机LED***的电流驱动型显示设备时，在一个帧周期期间电流保持流过像素元，驱动晶体管通过用于切换的晶体管和电容保持为接通。所以，为了驱动，电流驱动型显示设备在各个像素元中具有电容器和至少两个晶体管：用于在像素元的电容器中写入电流的开关晶体管，和用于提供电流到诸如有机EL单元和无机LED单元的显示单元的驱动晶体管。
图14A和14B以及15显示按照本发明的电流驱动型显示设备的一个例子。图14A是一个像素元的放大图。图14B是图14A的电路图。图15显示多个像素元的排列。在图15中，各个像素元被简单地显示为方块。
上述的电流驱动型显示设备的元件包括用于切换的纳米线晶体管30、用于驱动的纳米线晶体管31、纳米线电容器32、数据线33、电源线34、扫描线35、显示部件36和驱动电路38。显示部件36是EL元件。驱动纳米线晶体管31和切换纳米线晶体管30分别具有多个半导体纳米线37。切换纳米线晶体管30和驱动纳米线晶体管31分别具有多个前述的半导体纳米线。
由于驱动纳米线晶体管31应当允许较大量的电流流过显示部件36，所以驱动纳米线晶体管31优选地结合较大数目的半导体纳米线37。所以，在驱动纳米线晶体管31中比起在切换纳米线晶体管30中优选地以更大的数目结合半导体纳米线。TFT优选地被钝化以防止半导体纳米线和纳米线电容器从基片剥落。
在用于生产以上的显示设备的过程中，半导体纳米线37和纳米线电容器32在溶剂扩散的状态下被施加。这样的过程使得能在不利用真空过程的情况下以显示设备的较低的成本在想要的基片上形成晶体管和电容器。柔性显示设备可以通过使用塑料基片生产。特别地，本发明使得能实现像素元电路的高迁移率和大面积，也使得能生产通过传统技术不能得到的大面积有机EL显示设备。
(2)应用到电压驱动型显示设备
在液晶显示设备、电泳型显示设备等等中应用的电压驱动型显示方法中，由于显示部分仅仅通过电压的接通和关断被控制，所以仅仅一个晶体管对于一个像素元就足够了，这不同于上述的电流驱动型显示设备。为了给出存储器容量，类似于在上述的电流驱动型显示设备中那样，在每个像素元中提供一个电容器。
图16A显示采用本发明的纳米线电容器的电压驱动型显示设备的一个像素元的构造。图16B是图16A的像素元的电路图。电压驱动型显示设备在像素元中包括：驱动纳米线晶体管40、纳米线电容器41、数据线42、扫描线43、显示部分44。显示部分44是液晶元件，其由像素元电极、计数器电极和保持在各电极之间的液晶层构成。在图16中，显示部分44表明像素元电极。驱动纳米线晶体管40具有半导体纳米线45。
驱动纳米线晶体管40是采用半导体纳米线作为沟道的场效应晶体管，其具有与上述的电流驱动型显示设备的纳米线晶体管相同的构造。图16A和16B显示一个像素元。显示设备通过与图15类似地排列多个像素元以及把它们连接到驱动电路而被组成。该种显示设备类似于电流驱动型显示设备，优选地被钝化，以防止半导体纳米线和纳米线电容器从基片剥落。
在用于生产上述显示设备的过程中，类似于上述的电流驱动型显示设备的生产，可以不用真空过程而在想要的基片上形成晶体管和电容器。所以，这样的过程减小了显示设备的制造成本。显示设备可以通过使用塑料基片被制成为是柔性的。电压驱动型TFT比起电流驱动型TFT，在电路结构和生产过程方面更简单。
下面详细地说明把由本发明的这个实施例代表的纳米线电容器应用到DRAM。自然，图20所示的电气元件在下面描述的单元中是有用的。DRAM是具有晶体管和用于存储电荷的电容器的存储元件配置。图17A和17B以及图18显示采用半导体纳米线晶体管和纳米线电容器的DRAM的一个例子。图17A是DRAM的一个单元的放大图。图17B是图17A的电路图。图18显示各单元的配置。在图18中，各个单元简单地由方块表示。
DRAM元件包括半导体纳米线晶体管50、纳米线电容器51、字线52、位线和驱动电路55。半导体纳米线晶体管50具有半导体纳米线54。DRAM借助于通过字线和位线把电荷存储在各个单元的电容器中而存储数据。半导体纳米线晶体管50可以与在上述的显示设备中利用的晶体管相同。
DRAM的半导体纳米线和纳米线电容器优选地被钝化以防止从基片剥落。
DRAM的半导体纳米线和纳米线电容器具有不大于几十纳米的直径。所以，电路的密度比起由传统的曝光过程产生的DRAM可以增加，以用于较高的存储器容量。而且，在DRAM生产过程中的涂覆步骤使得能不利用真空过程而在想要的基片上形成晶体管和电容器。所以，DRAM的成本可被减小，并且各元件可以在大面积中被形成。由此，由于各元件的大的元件面积和高密度，可以生产具有尚未实现的大电容值的DRAM。柔性DRAM可以通过使用塑料基片生产，以用于本发明的新的应用，诸如片计算机。
在本发明中，晶体管和纳米线电容器可以通过把扩散有半导体纳米线和纳米线电容器的溶剂施加到想要的基片上以形成元件而被形成。所以，元件可以以低成本被形成在大面积上。通过在塑料基片上形成，基片可被做成柔性的。
例子
(例1)
有机EL显示设备用纳米线电容器和半导体纳米线FET生产。
首先，纳米线电容器通过使用高度掺杂的Si纳米线作为芯电极，使用硅土作为电介质层，使用Au作为表面电极而制备。Si纳米线通过VLS过程被形成，并用B作为掺杂剂进行掺杂。
Si纳米线通过下面的步骤制备。在Si基片上沉积15-20nm直径的细小的金颗粒。这个基片在450℃在SiH4和B2H6的气氛中被加热，以允许纳米线生长。所形成的纳米线包含B作为含量为0.5％mol的掺杂剂，以及具有约15-20nm的直径和30-50μm的长度。所得到的Si纳米线在表面上被氧化，以形成硅土涂覆膜。此后，Au表面电极通过蒸汽沉积被形成，以形成电容器。芯电极的末端部分通过干性蚀刻被裸露，以得到纳米线电容器。
所得到的纳米线电容器通过超声方式与基片分隔开，并且在乙醇溶剂中被扩散。
分别地，用于半导体纳米线FET的半导体纳米线通过VLS过程，以类似于以上的芯电极的制备的方式被制备。制备的Si纳米线包含含量为0.01％mol的B。纳米线的表面被氧化，以形成栅极绝缘层。半导体纳米线通过超声方式与基片分隔开，并且以与以上的纳米线电容器相同的方式在乙醇溶剂中被扩散。
这个例子的显示设备具有图14和15所示的构造，包括切换纳米线晶体管、驱动纳米线晶体管、纳米线电容器、数据线、电源线、扫描线、作为显示元件的有机EL元件和驱动电路。在生产显示设备时，首先，数据线、电源线、扫描线等等的布线通过Au的蒸汽沉积被形成。然后，用于切换纳米线晶体管和驱动纳米线晶体管的半导体纳米线通过涂覆应用被形成，并用UV固化树脂进行钝化以防止从基片剥落，从而形成晶体管。然后，以上的纳米线电容器通过在TFT上的涂覆应用而被施加和安排，并且纳米线电容器用UV固化树脂被钝化，以便在TFT上完成电容器。
在形成有机EL元件时，正电极由ITO形成，正空穴传输层由PEDOT/PSS形成，发光层由聚[2-甲氧基-5-(2’-乙烷基-己氧基)-1，4-苯撑-乙烯撑](poly[2-methoxy-5-(2’-ethyl-hexyloxy)-1，4-phenylene-vinylene])(MEH-PPV)形成，以及负电极由Ca/Al形成。正空穴传输层和发光层通过喷墨方法制成图案，ITO通过溅射形成，Ca/Al通过蒸汽沉积形成。
最后，驱动电路被连接到各元件，以完成显示设备。
通过以上过程形成的有机EL单元由于纳米线晶体管的高迁移率而实现高效率，使得较大的电流能够流过各元件。而且，具有大屏幕的有机EL单元显示设备可以低成本生产，因为晶体管和电容器由于采用纳米线的电容器而可以不用真空过程被形成。
(例2)
DRAM用在例1中制备的纳米线电容器和半导体纳米线FET生产。在例1中制备的纳米线电容器通过超声波与基片分隔开，并在乙醇溶剂中被扩散。
另一方面，用于半导体FET的半导体纳米线通过VLS过程以与在例1中制备芯电极类似的方式被制备。所以得到的纳米线由包含含量为0.01％mol的B的Si组成。纳米线的表面被氧化，以形成栅极绝缘层。半导体纳米线通过超声方式与基片分隔开，并且以与以上的纳米线电容器相同的方式在乙醇溶剂中被扩散。
这个例子的DRAM具有图17A和17B以及18所示的构造，包括半导体纳米线晶体管、纳米线电容器、字线、位线和驱动电路.在生产DRAM时，首先，字线、位线等等的布线通过Au的蒸汽沉积被形成.然后，用于半导体纳米线晶体管的半导体纳米线通过涂覆应用被形成.用UV固化树脂钝化布线以防止其从基片剥落，从而形成晶体管.然后，以上的纳米线电容器通过以类似于以上的半导体纳米线的方式在TFT上涂覆而被施加和安排，并且纳米线电容器用UV固化树脂钝化，以便在TFT上形成电容器.最后，驱动电路被连接到其上，以形成DRAM.
这个例子的DRAM采用直径为几十纳米的半导体纳米线和纳米线电容器，与由传统的曝光过程生产的DRAM相比较，由于电路的高密度而具有高的存储器容量。
在以上的DRAM生产中，晶体管和电容器在不利用真空过程的情况下通过涂覆被形成在基片(在本例中是玻璃基片)上。由此，DRAM可以以较低的成本以较高的密度向DRAM提供较大的元件面积。DRAM使得能实现尚未得到的大的容量。
本发明可应用于具有诸如TFT的、用于有源矩阵驱动显示设备的晶体管和电容器的各种电路装置和电气元件，以及DRAM等半导体存储器。
虽然本发明是参照示例性实施例描述的，但应当看到，本发明并不限于所公开的示例性实施例。以下的权利要求的范围被给予最广泛的解释，以便包括所有的这样的修改和等同结构与功能。

Claims (6)

1.一种具有场效应晶体管和电容器的电路装置，其中
所述电容器被连接到所述场效应晶体管的栅极、源极和漏极中的至少一个，
所述场效应晶体管具有由纳米线的对应于所述场效应晶体管的部分组成的沟道，
所述电容器包括由所述纳米线的对应于所述电容器的部分组成的第一电极、部分覆盖所述第一电极的***面的电介质层和覆盖电介质层的***面的第二电极，
所述纳米线的组成在所述纳米线的对应于所述场效应晶体管的部分与所述纳米线的对应于所述电容器的部分之间改变，其中使所述纳米线的对应于所述电容器的部分的导电率比所述纳米线的对应于所述场效应晶体管的部分的导电率更高。
2.按照权利要求1的电路装置，其中第一电极具有第一末端部分和第二末端部分，以及，电介质层覆盖第一末端部分和在第一末端部分与第二末端部分之间的第一电极的***面，但不覆盖第二末端部分。
3.按照权利要求1的电路装置，其中第一电极的***面由电介质层和第二电极逐一地覆盖，或由电介质层和第二电极交替层叠地覆盖。
4.按照权利要求1的电路装置，其中第一电极的一个末端部分未被电介质层覆盖，第二电极是裸露的。
5.一种显示设备，包括权利要求1所述的电路装置，以及被连接到该电路装置的场效应晶体管的源极或漏极的显示元件。
6.按照权利要求5的显示设备，其中显示元件是有机发光单元。
CN200610143639.0A 2005-12-06 2006-11-06 具有电容器和场效应晶体管的电路装置和利用它的显示设备 Expired - Fee Related CN1979857B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005352572 2005-12-06
JP2005-352572 2005-12-06
JP2005352572 2005-12-06

Publications (2)

Publication Number Publication Date
CN1979857A CN1979857A (zh) 2007-06-13
CN1979857B true CN1979857B (zh) 2010-05-12

Family

ID=37775234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610143639.0A Expired - Fee Related CN1979857B (zh) 2005-12-06 2006-11-06 具有电容器和场效应晶体管的电路装置和利用它的显示设备

Country Status (3)

Country Link
US (1) US7608877B2 (zh)
EP (1) EP1796162A3 (zh)
CN (1) CN1979857B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7906803B2 (en) * 2005-12-06 2011-03-15 Canon Kabushiki Kaisha Nano-wire capacitor and circuit device therewith
JP5060740B2 (ja) * 2006-05-26 2012-10-31 シャープ株式会社 集積回路装置およびその製造方法、ならびに表示装置
WO2009072983A1 (en) * 2007-12-07 2009-06-11 Agency For Science, Technology And Research Memory cell and methods of manufacturing thereof
JP5496105B2 (ja) * 2007-12-14 2014-05-21 ナノシス・インク． 基板素子を形成するための方法
US7978504B2 (en) * 2008-06-03 2011-07-12 Infineon Technologies Ag Floating gate device with graphite floating gate
US8022393B2 (en) * 2008-07-29 2011-09-20 Nokia Corporation Lithographic process using a nanowire mask, and nanoscale devices fabricated using the process
CN101350364B (zh) * 2008-09-04 2011-07-20 复旦大学 一种纳米氧化锌场效应晶体管的制作方法
US7820506B2 (en) 2008-10-15 2010-10-26 Micron Technology, Inc. Capacitors, dielectric structures, and methods of forming dielectric structures
US8084308B2 (en) 2009-05-21 2011-12-27 International Business Machines Corporation Single gate inverter nanowire mesh
KR101893332B1 (ko) * 2009-11-13 2018-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
WO2012008253A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 微細な物体の配置方法、配列装置、照明装置および表示装置
KR102002380B1 (ko) 2012-10-10 2019-07-23 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9711284B2 (en) * 2012-12-11 2017-07-18 Intel Corporation Structure to make supercapacitor
US9064942B2 (en) * 2013-01-28 2015-06-23 International Business Machines Corporation Nanowire capacitor for bidirectional operation
US11404325B2 (en) 2013-08-20 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon and silicon germanium nanowire formation
US9184269B2 (en) * 2013-08-20 2015-11-10 Taiwan Semiconductor Manufacturing Company Limited Silicon and silicon germanium nanowire formation
US10204898B2 (en) 2014-08-08 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9755013B2 (en) 2015-04-22 2017-09-05 Globalfoundries Inc. High density capacitor structure and method
CN110176489A (zh) * 2019-05-14 2019-08-27 中国科学院微电子研究所 纳米级晶体管及其制备方法
US11094699B1 (en) * 2020-05-28 2021-08-17 Micron Technology, Inc. Apparatuses including stacked horizontal capacitor structures and related methods, memory devices, and electronic systems
US11729967B2 (en) * 2020-07-08 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor, memory device, and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858891B2 (en) * 2002-03-06 2005-02-22 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051945B2 (en) 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
KR101043578B1 (ko) * 2002-09-30 2011-06-23 나노시스, 인크. 나노와이어 트랜지스터를 사용하는 집적 디스플레이
JP4695817B2 (ja) 2002-10-23 2011-06-08 富士通株式会社 キャパシタ、半導体記憶装置及び方法
DE10250834A1 (de) * 2002-10-31 2004-05-19 Infineon Technologies Ag Speicherzelle, Speicherzellen-Anordnung, Strukturier-Anordnung und Verfahren zum Herstellen einer Speicherzelle
DE10324081B4 (de) * 2003-05-27 2005-11-17 Infineon Technologies Ag Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zur Herstellung derselben
JP2007501525A (ja) 2003-08-04 2007-01-25 ナノシス・インコーポレイテッド ナノワイヤ複合体およびこれらに由来する電子基板を作製するためのシステムおよび方法
KR100688542B1 (ko) * 2005-03-28 2007-03-02 삼성전자주식회사 수직형 나노튜브 반도체소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858891B2 (en) * 2002-03-06 2005-02-22 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-146520A 2004.05.20
JP特开2005-129566A 2005.05.19

Also Published As

Publication number Publication date
US7608877B2 (en) 2009-10-27
EP1796162A3 (en) 2010-06-02
US20070126044A1 (en) 2007-06-07
EP1796162A2 (en) 2007-06-13
CN1979857A (zh) 2007-06-13

Similar Documents

Publication Publication Date Title
CN1979857B (zh) 具有电容器和场效应晶体管的电路装置和利用它的显示设备
CN1979705B (zh) 纳米线电容器及相关电路器件
Petty et al. Molecular electronics
US8847313B2 (en) Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
Ouyang et al. Organic memory device fabricated through solution processing
Whang et al. Large-scale hierarchical organization of nanowires for functional nanosystems
US7586130B2 (en) Vertical field effect transistor using linear structure as a channel region and method for fabricating the same
US9214644B2 (en) Active matrix dilute source enabled vertical organic light emitting transistor
US6472705B1 (en) Molecular memory & logic
US20100252802A1 (en) Semiconductor element
US20110114914A1 (en) Field effect transistor and circuit device
US20020192441A1 (en) Electronic and opto-electronic devices fabricated from nanostructured high surface to volume ratio thin films
US7476893B2 (en) Vertical organic field effect transistor
US20090302310A1 (en) Short Channel Vertical FETs
US7652339B2 (en) Ambipolar transistor design
JP2007184554A (ja) キャパシタおよびそれを用いた回路装置
JP2003258265A (ja) 有機薄膜トランジスタ
JP4408903B2 (ja) トランジスタ、トランジスタ回路、電気光学装置および電子機器
JP4500797B2 (ja) キャパシタと電界効果型トランジスタとを有する回路装置及び表示装置
Sun et al. Semiconductor nanomaterials for flexible technologies: From photovoltaics and electronics to sensors and energy storage
CN107039462A (zh) 有源层、包括其的薄膜晶体管阵列基板以及显示装置
JP4767856B2 (ja) 電界効果トランジスタの製造方法
JP2005166713A (ja) 電界効果型トランジスタ
TWI305684B (en) Organic semiconductor device and method of fabricating the same
KR101499075B1 (ko) 유전막 표면 개질용 저전압 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20161106