CN1964285A - 具有双cpu的主控设备及实现方法 - Google Patents
具有双cpu的主控设备及实现方法 Download PDFInfo
- Publication number
- CN1964285A CN1964285A CN 200610165810 CN200610165810A CN1964285A CN 1964285 A CN1964285 A CN 1964285A CN 200610165810 CN200610165810 CN 200610165810 CN 200610165810 A CN200610165810 A CN 200610165810A CN 1964285 A CN1964285 A CN 1964285A
- Authority
- CN
- China
- Prior art keywords
- cpu
- mailbox
- control device
- main control
- host cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Abstract
本发明公开了一种具有双CPU的单路主控设备,包括主CPU和从CPU,主CPU与从CPU通过邮箱器件及高速通道互连;邮箱器件为主从CPU间提供中断级快速通信,高速通道在主CPU与从CPU之间传递报告信息。本发明还提供了一种具有双CPU的双路主控设备、具有双CPU的主控设备实现方法。本发明在主从CPU之间同时提供中断级快速通信和高速通道,其中,当主从CPU之间需要交互紧急信息时,利用邮箱器件实现中断级快速通信,保证了对紧急信息的紧急处理;当主从CPU之间需要交互大容量的信息时,比如分析报文、查询信息及状态信息,利用高速通道进行通信,实现了双CPU之间的大容量通信。
Description
技术领域
本发明涉及通信设备管理技术,尤其涉及一种具有双CPU(CentralProcessing Unit,中央处理单元)的主控设备及实现方法。
背景技术
现有技术中通常采用一个CPU的电路结构,但是一个CPU的处理速度毕竟有限,在某些对处理速度要求高的应用环境中,可以通过两个或多个CPU一起工作的方式提高处理速度。现有的双CPU***中,主从CPU之间采用单一的通道互连,比如:共享存储器、双口RAM(Random-Access Memory,随机存储器)、I/O(Input/Output,输入/输出)口、串口、I2C(Inter-IntegratedCircuit,内部集成电路总线)等方式。
采用共享存储器方式实现单一通道互连实例,如图1所示:CPU1和CPU2通过PCI(Peripheral Component Interconnect,外设部件互连标准)总线与共享存储器连接。共享存储器分为A区段和B区段两部分;同时设置两个读写指示标记:W标记初始为0,R标记初始为1。其中,A区段作为CPU1向CPU2发送信息的缓冲存储区域,CPU1只写,CPU2只读;CPU1需要向CPU2传递信息时,首先检查R标记是否为1,若为1表示CPU2已经读取信息,可以开始写数据,写完数据之后将W标记置为1,表示数据写完;CPU2定时轮循W标记,若为1则将R标记置为0,然后开始读取数据,读取完成之后将R标记置为1,将W标记置为0。同样B区段作为CPU2向CPU1发送信息的缓冲存储区域,工作原理与A区段相同。
使用上述共享存储器方法,发送和接收数据前均需要定时轮循读写指示标记,占用大量CPU时间;另外,因为PCI总线单一时刻只允许一个设备作为主控设备,因此这类访问是半双工的,严重限制了两个CPU之间的通信速度。
为了克服通过PCI总线共享存储器的方式带来的通信速度受限的缺陷,可以采用双口RAM方式,如图2所示,双口RAM中按数据类型分区,不同类型的数据头部均设标识位,防止同类型数据未处理而被覆盖,例如,功能模块状态数据由从CPU存入双口RAM的一段地址中,其标识位置0xAA,主CPU读取功能模块状态数据的标识位如果为0xAA,表明是新数据,则从双口RAM该地址段中读取功能模块状态数据,读取后将标识位置0xBB;主CPU读取功能模块状态数据的标识位时如果为0xBB,表明无新数据,主CPU不读取相应的地址段,从CPU存入新功能模块状态数据时,先读取其标识位,如果为0xAA,表明主CPU没有读取数据,等待标识位变为0xBB后,存入新功能模块状态数据,并将其标识位置0xAA。
然而,上述方式的双口RAM中需要为主从CPU分配数据存储空间,造成数据容量小,不适合大吞吐量通信;并且主从CPU也都需要去轮循标记位,占用CPU时间。
发明内容
本发明要解决的问题是提供一种具有双CPU的主控设备及实现方法,以解决现有技术中主从CPU单一通信方式造成的容量小、吞吐量受限的缺陷。
为了实现以上目的,本发明提供了一种具有双CPU的单路主控设备,包括主CPU和从CPU,
所述主CPU与所述从CPU,通过邮箱器件及高速通道互连;所述邮箱器件为所述主从CPU间提供中断级快速通信,所述高速通道在所述主CPU与所述从CPU之间传递大容量报告信息。
所述中断级快速通信具体包括:
当从CPU有紧急信息通知主CPU时,从CPU将所述紧急信息写入所述邮箱器件存储区中,将所述紧急信息的寻址信息写入所述邮箱器件中主CPU的邮箱,并触发到主CPU的第一中断,所述主CPU捕获所述第一中断后,读取所述邮箱器件中主CPU的邮箱内容,并根据所述邮箱内容读取所述紧急信息;或
当主CPU有紧急信息通知从CPU时,主CPU将所述紧急信息写入所述邮箱器件存储区中,将所述紧急信息的寻址信息写入所述邮箱器件中从CPU的邮箱,并触发送到从CPU的第二中断,所述从CPU捕获所述第二中断后,读取所述邮箱器件中从CPU的邮箱内容,并根据所述邮箱内容读取所述紧急信息。
使用本发明的某交换机的主控设备上,中断级快速通信可以通过双口RAM来实现的,主从CPU的邮箱占用双口RAM不同的地址。主从CPU送到对方邮箱的内容为寻址信息,主要包括紧急信息保存的起始地址和长度。当主CPU收到第一中断后,根据本身邮箱中从CPU传送的紧急信息的起始地址和长度,从双口RAM读取紧急信息内容并处理。同样从CPU收到第二中断后,根据本身邮箱中主CPU传送的紧急信息的起始地址和长度,从双口RAM读取紧急信息内容并处理。主CPU读取邮箱内容后,所述邮箱器件自动清除或所述主CPU清除所述第一中断;从CPU读取邮箱内容后,所述邮箱器件自动清除或所述从CPU清除所述第二中断。
所述高速通道包括:以太网通信通道。
所述高速通道传递的报告信息包括:分析报文、查询信息及状态信息。
还包括业务处理模块,与所述从CPU连接。
所述业务处理模块还与所述主CPU连接。
所述业务处理模块通过共享管理总线与主CPU和从CPU互连。
所述业务处理模块通过高速通道分别与主CPU和从CPU互连。
邮箱器件包括:双口RAM、普通存储器与逻辑控制器相结合、或普通存储器与I/O控制器相结合。
本发明还公开了一种具有双CPU的双路主控设备,包括主用主控设备和备用主控设备,所述主用主控设备的主CPU与所述备用主控设备的主CPU互连,所述主用主控设备的从CPU与所述备用主控设备的从CPU互连,
所述主用主控设备和所述备用主控设备分别包括:通过邮箱器件及高速通道互连的主CPU与从CPU;所述邮箱器件提供中断级快速通信;所述高速通道用于在所述主CPU与所述从CPU之间传递报告信息。
所述主用主控设备和/或所述备用主控设备包括业务处理模块,分别与所述本主控设备的从CPU连接。
所述主用主控设备的主CPU与所述备用主控设备的主CPU通过高速通道直接互连;或通过对板高速通道管理器件间接互连,所述主用主控设备的从CPU与所述备用主控设备的从CPU直接互连或通过高速通道管理器件间接互连。
本发明还提供了一种具有双CPU的主控设备实现方法,包括主CPU和从CPU,
通过邮箱器件及高速通道将所述主CPU与所述从CPU互连;所述邮箱器件为所述主从CPU间提供中断级快速通信,所述高速通道在所述主CPU与所述从CPU之间传递大容量报告信息。
所述中断级快速通信具体包括:
当从CPU有紧急信息通知主CPU时,从CPU将所述紧急信息写入所述邮箱器件存储区中,将所述紧急信息的寻址信息写入所述邮箱器件中主CPU的邮箱,并触发到主CPU的第一中断,所述主CPU捕获所述第一中断后,读取所述邮箱器件中主CPU的邮箱内容,并根据所述邮箱内容读取所述紧急信息;或
当主CPU有紧急信息通知从CPU时,主CPU将所述紧急信息写入所述邮箱器件存储区中,将所述紧急信息的寻址信息写入所述邮箱器件中从CPU的邮箱,并触发送到从CPU的第二中断,所述从CPU捕获所述第二中断后,读取所述邮箱器件中从CPU的邮箱内容,并根据所述邮箱内容读取所述紧急信息。
与现有技术相比,本发明具有以下优点:
本发明主从CPU之间同时提供中断级快速通信和高速通道,其中,当主从CPU之间需要交互紧急信息时,利用邮箱器件实现中断级快速通信,保证对关键信息的紧急处理,实时响应;当主从CPU之间需要交互大容量的信息时,比如分析报文、查询信息及状态信息,利用高速通道进行通信,实现双CPU之间的大容量通信。
进一步,本发明在主控设备上能够灵活兼容配置与不配置业务处理模块的情况。若配置业务处理模块,利用从CPU控制所述业务处理模块,及时响应业务处理模块的报文分析请求,与主控设备原有的管理和路由计算功能互不影响。在主备主控设备应用环境中,当主控设备发生倒换时,虚拟线卡板可以作为一个普通线卡板处理,不用重启,故而不会产生业务中断。
附图说明
图1是现有技术采用共享存储器方式实现双CPU单一通道互连结构图;
图2是现有技术采用双口RAM方式实现双CPU单一通道互连结构图;
图3是本发明具有双CPU的单路主控设备第一实施例结构图;
图4是本发明具有双CPU的单路主控设备第二实施例结构图;
图5是本发明具有双CPU的单路主控设备第三实施例结构图;
图6是本发明具有双CPU的单路主控设备第四实施例结构图;
图7是本发明具有双CPU的双路主控设备第一实施例结构图;
图8是本发明具有双CPU的双路主控设备第二实施例结构图;
图9是本发明具有双CPU的双路主控设备第三实施例结构图;
图10是本发明具有双CPU的主控设备实现虚拟线卡板的第一实施例结构图;
图11是本发明具有双CPU的主控设备实现虚拟线卡板的第二实施例结构图;
图12是本发明具有双CPU的主控设备实现虚拟线卡板的第三实施例结构图。
具体实施方式
本发明一种具有双CPU的单路主控设备第一实施例,如图3所示,包括主CPU、从CPU、邮箱器件和高速通道管理器件。其中,主CPU与从CPU通过邮箱器件及高速通道管理器件提供的高速通道互连,邮箱器件为主从CPU之间的紧急信息提供中断级快速通信,主CPU与从CPU之间通过高速通道进行大吞吐量信息交换,如:传递分析报文、查询信息及状态信息等。
其中,邮箱器件包括:双口RAM、或普通存储器加逻辑控制器件、或普通存储器加I/O控制器等能够产生中断信号的器件。中断级快速通信的实现过程具体包括:当从CPU有紧急信息通知主CPU时,从CPU将紧急信息通过数据地址总线写入邮箱器件中的存储区,并将该紧急信息的寻址信息(例如起始地址及长度)通过数据地址总线写入邮箱器件中的主CPU邮箱,并触发到主CPU的中断(称为第一中断),主CPU捕获第一中断后,通过数据地址总线读取邮箱器件中的主CPU邮箱内容,并根据邮箱内容中的寻址信息通过数据地址总线读取紧急信息,主CPU读取邮箱内容后,邮箱器件自动清除第一中断,或由主CPU向邮箱器件发送命令清除第一中断;或当主CPU有紧急信息通知从CPU时,主CPU将紧急信息通过数据地址总线写入邮箱器件中的存储区,并将该紧急信息的寻址信息(例如起始地址及长度)通过数据地址总线写入邮箱器件中的从CPU邮箱,并触发到从CPU的中断(称为第二中断),从CPU捕获第二中断后,通过数据地址总线读取邮箱器件中的从CPU邮箱内容,并根据邮箱内容中的寻址信息通过数据地址总线读取紧急信息,从CPU读取邮箱内容后,邮箱器件自动清除第二中断,或由从CPU向邮箱器件发送命令清除第二中断。
其中,进行大吞吐量信息交换的高速通道可以采用不同速度的以太网通信通道,例如GE(Gigabit Ethernet,千兆以太网)通信通道,或采用其它类型的高速通道替代。例如:主从CPU之间的高速通道通信,可以通过以太网等高速通道来完成。在使用本发明的某交换机的主控设备上:当主CPU完成路由的计算后,大量的路由信息需要更新到***的所有线卡板去,主CPU先将计算完成的路由信息按1200字节进行分块,然后将分块的路由信息通过以太网通道,用以太网帧的方式发送到从CPU去,从CPU再将收到的路由信息一一去完成更新到每一块线卡板。
在一些特别的应用场合,客户希望获得更高的端口密度并降低成本。为满足这种需求,原本只用于管理和路由计算的主控设备也会承担部分业务处理任务:将业务处理模块集成到主控设备上,使用主控设备原有CPU***直接管理业务处理模块,可以在一定程度上增加设备的端口密度。然而,在现有的单CPU***中,当CPU长时间计算时,业务处理模块的报文分析请求不能得到及时响应;当业务处理模块上送大量报文让CPU分析时,会影响原有管理和路由计算需求的响应速度。
在本发明双CPU***中实现对业务处理模块的管理将克服以上缺陷,本发明具有双CPU的单路主控设备第二实施例在第一实施例的基础上添加了业务处理模块,如图4所示,从CPU通过PCI总线或PCI-E总线等共享管理总线管理业务处理模块,构成主控设备上的虚拟线卡板。即将业务处理模块扣在主控设备上,不占用线卡板槽位,作为一块线卡板来处理,实现线卡板的业务处理功能。此时,从CPU作为虚拟线卡板的CPU,主备主控设备倒换时,虚拟线卡不倒换,业务不中断。
本发明具有双CPU的单路主控设备第三实施例如图5所示,业务处理模块同时通过PCI总线或PCI-E总线等共享管理总线与主CPU连接,使主CPU的共享管理总线作为备份通道,当从CPU出现故障时,主CPU充当从CPU的功能,继续管理业务处理模块。
本发明具有双CPU的单路主控设备第四实施例如图6所示,业务处理模块可以通过高速通道管理器件与主从CPU相连,例如GE以太网通信通道分别与主从CPU连接,作为业务报文上传的备份通道,当共享管理总线出现故障时,通过高速通道进行通信。
本发明具有双CPU的双路主控设备第一实施例提供了一种具有双CPU的双路主控设备,如图7所示,包括主用主控设备和备用主控设备,主用主控设备和备用主控设备内连接与单路主控设备情况相同,包括:通过邮箱器件及高速通道管理器件互连的主CPU与从CPU;邮箱器件提供中断级快速通信;高速通道管理器件用于在主CPU与从CPU之间传递报告信息。从CPU分别通过两路高速通道与主用和备用主控设备的高速通道管理器件互连,实现业务处理模块业务无中断倒换。在虚拟线卡板模式中,主用主控设备(后面称为主控设备A)上的虚拟线卡板(后面称为虚拟线卡板A)的功能和普通线卡板一样,虚拟线卡板A不仅有管理通道和主控设备A通信,也有管理通道和备用主控设备(后面称为主控设备B)相连。当主控设备发生主备倒换后,虚拟线卡板A检测到主控设备B变成了主用后,切换管理通道和主控设备B进行通信,接受主控设备B的管理。虚拟线卡板A不随主控设备A重启,业务也保持不中断。主控设备B升为主用后,其上面的虚拟线卡板B也切换到和主控设备B进行通信,接受主控设备B的管理,其上业务保持不中断。该实例中当主控设备发生倒换时,虚拟线卡板可以作为一个完全的线卡板处理,不用重启,可以做到无缝切换;从CPU和线卡板CPU可以共用代码,所以软件移植非常简单,不用在主CPU中增加业务处理代码,从而降低软件复杂度。
图7中为两个从CPU可以通过高速通道直接互连,当然也可以通过高速通道管理器件间接互连,如图8所示。在***中,主控设备如果使用虚拟线卡板模式下,两个从CPU之间的高速通道不用传送同步信息;如果主控设备使用对等备份模式,从CPU用于同步协议分析,主备主控设备的从CPU应定时发送同步信息,从而保证在主备主控设备倒换时,两个从CPU上的信息是一致的。
本***中两个从CPU有多条通路相连,同步信息的传送首选直连的高速通道,若直连高速通道有故障,可发送同步信息到连到高速通道管理器件的高速通道,通过管理器件来转发。若两条通道都不连接,则可以将结果发送到主CPU,让主CPU发送给对板主CPU,然后转给对板从CPU。另外两个主CPU可以如图7一样直接通过高速通道相连,也可以通过对板的高速通道管理器件相连,如图9所示。
图7的主控设备上,能够灵活兼容配置业务处理模块或不配置业务处理模块的情况。若配置业务处理模块,要求能够及时响应业务处理模块的报文分析请求,与主控设备原有的管理和路由计算功能互不影响;能够方便地将原线卡板上的业务处理模块软件移植到主控设备软件上;主备倒换时要求重启主控设备上的业务不受任何影响。不配置业务处理模块时,从CPU用于分担一部分主CPU的计算需求,从CPU用于一部分的协议处理,主CPU则用于管理以及其它协议处理。例如:主CPU只负责路由计算和管理,从CPU分析所有协议报文。通过以太网管理通道,从CPU可以捕获来自主CPU或者线卡板的协议报文,并进行协议分析。在完成协议分析之后,可能需要将那些不紧急的处理结果通过以太网管理通道回馈给主CPU或线卡板。对于那些非常紧急的信息,比如链路中断或恢复,则通过中断通信通路通知给主控设备。主控设备立即着手更新路由表、MAC(Media Access Control,媒体接入控制)等表项,并下发给从CPU及线卡板。
另外,主用主控设备和备用主控设备上可以同时配置业务处理模块,可以同时不配置业务处理模块,也可以只在主用主控设备或备用主控设备上配置业务处理模块。当主用主控设备和备用主控设备上同时配置业务处理模块时,主备主控设备的虚拟线卡板可以作为两块完全独立的线卡板,也可以与主备主控设备一起完全对等备份。
本发明还提供了一种具有双CPU的主控设备实现方法,包括主CPU和从CPU,通过邮箱器件及高速通道将所述主CPU与所述从CPU互连;所述邮箱器件为所述主从CPU间提供中断级快速通信,所述高速通道在所述主CPU与所述从CPU之间传递报告信息。
所述中断级快速通信具体包括:当从CPU有紧急信息通知主CPU时,从CPU将紧急信息通过数据地址总线写入邮箱器件中,并将该紧急信息的寻址信息(例如起始地址及长度)通过数据地址总线写入邮箱器件中的主CPU邮箱,并触发到主CPU的中断(称为第一中断),主CPU捕获第一中断后,通过数据地址总线读取邮箱器件中的主CPU邮箱内容,并根据邮箱内容中的寻址信息通过数据地址总线读取紧急信息,主CPU读取邮箱内容后,邮箱器件自动清除第一中断,或由主CPU向邮箱器件发送命令清除第一中断;或当主CPU有紧急信息通知从CPU时,主CPU将紧急信息通过数据地址总线写入邮箱器件中,并将该紧急信息的寻址信息(例如起始地址及长度)通过数据地址总线写入邮箱器件中的从CPU邮箱,并触发到从CPU的中断(称为第二中断),从CPU捕获第二中断后,通过数据地址总线读取邮箱器件中的从CPU邮箱内容,并根据邮箱内容中的寻址信息通过数据地址总线读取紧急信息,从CPU读取邮箱内容后,邮箱器件自动清除第二中断,或由从CPU向邮箱器件发送命令清除第二中断。
本发明一种具有双CPU的主控设备实现虚拟线卡板的第一实施例如图10所示,包括主CPU和从CPU,还包括:业务处理模块,由所述从CPU通过PCI总线或PCI-E总线等共享管理总线进行管理控制,与所述从CPU构成虚拟线卡板。
本发明一种具有双CPU的主控设备实现虚拟线卡板的第二实施例如图11所示,业务处理模块还通过等共享管理总线与所述主CPU连接,构成虚拟线卡板的备份通道。
本发明一种具有双CPU的主控设备实现虚拟线卡板的第三实施例如图12所示,还包括高速通道管理器件,所述业务处理模块通过所述高速通道管理器件控制的高速通道分别与主CPU和从CPU互连,提供业务上报备份通道。
以上公开的仅为本发明的几个具体实施例,但是,本发明并非局限于此,任何本领域的技术人员能思之的变化都应落入本发明的保护范围。
Claims (15)
1、一种具有双CPU的单路主控设备,包括主CPU和从CPU,其特征在于,
所述主CPU与所述从CPU,通过邮箱器件及高速通道互连;所述邮箱器件为所述主从CPU间提供中断级快速通信,所述高速通道在所述主CPU与所述从CPU之间传递报告信息。
2、如权利要求1所述具有双CPU的单路主控设备,其特征在于,所述中断级快速通信具体包括:
当从CPU有紧急信息通知主CPU时,从CPU将所述紧急信息写入所述邮箱器件存储区中,将所述紧急信息的寻址信息写入所述邮箱器件中主CPU的邮箱,并触发到主CPU的第一中断,所述主CPU捕获所述第一中断后,读取所述邮箱器件中主CPU的邮箱内容,并根据所述邮箱内容读取所述紧急信息;或
当主CPU有紧急信息通知从CPU时,主CPU将所述紧急信息写入所述邮箱器件存储区中,将所述紧急信息的寻址信息写入所述邮箱器件中从CPU的邮箱,并触发送到从CPU的第二中断,所述从CPU捕获所述第二中断后,读取所述邮箱器件中从CPU的邮箱内容,并根据所述邮箱内容读取所述紧急信息。
3、如权利要求2所述具有双CPU的单路主控设备,其特征在于,所述主CPU读取邮箱内容后,所述邮箱器件自动清除或所述主CPU清除所述第一中断;所述从CPU读取邮箱内容后,所述邮箱器件自动清除或所述从CPU清除所述第二中断。
4、如权利要求1所述具有双CPU的单路主控设备,其特征在于,所述高速通道包括:以太网通信通道。
5、如权利要求4所述具有双CPU的单路主控设备,其特征在于,所述高速通道传递的报告信息包括:分析报文、查询信息及状态信息。
6、如权利要求1所述具有双CPU的单路主控设备,其特征在于,还包括业务处理模块,与所述从CPU连接。
7、如权利要求6所述具有双CPU的单路主控设备,其特征在于,所述业务处理模块还与所述主CPU连接。
8、如权利要求7所述具有双CPU的单路主控设备,其特征在于,所述业务处理模块通过共享管理总线与主CPU和从CPU互连。
9、如权利要求7所述具有双CPU的单路主控设备,其特征在于,所述业务处理模块通过高速通道分别与主CPU和从CPU互连。
10、如权利要求1所述具有双CPU的单路主控设备,其特征在于,邮箱器件包括:双口RAM、普通存储器与逻辑控制器相结合、或普通存储器与I/O控制器相结合。
11、一种具有双CPU的双路主控设备,包括主用主控设备和备用主控设备,所述主用主控设备的主CPU与所述备用主控设备的主CPU互连,所述主用主控设备的从CPU与所述备用主控设备的从CPU互连,其特征在于,
所述主用主控设备和所述备用主控设备分别包括:通过邮箱器件及高速通道互连的主CPU与从CPU;所述邮箱器件提供中断级快速通信;所述高速通道用于在所述主CPU与所述从CPU之间传递报告信息。
12、如权利要求11所述具有双CPU的双路主控设备,其特征在于,所述主用主控设备和/或所述备用主控设备包括业务处理模块,分别与所述本主控设备的从CPU连接。
13、如权利要求11所述具有双CPU的双路主控设备,其特征在于,所述主用主控设备的主CPU与所述备用主控设备的主CPU通过高速通道直接互连;或通过对板高速通道管理器件间接互连,所述主用主控设备的从CPU与所述备用主控设备的从CPU直接互连或通过高速通道管理器件间接互连。
14、一种具有双CPU的主控设备实现方法,所述主控设备包括主CPU和从CPU,其特征在于,
通过邮箱器件及高速通道将所述主CPU与所述从CPU互连;所述邮箱器件为所述主从CPU间提供中断级快速通信,所述高速通道在所述主CPU与所述从CPU之间传递报告信息。
15、如权利要求14所述具有双CPU的主控设备实现方法,其特征在于,所述中断级快速通信具体包括:
当从CPU有紧急信息通知主CPU时,从CPU将所述紧急信息写入所述邮箱器件存储区中,将所述紧急信息的寻址信息写入所述邮箱器件中主CPU的邮箱,并触发到主CPU的第一中断,所述主CPU捕获所述第一中断后,读取所述邮箱器件中主CPU的邮箱内容,并根据所述邮箱内容读取所述紧急信息;或
当主CPU有紧急信息通知从CPU时,主CPU将所述紧急信息写入所述邮箱器件存储区中,将所述紧急信息的寻址信息写入所述邮箱器件中从CPU的邮箱,并触发送到从CPU的第二中断,所述从CPU捕获所述第二中断后,读取所述邮箱器件中从CPU的邮箱内容,并根据所述邮箱内容读取所述紧急信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610165810 CN1964285A (zh) | 2006-12-13 | 2006-12-13 | 具有双cpu的主控设备及实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610165810 CN1964285A (zh) | 2006-12-13 | 2006-12-13 | 具有双cpu的主控设备及实现方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1964285A true CN1964285A (zh) | 2007-05-16 |
Family
ID=38083188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610165810 Pending CN1964285A (zh) | 2006-12-13 | 2006-12-13 | 具有双cpu的主控设备及实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1964285A (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101242447B (zh) * | 2008-03-12 | 2010-07-14 | 上海闻泰电子科技有限公司 | 一种双cpu架构智能手机及其通信控制方法 |
CN102096654A (zh) * | 2011-01-28 | 2011-06-15 | 深圳市普联技术有限公司 | 一种cpu之间的数据通信方法、***及处理器 |
CN102316010A (zh) * | 2010-07-06 | 2012-01-11 | 杭州华三通信技术有限公司 | 一种同步接口资源状况的方法、***和装置 |
CN103116566A (zh) * | 2013-01-17 | 2013-05-22 | 东南大学 | 一种利用邮件收发箱实现双核之间通信的装置 |
CN103324599A (zh) * | 2013-06-04 | 2013-09-25 | 北京创毅讯联科技股份有限公司 | 处理器间通信方法与***级芯片 |
CN109257223A (zh) * | 2018-09-29 | 2019-01-22 | 南京泰通科技股份有限公司 | 高可靠性实时同步数据处理设备 |
CN109582633A (zh) * | 2018-12-04 | 2019-04-05 | 艾体威尔电子技术(北京)有限公司 | 一种pos机中双cpu的通讯方法 |
CN109709902A (zh) * | 2017-10-25 | 2019-05-03 | 富泰华精密电子(郑州)有限公司 | 数据交互方法、***和存储器 |
CN109840225A (zh) * | 2017-11-27 | 2019-06-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种异构双核处理器访问eFPGA的控制电路 |
CN109840241A (zh) * | 2017-11-27 | 2019-06-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种异构双核处理器核间通讯电路 |
CN113254053A (zh) * | 2021-06-11 | 2021-08-13 | 季华实验室 | 一种双cpu***的固件升级方法、*** |
-
2006
- 2006-12-13 CN CN 200610165810 patent/CN1964285A/zh active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101242447B (zh) * | 2008-03-12 | 2010-07-14 | 上海闻泰电子科技有限公司 | 一种双cpu架构智能手机及其通信控制方法 |
CN102316010A (zh) * | 2010-07-06 | 2012-01-11 | 杭州华三通信技术有限公司 | 一种同步接口资源状况的方法、***和装置 |
CN102096654A (zh) * | 2011-01-28 | 2011-06-15 | 深圳市普联技术有限公司 | 一种cpu之间的数据通信方法、***及处理器 |
CN102096654B (zh) * | 2011-01-28 | 2013-09-18 | 深圳市普联技术有限公司 | 一种cpu之间的数据通信方法、***及处理器 |
CN103116566A (zh) * | 2013-01-17 | 2013-05-22 | 东南大学 | 一种利用邮件收发箱实现双核之间通信的装置 |
CN103324599A (zh) * | 2013-06-04 | 2013-09-25 | 北京创毅讯联科技股份有限公司 | 处理器间通信方法与***级芯片 |
CN109709902A (zh) * | 2017-10-25 | 2019-05-03 | 富泰华精密电子(郑州)有限公司 | 数据交互方法、***和存储器 |
CN109840225A (zh) * | 2017-11-27 | 2019-06-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种异构双核处理器访问eFPGA的控制电路 |
CN109840241A (zh) * | 2017-11-27 | 2019-06-04 | 中国航空工业集团公司西安航空计算技术研究所 | 一种异构双核处理器核间通讯电路 |
CN109840241B (zh) * | 2017-11-27 | 2023-05-26 | 西安翔腾微电子科技有限公司 | 一种异构双核处理器核间通讯电路 |
CN109257223A (zh) * | 2018-09-29 | 2019-01-22 | 南京泰通科技股份有限公司 | 高可靠性实时同步数据处理设备 |
CN109582633A (zh) * | 2018-12-04 | 2019-04-05 | 艾体威尔电子技术(北京)有限公司 | 一种pos机中双cpu的通讯方法 |
CN113254053A (zh) * | 2021-06-11 | 2021-08-13 | 季华实验室 | 一种双cpu***的固件升级方法、*** |
CN113254053B (zh) * | 2021-06-11 | 2021-11-02 | 季华实验室 | 一种双cpu***的固件升级方法、*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1964285A (zh) | 具有双cpu的主控设备及实现方法 | |
JP4410190B2 (ja) | PCI−Express通信システム | |
CN101242371B (zh) | 基于PCIe交换架构路由器堆叠的方法、***和装置 | |
US20060200584A1 (en) | Intermediate driver having a fail-over function | |
CA2657827A1 (en) | Method and apparatus for distributing usb hub functions across a network | |
JPH022272A (ja) | 処理素子間を接続する接続法及び交換ネツトワーク | |
CN103490966A (zh) | 一种双冗余can总线数据接收处理方法 | |
WO2006090408A2 (en) | Input/output tracing in a protocol offload system | |
CN109995681B (zh) | 一种单芯片实现双主控主备切换的装置及方法 | |
CN104899170A (zh) | 分布式智能平台管理总线ipmb连接方法及atca机框 | |
CN101848154A (zh) | 基于高级电信计算架构的*** | |
CN101394301A (zh) | 小型电信和计算通用硬件平台***、装置及其通信方法 | |
CN1964286B (zh) | 具有双cpu的主控设备 | |
CN1288201A (zh) | 主从式多处理器***中的通信接口 | |
CN105763488A (zh) | 数据中心汇聚核心交换机及其背板 | |
CN100428684C (zh) | 带外通道方法 | |
WO2020258917A1 (zh) | 一种数据交换芯片及服务器 | |
KR100195065B1 (ko) | 데이타 통신망 정합장치 | |
CN115865835A (zh) | 主备交换板、接口板、交换机***及其状态汇总方法 | |
CN108664443A (zh) | 数据通讯同步方法及*** | |
CN113407480A (zh) | 一种集中式管理的框式交换机 | |
CN207882728U (zh) | 一种控制*** | |
CN102231710A (zh) | 网络设备中单板间进行报文交互的方法及网络设备 | |
CN101510142B (zh) | 存储设备的多输出入接口***与通信方法 | |
CN101334763A (zh) | 主机与设备之间的数据传送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20070516 |