CN1963787A - 嵌入式***的快闪存储器存取方法及存取电路 - Google Patents

嵌入式***的快闪存储器存取方法及存取电路 Download PDF

Info

Publication number
CN1963787A
CN1963787A CNA2005101158795A CN200510115879A CN1963787A CN 1963787 A CN1963787 A CN 1963787A CN A2005101158795 A CNA2005101158795 A CN A2005101158795A CN 200510115879 A CN200510115879 A CN 200510115879A CN 1963787 A CN1963787 A CN 1963787A
Authority
CN
China
Prior art keywords
read
microcontroller
order
buffer
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101158795A
Other languages
English (en)
Inventor
徐锦福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cheertek Inc
Original Assignee
Cheertek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cheertek Inc filed Critical Cheertek Inc
Priority to CNA2005101158795A priority Critical patent/CN1963787A/zh
Priority to EP06000355A priority patent/EP1785843A3/en
Publication of CN1963787A publication Critical patent/CN1963787A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/104—Embedded memory devices, e.g. memories with a processing device on the same die or ASIC memory designs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

一种嵌入式***的快闪存储器存取方法，包括：于快闪存储器中规划一主程序区及一储存区；提供一存取电路，其具有一命令接收缓存器以及一微控制器状态缓冲区；存取电路侦测该微控制器是否执行欲存取该储存区一命令；若该微控制器执行存取储存区命令，则存取电路将命令储存于命令接收缓存器以及将微控制器的状态储存于微控制器状态缓冲区中；存取电路将读/写命令结果存入命令接收缓存器中；以及存取电路从微控制器状态缓冲区中取得微控制器的状态，使微控制器恢复原状态继续执行。此外，本发明揭露一种存取电路，其可供嵌入式***中的微控制器读/写外接的快闪存储器。

Description

嵌入式***的快闪存储器存取方法及存取电路
技术领域
本发明是有关一种嵌入式***的快闪存储器存取方法及，尤指一种嵌入式***的快闪存储器存取方法及存取电路，其可使该微控制器于存取外接的快闪存储器后可恢复原状态继续执行的嵌入式***的快闪存储器存取方法及存取电路。
背景技术
按，一般将微控制器整合于其中的嵌入式***(embeddedsystem)，例如液晶电视(LCD TV)控制器、数字影音播放/录像(DVD)控制器或数字机上盒(set-top-box)控制器等，其微控制器的程序代码一般都会存放于一外接的快闪存储器中。然，该快闪存储器在写入状态时是无法回到原程序状态，亦即微控制器于执行完该快闪存储器的读/写命令后，该微控制器需被重置，而该程序代码则被重新执行，如此将相当浪费微控制器的执行时间，尤其是一大块连续存储器地址的写入时，其情形将更为恶化。
此外，一般液晶电视控制器除了需要一外接快闪存储器外亦需要一非挥发式存储器，例如但不限于一电子可抹除式存储器(EEPROM)，用以储存其全域变量、色度及色饱和的可调变量以及影像的画面等，如此将增加***的制造成本，诚属美中不足之处。
针对上述已知液晶电视控制器等嵌入式***的缺点，需要一种嵌入式***的快闪存储器存取方法及存取电路，其可使该微控制器于存取外接的快闪存储器后可恢复原状态继续执行；此外，其亦需要一种可将全域变量、色度及色饱和的可调变量以及影像的画面等储存于该快闪存储器中，以供该微控制器在一般运作下可随意存取该快闪存储器下该电子可抹除式存储器的成本的嵌入式***的快闪存储器存取方法及存取电路。
发明内容
为解决上述已知技术的缺点，本发明的目的是提供一种嵌入式***的快闪存储器存取方法及存取电路，其可使该微控制器于存取外接的快闪存储器后可恢复原状态继续执行。
为解决上述已知技术的缺点，本发明的另一目的是提供一种嵌入式***的快闪存储器存取方法及存取电路，可将全域变量、色度及色饱和的可调变量以及影像的画面等储存于该快闪存储器中，以供该微控制器在一般运作下可随意存取该快闪存储器。
为达上述的目的，本发明的一种嵌入式***的快闪存储器存取方法，其中该嵌入式***具有一微控制器，该方法可供该微控制器读/写一外接的快闪存储器，其特征在于，该方法包括下列步骤：
于该快闪存储器中规划一主程序区及一储存区；
提供一存取电路，其具有一命令接收缓存器以及一微控制器状态缓冲区；
该存取电路侦测该微控制器是否执行欲存取该储存区的一命令，若否，则持续侦测；
若该微控制器执行存取该储存区的命令，则该存取电路将该命令储存于该命令接收缓存器以及将该微控制器的状态储存于该微控制器状态缓冲区中，同时对该储存区执行读/写命令；
该存取电路将读/写命令结果存入该命令接收缓存器中；以及
该存取电路从该微控制器状态缓冲区中取得该微控制器的状态，使该微控制器恢复原状态继续执行。
其中该命令接收缓存器进一步包括一读/写命令缓存器、一读/写资料缓存器以及一读/写地址缓存器。
其中该读/写命令缓存器的长度是为一字节，用以暂存该读/写命令。
其中该读/写资料缓存器的长度是为一字节，用以暂存该读/写数据。
其中该读/写地址缓存器的长度是为四字节，用以暂存该读/写地址，使该存取电路可寻址4G字节的空间。
其中该主程序区是用以储存该微控制器的程序；而该储存区是用以储存该嵌入式***的全域变量、色度及色饱和的可调变量以及影像的画面。
其中该嵌入式***是为一液晶电视控制器、数字影音播放/录像控制器或数字机上盒控制器。
为达上述的目的，本发明的一种存取电路，其可供一嵌入式***中的一微控制器读/写一外接的快闪存储器，其特征在于，该存取电路至少包括：
一命令接收缓存器；以及
一微控制器状态缓冲区；
以便该存取电路侦测该微控制器执行该快闪存储器的读/写命令时，可将该命令储存于该命令接收缓存器及将该微控制器的状态储存于该微控制器状态缓冲区中，同时对该快闪存储器执行读/写命令，并于结束后将该读/写命令结果存入该命令接收缓存器中，最后将该微控制器的状态回传给该微控制器，使该微控制器恢复原状态继续执行。
其中该命令接收缓存器进一步包括一读/写命令缓存器、一读/写资料缓存器以及一读/写地址缓存器。
其中该读/写命令缓存器的长度是为一字节，用以暂存该读/写命令。
其中该读/写资料缓存器的长度是为一字节，用以暂存该读/写数据。
其中该读/写地址缓存器的长度是为四字节，用以暂存该读/写地址，使该存取电路可寻址4G字节的空间。
其中该快闪存储器进一步可被规划成一主程序区及一储存区，其中该主程序区是用以储存该微控制器的程序，而该储存区是用以储存该嵌入式***的全域变量、色度及色饱和的可调变量以及影像的画面等。
其中该嵌入式***是为一液晶电视控制器、数字影音播放/录像控制器或数字机上盒控制器。
附图说明
为进一步说明本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中：
图1为一示意图，其绘示根据本发明的一嵌入式***的快闪存储器存取方法的流程示意图。
图2为一示意图，其绘示根据本发明另一较佳实施例的存取电路的方块示意图。
具体实施方式
请参照图1，其绘示根据本发明一较佳实施例的嵌入式***的快闪存储器存取方法的流程示意图。如图所示，本发明的嵌入式***的快闪存储器存取方法，其中该嵌入式***具有一微控制器，该方法可供该微控制器读/写一外接的快闪存储器，该方法包括下列步骤：于该快闪存储器中规划一主程序区及一储存区(步骤1)；提供一存取电路，其具有一命令接收缓存器以及一微控制器状态缓冲区(步骤2)；该存取电路侦测该微控制器是否执行欲存取该储存区的一命令，若否，则持续侦测(步骤3)；若该微控制器执行存取该储存区的命令，则该存取电路将该命令储存于该命令接收缓存器以及将该微控制器的状态储存于该微控制器状态缓冲区中，同时对该储存区执行读/写命令(步骤4)；该存取电路将读/写命令结果存入该命令接收缓存器中(步骤5)；以及该存取电路从该微控制器状态缓冲区中取得该微控制器的状态，使该微控制器恢复原状态继续执行(步骤6)。
于该步骤1中，将该快闪存储器中规划一主程序区及一储存区；其中该主程序区是用以储存该微控制器的程序代码；而该储存区则用以储存该嵌入式***的全域变量、色度及色饱和的可调变量以及影像的画面等；如此，即可省掉已知技术的电子可抹除式存储器。其中，该储存区的空间是大于该主程序区。
于该步骤2中，提供一存取电路(详情请参照下述图2的说明)，其具有一命令接收缓存器以及一微控制器状态缓冲区；其中该命令接收缓存器进一步包括一读/写命令缓存器、一读/写资料缓存器以及一读/写地址缓存器，其中该读/写命令缓存器的长度是为一字节，用以暂存该读/写命令，该读/写资料缓存器的长度是为一字节，用以暂存该读/写资料，而该读/写地址缓存器的长度是为四字节，用以暂存该读/写地址，使该存取电路可寻址4G字节的空间。
于该步骤3中，该存取电路侦测该微控制器是否执行欲存取该储存区的一命令，若否，则表示该微控制器并未要求存取该快闪存储器，同时该存取电路将持续侦测该微控制器的命令。
于该步骤4中，若该微控制器执行存取该储存区的命令，则该存取电路将该命令储存于该命令接收缓存器中，例如将读/写命令储存于该读/写命令缓存器中，将读/写资料储存于该读/写资料缓存器中，以及将该读/写命令的地址储存于该读/写地址缓存器中，如此该存取电路将可依据该读/写命令将资料写入该快闪存储器中或从该快闪存储器中读出资料；此外，于本步骤中进一步将该微控制器的状态储存于该微控制器状态缓冲区中，此动作类似于微控制器于处理中断程序时，将其状态储存于堆栈的情形，其目的是要记住该微控制器执行完此读/写命令后的回返位置，并可根据该回返位置继续执行原程序，此为本发明与已知技术的另一差异处。
于该步骤5中，该存取电路将读/写命令结果存入该命令接收缓存器中，其目的是供该微控制器检查该读/写命令是否成功，若失败，则该微控制器可重新激活一读/写命令。
于该步骤6中，该存取电路从该微控制器状态缓冲区中取得该微控制器的状态，使该微控制器恢复原状态继续执行，此步骤的目的是使该微控制器可以取得该读/写命令的下一个命令的地址以及该微控制器的原状态，并据以继续执行原程序。
因此，由上述的嵌入式***的快闪存储器存取方法，其可使该微控制器于存取外接的快闪存储器后可恢复原状态继续执行；此外，其亦可将全域变量、色度及色饱和的可调变量以及影像的画面等储存于该快闪存储器中，以供该微控制器在一般运作下可随意存取该快闪存储器，因此，本发明的嵌入式***的快闪存储器存取方法确与已知的嵌入式***的快闪存储器存取方法不同且具进步性。
请参照图2，其绘示根据本发明一较佳实施例的存取电路10的方块示意图。如图所示，本发明的存取电路10，其可供一嵌入式***20中的一微控制器21读/写一外接的快闪存储器30，该存取电路10至少包括：一命令接收缓存器11；以及一微控制器状态缓冲区15。
其中，该嵌入式***20可为一液晶电视控制器、数字影音播放/录像控制器或数字机上盒控制器。而该快闪存储器30进一步可被规划成一主程序区31及一储存区32，其中该主程序区31是用以储存该微控制器21的程序，而该储存区32是用以储存该嵌入式***20的全域变量、色度及色饱和的可调变量以及影像的画面等。
该命令接收缓存器11进一步包括一读/写命令缓存器111、一读/写资料缓存器112以及一读/写地址缓存器113；其中该读/写命令缓存器111的长度是为一字节，用以暂存该读/写命令；该读/写资料缓存器112的长度是为一字节，用以暂存该读/写数据；而该读/写地址缓存器113的长度是为四字节，用以暂存该读/写地址，使该存取电路10可寻址达4G字节的空间。
请配合参照图1及图2，本发明的嵌入式***的快闪存储器存取方法于起始时，该微控制器21正常执行程序，当该存取电路10侦测到该微控制器21执行欲存取该储存区32的命令时，该存取电路10即将该命令储存于该命令接收缓存器11以及将该微控制器21的状态储存于该微控制器状态缓冲区15中，同时对该储存区32执行读/写命令，于执行读/写命令后该存取电路10会将读/写命令结果存入该命令接收缓存器11中；最后该存取电路10会从该微控制器状态缓冲区15中取得该微控制器21的状态，使该微控制器21恢复原状态继续执行。
其中，将该微控制器21的状态储存于该微控制器状态缓冲区15中的动作是类似于微控制器21于处理中断程序时，将其状态储存于堆栈的情形，其目的是要记住该微控制器21于执行完此读/写命令后的回返位置，并可根据该回返位置继续执行原程序。
因此，由上述的存取电路，其侦测到该微控制器21执行该快闪存储器30的读/写命令时，可将该命令储存于该命令接收缓存器11及将该微控制器21的状态储存于该微控制器状态缓冲区15中，同时对该快闪存储器30执行读/写命令，并于结束后将该读/写命令结果存入该命令接收缓存器11中，最后将该微控制器21的状态回传给该微控制器21，使该微控制器21恢复原状态继续执行。
综上所述，本发明的嵌入式***的快闪存储器存取方法及存取电路，其可使该微控制器于存取外接的快闪存储器后可恢复原状态继续执行；此外，其亦可将全域变量、色度及色饱和的可调变量以及影像的画面等储存于该快闪存储器中，以供该微控制器在一般运作下可随意存取该快闪存储器等优点，因此确可改善已知嵌入式***的快闪存储器存取方法的缺点。
本发明所揭示的，乃较佳实施例，凡是局部的变更或修饰而源于本发明的技术思想而为熟习该项技术的人所易于推知的，俱不脱离本发明的专利权范畴。

Claims (14)

1.一种嵌入式***的快闪存储器存取方法，其中该嵌入式***具有一微控制器，该方法可供该微控制器读/写一外接的快闪存储器，其特征在于，该方法包括下列步骤：
于该快闪存储器中规划一主程序区及一储存区；
提供一存取电路，其具有一命令接收缓存器以及一微控制器状态缓冲区；
该存取电路侦测该微控制器是否执行欲存取该储存区的一命令，若否，则持续侦测；
若该微控制器执行存取该储存区的命令，则该存取电路将该命令储存于该命令接收缓存器以及将该微控制器的状态储存于该微控制器状态缓冲区中，同时对该储存区执行读/写命令；
该存取电路将读/写命令结果存入该命令接收缓存器中；以及
该存取电路从该微控制器状态缓冲区中取得该微控制器的状态，使该微控制器恢复原状态继续执行。
2.如权利要求1所述的嵌入式***的快闪存储器存取方法，其特征在于，其中该命令接收缓存器进一步包括一读/写命令缓存器、一读/写资料缓存器以及一读/写地址缓存器。
3.如权利要求2所述的嵌入式***的快闪存储器存取方法，其特征在于，其中该读/写命令缓存器的长度是为一字节，用以暂存该读/写命令。
4.如权利要求2所述的嵌入式***的快闪存储器存取方法，其特征在于，其中该读/写资料缓存器的长度是为一字节，用以暂存该读/写数据。
5.如权利要求2所述的嵌入式***的快闪存储器存取方法，其特征在于，其中该读/写地址缓存器的长度是为四字节，用以暂存该读/写地址，使该存取电路可寻址4G字节的空间。
6.如权利要求1所述的嵌入式***的快闪存储器存取方法，其特征在于，其中该主程序区是用以储存该微控制器的程序；而该储存区是用以储存该嵌入式***的全域变量、色度及色饱和的可调变量以及影像的画面。
7.如权利要求1所述的嵌入式***的快闪存储器存取方法，其特征在于，其中该嵌入式***是为一液晶电视控制器、数字影音播放/录像控制器或数字机上盒控制器。
8.一种存取电路，其可供一嵌入式***中的一微控制器读/写一外接的快闪存储器，其特征在于，该存取电路至少包括：
一命令接收缓存器；以及
一微控制器状态缓冲区；
以便该存取电路侦测该微控制器执行该快闪存储器的读/写命令时，可将该命令储存于该命令接收缓存器及将该微控制器的状态储存于该微控制器状态缓冲区中，同时对该快闪存储器执行读/写命令，并于结束后将该读/写命令结果存入该命令接收缓存器中，最后将该微控制器的状态回传给该微控制器，使该微控制器恢复原状态继续执行。
9.如权利要求8所述的存取电路，其特征在于，其中该命令接收缓存器进一步包括一读/写命令缓存器、一读/写资料缓存器以及一读/写地址缓存器。
10.如权利要求9所述的存取电路，其特征在于，其中该读/写命令缓存器的长度是为一字节，用以暂存该读/写命令。
11.如权利要求9所述的存取电路，其特征在于，其中该读/写资料缓存器的长度是为一字节，用以暂存该读/写数据。
12.如权利要求9所述的存取电路，其特征在于，其中该读/写地址缓存器的长度是为四字节，用以暂存该读/写地址，使该存取电路可寻址4G字节的空间。
13.如权利要求8所述的存取电路，其特征在于，其中该快闪存储器进一步可被规划成一主程序区及一储存区，其中该主程序区是用以储存该微控制器的程序，而该储存区是用以储存该嵌入式***的全域变量、色度及色饱和的可调变量以及影像的画面等。
14.如权利要求8所述的存取电路，其特征在于，其中该嵌入式***是为一液晶电视控制器、数字影音播放/录像控制器或数字机上盒控制器。
CNA2005101158795A 2005-11-10 2005-11-10 嵌入式***的快闪存储器存取方法及存取电路 Pending CN1963787A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2005101158795A CN1963787A (zh) 2005-11-10 2005-11-10 嵌入式***的快闪存储器存取方法及存取电路
EP06000355A EP1785843A3 (en) 2005-11-10 2006-01-10 Access method and access circuit for flash memory in embedded system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2005101158795A CN1963787A (zh) 2005-11-10 2005-11-10 嵌入式***的快闪存储器存取方法及存取电路

Publications (1)

Publication Number Publication Date
CN1963787A true CN1963787A (zh) 2007-05-16

Family

ID=37025170

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101158795A Pending CN1963787A (zh) 2005-11-10 2005-11-10 嵌入式***的快闪存储器存取方法及存取电路

Country Status (2)

Country Link
EP (1) EP1785843A3 (zh)
CN (1) CN1963787A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106934258B (zh) * 2015-12-31 2023-12-15 兆易创新科技集团股份有限公司 一种嵌入式***

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537627A (en) * 1993-09-08 1996-07-16 Hilevel Technology, Inc. Microprogrammable processor capable of accessing unused portions of control store as fast data memory
US5732017A (en) * 1997-03-31 1998-03-24 Atmel Corporation Combined program and data nonvolatile memory with concurrent program-read/data write capability
US7062616B2 (en) * 2001-06-12 2006-06-13 Intel Corporation Implementing a dual partition flash with suspend/resume capabilities
EP1278120A1 (de) * 2001-07-18 2003-01-22 Infineon Technologies AG Controller und Verfahren zum Ansteuern einer zentralen Verarbeitungseinheit für eine Speicheradressierung
EP1345236B1 (en) * 2002-03-14 2011-05-11 STMicroelectronics Srl A non-volatile memory device
JP2005529399A (ja) * 2002-06-06 2005-09-29 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 集積回路に埋め込まれた不揮発性メモリにデータを書き込む方法及び対応する回路
US8108588B2 (en) * 2003-04-16 2012-01-31 Sandisk Il Ltd. Monolithic read-while-write flash memory device
US7210002B2 (en) * 2003-11-19 2007-04-24 Qualcomm Incorporated System and method for operating dual bank read-while-write flash

Also Published As

Publication number Publication date
EP1785843A3 (en) 2008-05-14
EP1785843A2 (en) 2007-05-16

Similar Documents

Publication Publication Date Title
US7689762B2 (en) Storage device wear leveling
US7778078B2 (en) Memory system and control method thereof
CN1902599B (zh) 将数据更新到非易失性存储器***和操作该***的方法
US20070168632A1 (en) Non-volatile memory
US20150370646A1 (en) Memory system storing management information and method of controlling same
US6868473B2 (en) Non-volatile memory access control
US10168913B2 (en) Data storage device and data maintenance method thereof
US20060198202A1 (en) Flash memory backup system and method
CN108958643B (zh) 数据存储装置及其操作方法
US10013210B2 (en) Data storage device and data maintenance method thereof
CN103971724A (zh) 存储器、存储控制器、存储***、及其操作方法
CN112749101A (zh) 控制器和存储器***
KR100704618B1 (ko) 플래시 메모리의 데이터 복구 장치 및 방법
CN1963787A (zh) 嵌入式***的快闪存储器存取方法及存取电路
US20160124650A1 (en) Data Storage Device and Flash Memory Control Method
US8176231B2 (en) Methods for handling data updating of flash memory and related memory cards
CN102469357B (zh) 一种用户操作数据的保存方法、***及数字电视接收终端
US20070011394A1 (en) Access method and access circuit for flash memory in embedded system
TWI514136B (zh) 快閃記憶裝置及其資料寫入方法
CN102789426B (zh) 在非易失性存储器件中存储信息的方法和装置
KR101609980B1 (ko) 메모리 기반 저장장치의 주기적 갱신 장치 및 방법
CN103389943A (zh) 控制装置、存储装置及存储控制方法
CN101620575B (zh) 闪存卡及闪存预防数据毁损的方法
CN108509295B (zh) 存储器***的操作方法
US20140173231A1 (en) Semiconductor memory device and system operating method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication