CN1956216A - 半导体架构及其形成方法 - Google Patents
半导体架构及其形成方法 Download PDFInfo
- Publication number
- CN1956216A CN1956216A CNA2006100735022A CN200610073502A CN1956216A CN 1956216 A CN1956216 A CN 1956216A CN A2006100735022 A CNA2006100735022 A CN A2006100735022A CN 200610073502 A CN200610073502 A CN 200610073502A CN 1956216 A CN1956216 A CN 1956216A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- semiconductor
- grid layer
- layer
- device district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 82
- 229910052751 metal Inorganic materials 0.000 claims description 60
- 239000002184 metal Substances 0.000 claims description 60
- 239000011247 coating layer Substances 0.000 claims description 40
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 20
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 15
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 12
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 12
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- 239000002202 Polyethylene glycol Substances 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 6
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 6
- 229920001223 polyethylene glycol Polymers 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 5
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 5
- 239000003870 refractory metal Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 206010010144 Completed suicide Diseases 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910021352 titanium disilicide Inorganic materials 0.000 claims description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 3
- 238000005253 cladding Methods 0.000 claims description 2
- 238000002156 mixing Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 45
- 229920005591 polysilicon Polymers 0.000 description 44
- 239000011229 interlayer Substances 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- NYEZZYQZRQDLEH-UHFFFAOYSA-N 2-ethyl-4,5-dihydro-1,3-oxazole Chemical compound CCC1=NCCO1 NYEZZYQZRQDLEH-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 239000012861 aquazol Substances 0.000 description 1
- 229920006187 aquazol Polymers 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- VKVQZWRGTWGOKM-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[Hf+4].[Hf+4] VKVQZWRGTWGOKM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体架构，包括具有第一装置区以及第二装置区的半导体基底。栅极层横跨于半导体基底上的第一装置区以及第二装置区，横跨第一装置区的栅极层的第一部与具有第一型态的杂质执行掺杂，而横跨于第二装置区的栅极层的第二部与具有第二型态的杂质执行掺杂。设置于栅极层上方的披覆层用以避免于被披覆层覆盖的栅极层上方形成金属硅化物结构，其中此披覆层于栅极层的第一部与第二部的接面处具有至少一开口，并于此开口中设置金属硅化层，以降低介于栅极层的第一部与第二部之间接面的电阻。
Description
技术领域
本发明有关于一种集成电路设计，特别是有关于一种当提供适用于静态随机存取存储单元的自我对准金属硅化物接触区时，用以降低栅极电阻的半导体架构。
背景技术
当半导体技术进步至深次微米领域时，集成电路(integrated circuit，IC)芯片中的半导体架构变的更加拥挤。例如，由于静态随机存取存储器(staticrandom access memory，SRAM)单元越来越密集，以致于在SRAM芯片中形成所有必要的电路变的更加困难。从一个金属内连导线层至另一金属内连导线层的内连架构，以及至金属氧化物半导体(metal-oxide semiconductor，MOS)晶体管的源极/漏极、栅极以及主体都需要垂直传导介层窗(via)。在双镶嵌(dual damascene)金属化(metallization)中，将蚀刻介层窗以及沟槽以金属(一般为铜)填满，凸出的部分通过例如化学机械研磨(chemical-mechanical-polish，CMP)工艺而研除。填满金属的介层窗提供垂直连接，而填满金属的沟槽提供横向的接合垫以及导线。
介层窗通常是执行显影以及蚀刻所需分辨的最小特征(feature)。从第一金属层向下延伸至有效半导体基板的接触区的填满金属的介层窗必须足够小，才不至于使任何其它基板、多晶硅(polycrystalline silicon)导线、栅极或其它的介层窗造成电性短路。
通常使用两种架构来形成向下延伸至接触区的介层窗。第一种架构为形成于多晶硅栅极上方的金属硅化物层(silicide)，用以提供多晶硅栅极与介层窗之间的欧姆接触(Ohm contact)。第二种架构为自我对准接触区(self-alignment contact)。此处，披覆层(cap layer)形成于多晶硅栅极的上表面。披覆层与设置于多晶硅栅极侧边的间隙壁结合可将多晶硅栅极的每一侧完全隔离。金属层形成于半导体基板的源极/漏极区。将半导体基板加热以于金属层以及作为自我对准接触区的源极/漏极区的界面形成金属硅化物层。由于披覆层的缘故，可避免在热处理工艺期间于多晶硅栅极上形成金属硅化物。
上述两种架构为互斥的。当使用自我对准接触区时，设置于多晶硅栅极上方的披覆层用以避免金属硅化物形成于多晶硅栅极上。因此，对适当的电路运作而言，多晶硅栅极的电阻值会过高。
发明内容
有鉴于此，本发明提供一种半导体架构。半导体架构包括具有第一装置区以及第二装置区的半导体基底。横跨于半导体基底上的第一装置区以及第二装置区的栅极层，横跨第一装置区的栅极层的第一部与具有第一型态的杂质执行掺杂，而横跨于第二装置区的栅极层的第二部与具有第二型态的杂质执行掺杂。设置于栅极层上方的披覆层用以避免于被披覆层覆盖的栅极层上方形成金属硅化物结构，且于栅极层的第一部与第二部的接面处具有至少一开口。设置于栅极层上方的金属硅化层，通过开口而露出金属硅化层，以降低介于栅极层的第一部与第二部之间接面的电阻。
根据所述的半导体架构，其中上述披覆层，还包括：由不同材料所构成的至少一个次层；其中上述披覆层包括选自材料：氮氧化硅、氧化钽、氧化铝、氧化铪、氧化硅、氮化硅、聚氧化乙烯、正硅酸乙酯、含氮氧化物、氮氧化物、含铪氧化物、含钽氧化物或是含铝氧化物中的至少一种；其中上述金属硅化层包括选自材料：耐高温金属、氮化金属、钛、二硅化钛、钴、二硅化钴、镍、硅化镍、氮化钛、钛钨或氮化钽中的至少一种。
根据所述的半导体架构，其中上述由不同材料所构成的至少一个次层为大体由氧化硅所构成的第一次层，以及大体由氮化硅所构成的第二次层。
根据所述的半导体架构，还包括设置于上述半导体基底上的至少一个隔离区，用以定义上述第一装置区以及第二装置区。
根据所述的半导体架构，还包括设置于上述第一装置区中上述栅极层的两侧的第一组源/漏极掺杂区，以及设置于上述第二装置区中上述栅极层的两侧的第二组源/漏极掺杂区。
根据所述的半导体架构，还包括至少一个自我对准金属硅化物接触区，设置于上述第一组源/漏极掺杂区以及上述第二组源/漏极掺杂区的上方。
根据所述的半导体架构，还包括设置于上述栅极层与上述半导体基底之间的栅极介电层，用以将上述栅极层与上述半导体基底隔离。
根据所述的半导体架构，还包括至少一间隙壁，设置于上述栅极层的侧壁。
本发明还提供一种半导体架构形成方法，适用于半导体架构，包括：提供具有第一装置区以及第二装置区的半导体基底；形成横跨于上述半导体基底上的上述第一装置区以及第二装置区的栅极层，其中横跨上述第一装置区的栅极层的第一部掺杂第一型态的杂质，横跨上述第二装置区的栅极层的第二部掺杂第二型态的杂质；于上述栅极层上方形成披覆层；在上述披覆层中上述栅极层的第一部与第二部的接面形成至少一开口；以及在上述栅极层的上述开口内形成金属硅化层。
根据所述的半导体架构形成方法，其中于上述栅极层上方形成上述批覆层的步骤还包括：于上述栅极层的上方形成具有第一材料的第一次层；以及于上述第一次层的上方形成具有第二材料的第二次层。
根据所述的半导体架构形成方法，上述披覆层包括选自材料：氮氧化硅、氧化钽、氧化铝、氧化铪、氧化硅、氮化硅、聚氧化乙烯、正硅酸乙酯、含氮氧化物、氮氧化物、含铪氧化物、含钽氧化物中的至少一种或是具有介电常数K大于5的高介电常数的材料。
根据所述的半导体架构形成方法，还包括设置于上述半导体基底上的至少一个隔离区，用以定义上述第一装置区以及第二装置区。
根据所述的半导体架构形成方法，还包括设置于上述第一装置区中上述栅极层的两侧的第一组源/漏极掺杂区，以及设置于上述第二装置区中上述栅极层的两侧的第二组源/漏极掺杂区。
根据所述的半导体架构形成方法，其中在上述栅极层的上述开口内形成上述金属硅化层的步骤还包括形成设置于上述第一组源/漏极掺杂区以及上述第二组源/漏极掺杂区的上方的至少一个自我对准金属硅化物接触区。
附图说明
图1显示传统SRAM单元的电路图。
图2与图3显示根据本发明实施例所述的SRAM存储单元的IC布局。
图4至图6显示根据本发明不同实施例所述的图2与图3所示的SRAM存储单元的剖面图。
其中，附图标记说明如下：
100～电路图 102、104～反向器
106、108～存储节点 110、112～传导晶体管
114、118～拉高晶体管 116、120～拉低晶体管
200、300～IC布局 202、204、206、208～线条
210～窗口 212、214、216、218、232、234～接触区
236、238、240、242、244、246、250、254、258、262、406、506～接触区
220、226、256、260、410、510～多晶硅栅极
264、266～横切线 400、500、600～剖面图
302、304、306、308、310、312、314、316、318、320～接合垫
402、502～金属层 404、504、606～介层窗
408、516～栅极介电层 412、512、602～披覆层
414、514、604～间隙壁 416～源/漏极区
612～开口 613～隔离区
Vdd～电压源 WL～字线
BL～位线 BLB～反位线
Vss～互补式电压源
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下：
实施例：
接下来将提供在整体工艺中产生自我对准金属硅化物以及自我对准接触区的架构的详细描述。
图1的电路图100显示具有两个交叉耦接(cross-coupled)反向器102与104的标准SRAM单元。反向器102(反向器1)包括拉高晶体管114(PU-1)以及拉低晶体管116(PD-1)。反向器104(反向器2)包括拉高晶体管118(PU-2)以及拉低晶体管120(PD-2)。反向器102的存储节点106电性连接至反向器104的两个晶体管的栅极。反向器104的存储节点108电性连接至反向器102的两个晶体管的栅极。通过控制耦接至位线BL的传导晶体管110可控制反向器102的存储节点106的读取与写入。通过控制耦接至反位线BLB(bit linebar)的传导晶体管112可控制反向器104的存储节点108的读取与写入。传导晶体管110与112受到共同字线WL的控制。本发明通过此SRAM单元来做详细说明。
图2的IC布局200显示根据本发明实施例所述的准备沉积第一金属层的SRAM单元的架构。由线条202、204、206与208框起来的部分定义为SRAM单元。接触区212与218形成于多晶硅栅极220的上方，用以控制拉高晶体管118(PU-2)以及拉低晶体管120(PD-2)，其中形成于多晶硅栅极220上方的部分披覆层(在图4与图5中的标号为412与512)被移除。接触区214与216形成于多晶硅栅极226的上方，用以控制拉高晶体管114(PU-1)以及拉低晶体管116(PD-1)，其中形成于多晶硅栅极226上方的部分披覆层被移除。在窗口210内部，具有第二极性型态的井区以及多晶硅栅极220与226的第一部份与具有第一极性型态的杂质进行掺杂。在窗口210外部，具有第一极性型态的另一井区、多晶硅栅极256与260，以及多晶硅栅极220与226的第二部分与具有第二极性型态的杂质进行掺杂，其中第二极性型态不同于第一极性型态。
参照图1与图2，晶体管114为P通道MOS晶体管(又叫作PMOS)，具有耦接至电压源VCC的源极接触区232，耦接至存储节点106的漏极接触区234。晶体管118为PMOS晶体管，具有耦接至VCC的源极接触区236，耦接至存储节点108的漏极接触区238。晶体管116为NMOS晶体管，具有耦接至互补式电压源VSS的源极接触区240，耦接至存储节点106的漏极接触区242。反向器1的晶体管114与116具有共同的多晶硅栅极226。晶体管120为NMOS晶体管，具有耦接至VSS的源极接触区244，耦接至存储节点108的漏极接触区246。反向器2的晶体管118与120具有共同的多晶硅栅极220。
通栅(pass gate)晶体管110(PG-1)为NMOS晶体管，具有耦接至位线BL(未图标)的源极接触区250，耦接至存储节点106的漏极接触区242，漏极接触区242与晶体管116的漏极接触区相同。通栅晶体管112(PG-2)为NMOS晶体管，具有耦接至反位线BLB(未图标)的源极接触区254，耦接至存储节点108的漏极接触区246，漏极接触区246与晶体管120的漏极接触区相同。
用以控制晶体管110的多晶硅栅极256具有耦接至字线WL(未图标)的接触区258。在接下来的段落中，参照图4与图5的图示会对形成于多晶硅栅极256上方的接触区258外部的披覆层加以说明。用以控制晶体管112的多晶硅栅极260具有耦接至字线WL(未图标)的接触区262。在接下来的段落中，参照图4与图5的图示会对形成于多晶硅栅极260上方的接触区262外部的披覆层加以说明。横切线(cross section line)264穿越晶体管120与112。横切线266穿越多晶硅栅极220。接下来的段落说明沿着线条264所观察的SRAM单元的剖面图。
在图3中的IC布局300显示从第一金属层沉积所延伸的SRAM单元的建构。参照图1至图3，由线条202、204、206与208框起来的部分定义为SRAM单元。第一金属层的接合垫用以于内部单元的连接以及着陆接合垫(landing pad)。内部单元的连接包括用以将接触区212耦接至接触区234与242而形成存储节点106的L形接合垫302，以及用以将接触区214耦接至接触区238与246而形成存储节点108的L形接合垫304。着陆接合垫包括耦接至接触区236的接合垫306、耦接至接触区232的接合垫308、耦接至接触区240的接合垫310、耦接至接触区244的接合垫312、耦接至接触区250的接合垫314、耦接至接触区254的接合垫316、耦接至接触区258的接合垫318以及耦接至接触区262的接合垫320。
图4的剖面图400显示根据本发明实施例所述的形成于MOS晶体管的源/漏极区上的自我对准金属硅化物接触区(silicide contact)。第一金属层402通过介层窗404耦接至自我对准金属硅化物接触区406。栅极介电层408由多晶硅栅极410所覆盖。披覆层412形成于多晶硅栅极410的上方。侧壁间隙壁414形成于多晶硅栅极410与披覆层412的侧壁。通过披覆层412与间隙壁414将多晶硅栅极410隔离，以避免于自我对准金属硅化物接触区406的形成期间，在多晶硅栅极410的上方的源/漏极区416形成金属硅化物。此外，由于介层窗404适当的对齐，因此在介层窗404形成期间的必要工艺“介层窗蚀刻”并不会使多晶硅栅极410的任何一个部分受到损坏。
披覆层412包括选自材料：氮氧化硅(SiON)、氧化钽(Ta2O5)、氧化铝(Al2O3)、氧化铪(HfO)、氧化硅、氮化硅、聚氧化乙烯(poly-ethyloxazoline，PEOX)、正硅酸乙酯(tetra-ethylorthosilicate，TEOS)、含氮氧化物、氮氧化物、含铪(hafnium)氧化物、含钽(tantalum)氧化物或是含铝氧化物中的至少一种。披覆层412包括由不同材料所制成的至少一个次层(sub-layer)。例如，披覆层412可包括大体由氧化硅所制成的第一次层，以及大体由氮化硅所制成的第二次层。自我对准金属硅化物接触区406包括选自材料：耐高温金属(refractory metal)、氮化金属、钛(Ti)、二硅化钛(TiSi2)、钴(Co)、二硅化钴(CoSi2)、镍(Ni)、硅化镍(NiSi)、氮化钛(TiN)、钛钨(TiW)或氮化钽(TaN)中的至少一种。栅极介电层408与间隙壁414包括选自材料：氮氧化硅、氧化钽、氧化铝、氧化铪、氧化硅、氮化硅、聚氧化乙烯、正硅酸乙酯、含氮氧化物、氮氧化物、含铪氧化物、含钽氧化物或是含铝氧化物中的至少一种。
图5的剖面图500显示根据本发明实施例所述的设置于MOS晶体管的源/漏极区上方的自我对准金属硅化物接触区。第一金属层502通过介层窗504耦接至自我对准金属硅化物接触区506。栅极介电层516为多晶硅栅极510所覆盖。披覆层512形成于多晶硅栅极510的上方。侧壁间隙壁514形成于多晶硅栅极510与披覆层512的侧壁。通过披覆层512与间隙壁514将多晶硅栅极510隔离，以避免于自我对准金属硅化物接触区506的形成期间，在多晶硅栅极510的上方形成金属硅化物。此外，由于介层窗504没有适当的对齐，因此介层窗蚀刻会使披覆层512与侧壁间隙壁514造成损坏。然而，蚀刻所造成的破坏并不是非常的明显。足够的披覆层512与侧壁间隙壁514可避免多晶硅栅极510产生明显的蚀刻损坏。
图6显示根据本发明实施例所述的沿着线条266(显示于图2)所观察的SRAM单元的剖面图600。参照图2、图3以及图6，至少一个隔离区613设置于半导体基底上，以定义许多的装置区。披覆层602形成于多晶硅栅极220的上方，而侧壁间隙壁604设置于多晶硅栅极220的边缘。电性内连结构必须介于第一金属层接合垫302，向下穿透介层窗606与金属硅化物接触区212至多晶硅栅极220之间。接触区212形成于披覆层602的开口。同样的，设置于窗口210内部的多晶硅栅极220的第一部必须电性耦接至设置于窗口210外部的第二部。第一部与第二部与具有不同极性的杂质执行掺杂。开口612设置于披覆层602，因此允许金属硅化物接触区218形成于开口612上方。金属硅化物接触区218提供介于多晶硅栅极220的第一部与第二部之间必要的电性连接。然而，接触区218并不具有任何的介层窗，因此并不会与第一金属层有任何的电性接触。多晶硅栅极220通过其相对高电阻的第一部、低电阻的金属硅化物接触区218以及其相对高电阻的第二部而与低电阻的接触区212电性连续。
本发明提供一种于多晶硅栅极的第一部与第二部的接面形成金属硅化物接触区的方法与架构，其中第一部与第二部与具有不同极性的杂质进行掺杂，因此可降低第一部与第二部之间的电阻。此外，本发明提供一种整合方法，使得位于接面处的金属硅化物接触区以及设置于源/漏极区的自我对准接触区可于整合半导体架构中实现。
一种用以形成上述提出的半导体架构的方法说明如下。半导体架构具有第一装置区以及第二装置区。于半导体基底上形成至少一个隔离区，用以定义第一装置区与第二装置区。形成横跨设置于半导体基底上的第一装置区与第二装置区的硅栅层。硅栅层的第一部穿过第一装置区，并与具有第一型态的杂质进行掺杂，硅栅层的第二部穿过第二装置区，并与具有第二型态的杂质进行掺杂。披覆层形成于硅栅层的上方，用以避免于硅栅层处形成金属硅化物结构，披覆层具有至少一开口，设置于硅栅层的第一部与第二部的接面。形成于硅栅层上方的金属硅化物层通过开口而暴露出来，用以降低位于硅栅层的第一部与第二部的接面的电阻。第一组源/漏极掺杂区形成于第一装置区中硅栅层的两侧，第二组源/漏极掺杂区形成于第二装置区中硅栅层的两侧。在形成金属硅化层的步骤中，至少一个自我对准金属硅化物接触区同时形成于第一与第二组源/漏极掺杂区上方。
以上介绍根据本发明所述的优选实施例。必须说明的是，本发明提供了许多可应用的发明概念，所公开的特定实施例仅是说明实现以及使用本发明的特定方式，不可用以限制本发明的范围。
本发明虽以优选实施例公开如上，然其并非用以限制本发明的范围，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可做些许的变更与修饰，因此本发明的保护范围当视后附的权利要求所界定者为准。
Claims (14)
1.一种半导体架构，包括：
半导体基底，具有第一装置区以及第二装置区；
栅极层，横跨于上述半导体基底上的上述第一装置区以及第二装置区，其中横跨上述第一装置区的上述栅极层的第一部掺杂第一型态的杂质，而横跨于上述第二装置区的上述栅极层的第二部掺杂第二型态的杂质；
披覆层，设置于上述栅极层上方，用以避免被上述披覆层覆盖的栅极层形成金属硅化物结构，其中上述披覆层于上述栅极层的第一部与第二部的接面处具有至少一开口；以及
金属硅化层，设置于上述栅极层的上方的上述开口中。
2.如权利要求1所述的半导体架构，其中上述披覆层，还包括：
由不同材料所构成的至少一个次层；
其中上述披覆层包括选自材料：氮氧化硅、氧化钽、氧化铝、氧化铪、氧化硅、氮化硅、聚氧化乙烯、正硅酸乙酯、含氮氧化物、氮氧化物、含铪氧化物、含钽氧化物或是含铝氧化物中的至少一种；
其中上述金属硅化层包括选自材料：耐高温金属、氮化金属、钛、二硅化钛、钴、二硅化钴、镍、硅化镍、氮化钛、钛钨或氮化钽中的至少一种。
3.如权利要求2所述的半导体架构，其中上述由不同材料所构成的至少一个次层为大体由氧化硅所构成的第一次层，以及大体由氮化硅所构成的第二次层。
4.如权利要求1所述的半导体架构，还包括设置于上述半导体基底上的至少一个隔离区，用以定义上述第一装置区以及第二装置区。
5.如权利要求4所述的半导体架构，还包括设置于上述第一装置区中上述栅极层的两侧的第一组源/漏极掺杂区，以及设置于上述第二装置区中上述栅极层的两侧的第二组源/漏极掺杂区。
6.如权利要求5所述的半导体架构，还包括至少一个自我对准金属硅化物接触区，设置于上述第一组源/漏极掺杂区以及上述第二组源/漏极掺杂区的上方。
7.如权利要求6所述的半导体架构，还包括设置于上述栅极层与上述半导体基底之间的栅极介电层，用以将上述栅极层与上述半导体基底隔离。
8.如权利要求7所述的半导体架构，还包括至少一间隙壁，设置于上述栅极层的侧壁。
9.一种半导体架构形成方法，适用于半导体架构，包括：
提供具有第一装置区以及第二装置区的半导体基底；
形成横跨于上述半导体基底上的上述第一装置区以及第二装置区的栅极层，其中横跨上述第一装置区的栅极层的第一部掺杂第一型态的杂质，横跨上述第二装置区的栅极层的第二部掺杂第二型态的杂质；
于上述栅极层上方形成披覆层；
在上述披覆层中上述栅极层的第一部与第二部的接面形成至少一开口；以及
在上述栅极层的上述开口内形成金属硅化层。
10.如权利要求9所述的半导体架构形成方法，其中于上述栅极层上方形成上述批覆层的步骤还包括：
于上述栅极层的上方形成具有第一材料的第一次层；以及
于上述第一次层的上方形成具有第二材料的第二次层。
11.如权利要求9所述的半导体架构形成方法，上述披覆层包括选自材料：氮氧化硅、氧化钽、氧化铝、氧化铪、氧化硅、氮化硅、聚氧化乙烯、正硅酸乙酯、含氮氧化物、氮氧化物、含铪氧化物、含钽氧化物中的至少一种或是具有介电常数K大于5的高介电常数材料。
12.如权利要求9所述的半导体架构形成方法，还包括设置于上述半导体基底上的至少一个隔离区，用以定义上述第一装置区以及第二装置区。
13.如权利要求12所述的半导体架构形成方法，还包括设置于上述第一装置区中上述栅极层的两侧的第一组源/漏极掺杂区，以及设置于上述第二装置区中上述栅极层的两侧的第二组源/漏极掺杂区。
14.如权利要求13所述的半导体架构形成方法，其中在上述栅极层的上述开口内形成上述金属硅化层的步骤还包括形成设置于上述第一组源/漏极掺杂区以及上述第二组源/漏极掺杂区的上方的至少一个自我对准金属硅化物接触区。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/257,572 US7485934B2 (en) | 2005-10-25 | 2005-10-25 | Integrated semiconductor structure for SRAM cells |
| US11/257,572 | 2005-10-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1956216A true CN1956216A (zh) | 2007-05-02 |
| CN100470833C CN100470833C (zh) | 2009-03-18 |
Family
ID=37984536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100735022A Active CN100470833C (zh) | 2005-10-25 | 2006-04-12 | 半导体架构及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7485934B2 (zh) |
| CN (1) | CN100470833C (zh) |
| TW (1) | TWI321829B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106935510A (zh) * | 2015-12-30 | 2017-07-07 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US7908578B2 (en) | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| KR100842472B1 (ko) * | 2006-12-27 | 2008-07-01 | 동부일렉트로닉스 주식회사 | 칩 면적 축소를 위한 반도체 소자의 구조 및 제조 방법 |
| US7869262B2 (en) * | 2007-01-29 | 2011-01-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device with an asymmetric layout structure |
| US8667443B2 (en) * | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| US8188550B2 (en) * | 2007-12-27 | 2012-05-29 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit structure with electrical strap and its method of forming |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| SG192532A1 (en) | 2008-07-16 | 2013-08-30 | Tela Innovations Inc | Methods for cell phasing and placement in dynamic array architecture and implementation of the same |
| US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| US8675397B2 (en) | 2010-06-25 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell structure for dual-port SRAM |
| US8942030B2 (en) | 2010-06-25 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for SRAM cell circuit |
| US8399931B2 (en) | 2010-06-30 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layout for multiple-fin SRAM cell |
| US8315084B2 (en) * | 2010-03-10 | 2012-11-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fully balanced dual-port memory cell |
| US8212295B2 (en) | 2010-06-30 | 2012-07-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | ROM cell circuit for FinFET devices |
| KR101914798B1 (ko) * | 2010-07-20 | 2018-11-02 | 유니버시티 오브 버지니아 페이턴트 파운데이션 | 메모리 셀 |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
| US8735972B2 (en) * | 2011-09-08 | 2014-05-27 | International Business Machines Corporation | SRAM cell having recessed storage node connections and method of fabricating same |
| US9911727B2 (en) | 2015-03-16 | 2018-03-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strapping structure of memory circuit |
| US10804148B2 (en) * | 2017-08-25 | 2020-10-13 | International Business Machines Corporation | Buried contact to provide reduced VFET feature-to-feature tolerance requirements |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758773B2 (ja) * | 1989-07-14 | 1995-06-21 | 三菱電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2001044294A (ja) * | 1999-08-02 | 2001-02-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6583518B2 (en) * | 2001-08-31 | 2003-06-24 | Micron Technology, Inc. | Cross-diffusion resistant dual-polycide semiconductor structure and method |
| US6700163B2 (en) * | 2001-12-07 | 2004-03-02 | International Business Machines Corporation | Selective silicide blocking |
| JP3914114B2 (ja) * | 2002-08-12 | 2007-05-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2005
- 2005-10-25 US US11/257,572 patent/US7485934B2/en active Active
-
2006
- 2006-03-21 TW TW095109587A patent/TWI321829B/zh active
- 2006-04-12 CN CNB2006100735022A patent/CN100470833C/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106935510A (zh) * | 2015-12-30 | 2017-07-07 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070090428A1 (en) | 2007-04-26 |
| TW200717716A (en) | 2007-05-01 |
| TWI321829B (en) | 2010-03-11 |
| CN100470833C (zh) | 2009-03-18 |
| US7485934B2 (en) | 2009-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1956216A (zh) | 半导体架构及其形成方法 | |
| US7547942B2 (en) | Nonvolatile memory devices and methods of fabricating the same | |
| US6025620A (en) | Semiconductor device and method of producing the same | |
| CN1481025A (zh) | 采用多晶硅栅和金属栅器件的半导体芯片 | |
| CN1893056A (zh) | 集成电路的内连线结构以及静态随机存取存储单元 | |
| US20030139027A1 (en) | Semiconductor integrated circuit device and a method of manufacturing the same | |
| US10930648B2 (en) | Semiconductor devices having multi-level metallization structures | |
| US20200365603A1 (en) | Semiconductor integrated circuit device | |
| US20050266666A1 (en) | Suppression of cross diffusion and gate depletion | |
| US11569218B2 (en) | Semiconductor integrated circuit device | |
| US11665877B1 (en) | Stacked FET SRAM design | |
| CN1601750A (zh) | 静态随机存取存储器 | |
| CN1127768C (zh) | 半导体存储器及其制造方法 | |
| US11450674B2 (en) | Semiconductor integrated circuit device | |
| US11062765B2 (en) | Semiconductor integrated circuit device | |
| US20220406785A1 (en) | Integrated Assemblies Having Voids Along Regions of Gates, and Methods of Forming Conductive Structures | |
| US20240008241A1 (en) | Memory structure | |
| US5773855A (en) | Microelectronic circuit including silicided field-effect transistor elements that bifunction as interconnects | |
| JP2910839B2 (ja) | 半導体装置とその製造方法 | |
| US10177156B2 (en) | Static random access memory having insulating layer with different thicknesses | |
| TWI566335B (zh) | 靜態隨機存取記憶體 | |
| JP2940316B2 (ja) | 半導体装置及びその製造方法 | |
| US20240064950A1 (en) | Memory Device With Jogged Backside Metal Lines | |
| US11309320B2 (en) | Semiconductor storage device | |
| JP2960444B2 (ja) | 半導体集積回路装置及びマイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |