CN1945586A - 电子电路设计的自动构建***及自动构建方法 - Google Patents
电子电路设计的自动构建***及自动构建方法 Download PDFInfo
- Publication number
- CN1945586A CN1945586A CN 200610152313 CN200610152313A CN1945586A CN 1945586 A CN1945586 A CN 1945586A CN 200610152313 CN200610152313 CN 200610152313 CN 200610152313 A CN200610152313 A CN 200610152313A CN 1945586 A CN1945586 A CN 1945586A
- Authority
- CN
- China
- Prior art keywords
- design
- electronic circuits
- module
- project information
- file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种电子电路设计的自动构建***,包括:存储单元和自动构建模块。本发明还公开了一种电子电路设计的自动构建方法,包括以下步骤:步骤1为在预先设定的时间,根据预先设定的处理项目信息,获取预先保存的对应的电子电路设计图的文件;步骤2为将电子电路设计图的文件发送给对应的处理模块进行与对电子电路设计图的处理项目信息对应的操作;步骤3为将处理模块返回的结果报告信息发送给对应的电子电路设计终端。通过本发明实现了自动对电子电路设计图的文件进行处理,有效地提高电子电路设计的质量,缩短电子电路设计开发周期,并节省人力成本。
Description
技术领域
本发明涉及一种电子电路设计的***及方法,特别涉及一种能够自动对电子电路设计图的文件进行处理的电子电路设计的自动构建***及自动构建方法。
背景技术
进入21世纪,信息科技、电子技术的迅猛的发展,电子市场的竞争越来越激烈。产品的质量、产品的开发周期、产品的上市周期越来越受到各产品开发商的重视。各产品开发商都争取在最短的时间内开发出满足客户需求的产品,并在最短的时间内将产品上市,否则就可能被市场淘汰。在这种情况下,电子产品开发流程的建立、完善、优化,并使产品开发流程能够在保证产品功能、性能的前提下缩短产品开发周期,成为各产品开发商需要重点考虑的问题。
电子电路设计阶段是电子产品开发的关键阶段,在电子电路设计领域,各个生产商基本都使用计算机辅助设计,并建立自己的一些计算机检查或者统计的规则、方法与工具,并在设计过程中根据自己建立的规则、方法,使用自己建立的工具进行检查或者统计,从而提高生产效率。检查或者统计的方法和方式对生产过程中的效率和最终的产品质量都有着直接的影响。
现有技术中对电子电路设计的检查或者统计一般采用以计算机辅助的人工检查或者统计的方式。在设计过程中或者设计完毕后,根据需要,使用辅助设计软件中的检查或者统计工具,对正在设计的电子电路图依次进行各种检查或者统计,检查或者统计工具以文本的方式输出结果;进而根据结果在设计工具中定位和修改问题,修改完后再进行一次检查或者统计,直至不再发现问题。
上述现有技术中对电子电路设计的检查或者统计方法的不足之处在于:现有的人工检查或者统计方式具有个体的随意性,因此,个人主动的检查或者统计会存在检查或者统计不完整、次数不够、甚至未做检查或者统计的缺点,进而影响最终设计的质量。此外,对电子电路的检查或者统计需要占用设计者一定的工作时间,从而影响整体设计的效率。
发明内容
本发明的目的是提供一种电子电路设计的自动构建***和自动构建方法,能够基于自动构建(Daily Build)的方式,自动对电子电路设计图的文件进行处理,有效地提高电子电路设计的质量,缩短电子电路设计开发周期,并节省人力成本。
为实现上述目的,本发明提供了一种电子电路设计的自动构建***,包括:
存储单元,用于保存电子电路设计图的文件以及预先设定的对所述电子电路设计图的处理项目信息;
自动构建模块,用于在预先设定的时间内,从所述存储单元读取预先设定的对所述电子电路设计图的处理项目信息,并根据所述处理项目信息,从所述存储单元读取对应的电子电路设计图的文件,以及根据所述处理项目信息,调用对应的处理模块对所述电子电路设计图的文件进行相应的处理,并将获取的处理结果发送给对应的电子电路设计终端。
所述存储单元包括:
配置模块,用于保存电子电路设计图的文件;
设置库模块,用于保存预先设定的对所述电子电路设计图的处理项目信息。
还包括:
设置界面模块,用于接收用户输入的对所述电子电路设计图的处理项目信息并经由所述自动构建模块保存到所述设置库模块,以及将所述设置库模块中保存的处理项目信息经由所述自动构建模块显示输出给对应的电子电路设计终端。
所述自动构建模块包括:
设置模块,用于从所述设置界面模块接收所述对所述电子电路设计图的处理项目信息并保存到所述设置库模块,以及将所述设置库模块中保存的处理项目信息输出给所述设置界面模块;
时间控制模块,用于保存所述预先设定的时间内,并在所述预先设定的时间触发所述自动构建模块对所述电子电路设计图的处理操作;
事件控制模块,用于在所述时间控制模块保存的所述预先设定的时间内,根据所述设置库模块中保存的预先设定的对所述电子电路设计图的处理项目信息,调用对应的处理模块对所述配置模块中保存的对应的电子电路设计图的文件进行相应的处理操作,并向所述邮件处理模块和/或所述存储模块输出处理结果。
还包括:
邮件处理模块,用于将所述自动构建模块的处理结果以电子邮件的形式发送给对应的电子电路设计终端。
还包括:存储模块用于保存所述自动构建模块的处理结果。
一种电子电路设计的自动构建方法,包括以下步骤:
步骤1、在预先设定的时间内,根据预先设定的处理项目信息,获取预先保存的对应的电子电路设计图的文件;
步骤2、将所述电子电路设计图的文件发送给对应的处理模块进行与所述预先设定的对所述电子电路设计图的处理项目信息对应的操作;
步骤3、将所述处理模块返回的结果报告信息发送给对应的电子电路设计终端。
所述步骤3具体为:将所述处理模块返回的结果报告信息以电子邮件的形式发送给对应的电子电路设计终端。
所述步骤1之前还包括步骤:预先保存所述预先设定的时间、以及与所述预先设定的时间对应的、所述预先设定的检查、统计、或仿真项目信息。
所述步骤3之后还包括步骤:查询预先保存的未设计完成的电子电路设计图的文件是否已全部检查完,是则结束,否则获取预先保存的下一张未设计完成的电子电路设计图的文件,然后执行步骤2。
在上述技术方案中,通过计算机自动对电子电路设计图的文件进行检查、统计、或仿真的方式代替现有技术的人工方式,从而使得对电子电路设计图的文件的处理操作更加完整、及时、有效,提高了电子电路设计的质量和效率;通过在预定时间自动执行预定操作,调用对应的处理模块,从而保证了流程的自动化,并且能够缩短电子电路设计开发周期,有效利用计算机资源,节省人力成本;通过预先保存所有的电子电路设计图的文件,并将处理结果报告信息以电子邮件的方式发送给对应的设计者的终端,从而能够及时发现和解决电子电路设计中存在的问题,有效提高电子电路设计的质量,缩短电子电路开发周期。
附图说明
图1为本发明电子电路设计的自动构建***的原理示意图;
图2为本发明电子电路设计的自动构建***的实施例一的结构示意图;
图3为本发明电子电路设计的自动构建***的实施例二的结构示意图;
图4为本发明电子电路设计的自动构建***的实施例三的结构示意图;
图5为本发明电子电路设计的自动构建***的实施例四的结构示意图;
图6为本发明电子电路设计的自动构建***的实施例五的结构示意图;
图7为本发明电子电路设计的自动构建***的实施例六的结构示意图;
图8为本发明电子电路设计的自动构建***的实施例七的结构示意图;
图9为本发明电子电路设计的自动构建方法的实施例一的流程示意图;
图10为本发明电子电路设计的自动构建方法的实施例二的流程示意图;
图11为本发明电子电路设计的自动构建方法的实施例三的流程示意图。
具体实施方式
下面结合附图和实施例,对本发明的技术方案做进一步的详细描述。
本发明的基本构思是基于自动构建的方式实现对电子电路设计图的文件的自动高效的处理操作。自动构建通俗来讲就是把所有的工作产品集成起来,并尽可能让其处于可测试状态。自动构建是基于持续构建的概念,其本质上是一种管理实践,即通过持续集成、快速反馈来保证软件工作产品渐进的、可预期的朝着目标推进。以自动构建为基础管理措施,有利于保证项目成功和提高软件产品质量。
基于上述发明构思,本发明提供了一种电子电路设计的自动构建***,参见图1所示的原理示意图,该***包括:存储单元,用于保存电子电路设计图的文件以及预先设定的对所述电子电路设计图的处理项目信息;自动构建模块,与所述存储单元连接,用于在预先设定的时间,从所述存储单元读取预先设定的对所述电子电路设计图的处理项目信息,并根据所述预先设定的对所述电子电路设计图的处理项目信息,从所述存储单元读取对应的电子电路设计图的文件,调用对应的处理模块对所述电子电路设计图的文件进行相应的处理后,将获取的处理结果发送给对应的电子电路设计终端。
优选地,本发明采用配置模块实现对电子电路设计图的文件的统一管理和输出,采用自动构建模块实现在预先设定的时间自动触发对电子电路设计图的文件的自动化的处理(如检查、统计、或仿真等操作)以及结果报告等一系列操作。参见图2所示的本发明电子电路设计的自动构建***的实施例一的结构示意图,一种电子电路设计的自动构建***A,包括:存储单元B,包括用于保存电子电路设计图的文件的配置模块C以及用于保存预先设定的对所述电子电路设计图的处理项目信息的设置库模块D;自动构建模块C,与配置模块C和设置库模块D连接,用于在预先设定的时间,从所述存储单元读取预先设定的对所述电子电路设计图的处理项目信息,并根据所述预先设定的对所述电子电路设计图的处理项目信息,从所述存储单元读取对应的电子电路设计图的文件,调用对应的处理模块对所述电子电路设计图的文件进行相应的处理后,将获取的处理结果发送给对应的电子电路设计终端。
图3为本发明电子电路设计的自动构建***的实施例二的结构示意图,一种电子电路设计的自动构建***A1,与上述实施例一的区别在于,所述处理模块具体包括:检查模块、统计模块、以及仿真模块,分别与自动构建模块C连接;检查模块,用于在预先设定的时间,根据预先设定的检查项目信息,对配置模块D中保存的对应的电子电路设计图的文件进行检查,并将获取的检查、统计、或仿真结果发送给对应的电子电路设计终端;统计模块,用于在预先设定的时间,根据预先设定的统计项目信息,对配置模块D中保存的对应的电子电路设计图的文件进行统计,并将获取的统计结果发送给对应的电子电路设计终端;仿真模块,用于在预先设定的时间,根据预先设定的仿真项目信息,对配置模块D中保存的对应的电子电路设计图的文件进行仿真,并将获取的仿真结果发送给对应的电子电路设计终端。本领域的技术人员应当理解,所述处理模块还可包括其它对电子电路设计图进行处理的模块或工具。
图4为本发明电子电路设计的自动构建***的实施例三的结构示意图,一种电子电路设计的自动构建***A2,与上述实施例二的区别在于:还包括一设置界面模块F,与自动构建模块C连接,用于接收用户输入的检查、统计、或仿真项目信息,并经由自动构建模块C保存到设置库模块E,以及将设置库模块E中保存的信息经由自动构建模块C显示输出给用户。本实施例三进一步提供了接收用户输入的配置信息及向用户输出信息的设置界面模块,增强了实用性,简化了用户操作。
图5为本发明电子电路设计的自动构建***的实施例四的结构示意图,一种电子电路设计的自动构建***A3,与上述实施例三的区别在于:还包括邮件处理模块G,与自动构建模块C连接,用于将接收检查、统计、或仿真结果并以电子邮件的形式发送给对应的电子电路设计终端;存储模块H,与自动构建模块C连接,用于保存并向用户输出检查、统计或仿真结果。
本实施例四中,进一步提供了通过邮件处理模块或存储模块向用户输出结果信息,从而能够及时地通知电子电路设计者相关的检查、统计、或仿真结果,以便及时高效地解决问题。
图6为本发明电子电路设计的自动构建***的实施例五的结构示意图,一种电子电路设计的自动构建***A4,与上述实施例四的区别在于,自动构建模块C还包括:设置模块C3,与设置库模块E连接,用于从设置界面模块F接收所述检查、统计、或仿真项目信息并保存到设置库模块E,以及将设置库模块E中保存的信息输出给设置界面模块F;时间控制模块C1,用于保存预先设定的时间并在所述预先设定的时间触发自动构建模块C的检查、统计、或仿真操作;事件控制模块C2,与时间控制模块C1、配置模块D、设置模块C3、邮件处理模块G以及存储模块H连接,用于在时间控制模块C1保存的预先设定的时间,根据设置库模块E中保存的预先设定的检查、统计、或仿真项目信息,对配置模块D中保存的对应的电子电路设计图的文件进行检查、统计、或仿真,并向邮件处理模块G和/或存储模块H输出检查、统计或仿真的结果。
本实施例五进一步提供了用于保存和/或输出用户设置的信息的设置模块以及用于控制在预先设定的时间执行预选设定的操作的时间控制模块和事件控制模块,使得后续的操作流程更加灵活和自动化。
图7为本发明电子电路设计的自动构建***的实施例六的结构示意图,一种电子电路设计的自动构建***A5,与上述实施例五的区别在于:设置模块C4通过一设置接口C5与设置界面模块F连接,用于与设置界面模块F交互信息;设置接口C5用于在不同设计工具(如原理图、PCB图设计工具)上做二次开发的设置界面E3通过该设置接口E2读写设置信息。此外还包括一输出接口C6,与事件控制模块C2、邮件处理模块G和存储模块H连接,用于事件控制模块C2通过输出接口C6将检查、统计、或仿真结果输出给邮件处理模块G和/或存储模块H。
图8为本发明电子电路设计的自动构建***的实施例七的结构示意图,一种电子电路设计的自动构建***A6,与上述实施例六的区别在于:事件控制模块C2通过配置接口J与配置模块D连接;事件控制模块C2通过工具接口K与对应的所述检查、统计、或仿真模块连接。本实施例进一步提供了配置接口和工具接口,配置接口是因为兼容不同的配置模块(如cvs配置模块,存储模块或者其他),从而增强了灵活性和实用性。
图9为本发明电子电路设计的自动构建方法的实施例一的流程示意图,一种电子电路设计的自动构建方法,包括以下步骤:
步骤1、在预先设定的时间,根据预先设定的处理项目信息,获取预先保存的对应的电子电路设计图的文件;
步骤2、将所述电子电路设计图的文件发送给对应的处理模块,进行与所述预先设定的对所述电子电路设计图的处理项目信息对应的操作;
步骤3、将所述处理模块返回的结果报告信息发送给对应的电子电路设计终端。
图10为本发明电子电路设计的自动构建方法的实施例二的流程示意图,一种电子电路设计的自动构建方法,与本发明电子电路设计的自动构建方法的实施例一的区别在于:在所述步骤1之前还包括步骤01,即为:预先保存所述预先设定的时间、以及与所述预先设定的时间对应的、所述预先设定的检查、统计、或仿真项目信息。例如在做PCB图设计阶段,用户可以登陆自动构建***,设置检查项,如设置丝印(PCB设计图上的标识符号)的检查(角度、交叉、有误丝印、归属);设置输入(PCB设计图在配置库的位置以及丝印的检查工具调用命令、参数);设置输出(丝印的检查报告的输出位置)。***到了指定时间,控制器执行丝印的检查:从配置库指定的位置取得PCB设计图,调用丝印检查工具按一定格式输出报告文件,文件的格式定义可以让PCB设计工具定位到丝印的位置/或者器件的位置。***通过输出接口,把检查工具输出的报告发送给对应的电子电路设计终端预先设置的输出位置,如发送邮件给此用户或某个存储模块地址。用户得到此报告文件,使用PCB设计工具上的定位工具就能够定位到设计图中存在问题的地方。
图11为本发明电子电路设计的自动构建方法的实施例三的流程示意图,一种电子电路设计的自动构建方法,与本发明电子电路设计的自动构建方法的实施例二的区别在于,在所述步骤3之后还包括以下步骤:
步骤4、查询预先保存的未设计完成的电子电路设计图的文件是否已全部检查完,是则结束检查,否则执行步骤5;
步骤5、获取预先保存的下一张未设计完成的电子电路设计图的文件,然后执行步骤2。
优选地,上述本发明电子电路设计的自动构建方法的实施例一至三中,所述步骤2可具体包括:根据所述对所述电子电路设计图的处理项目信息,将所述电子电路设计图的文件发送给对应的处理模块,并接收所述处理模块返回的结果报告信息。步骤3可具体包括:将所述处理模块返回的结果报告信息以电子邮件的形式发送给对应的电子电路设计终端。
以上实施例仅用以说明本发明的技术方案,而非对本发明作限制性理解。尽管参照上述较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解:其依然可以对本发明的技术方案进行修改或者等同替换,而这种修改或者等同替换并不脱离本发明技术方案的精神和范围。
Claims (10)
1、一种电子电路设计的自动构建***,其特征在于,包括:
存储单元,用于保存电子电路设计图的文件以及预先设定的对所述电子电路设计图的处理项目信息;
自动构建模块,用于在预先设定的时间内,从所述存储单元读取预先设定的对所述电子电路设计图的处理项目信息,并根据所述处理项目信息,从所述存储单元读取对应的电子电路设计图的文件,以及根据所述处理项目信息,调用对应的处理模块对所述电子电路设计图的文件进行相应的处理,并将获取的处理结果发送给对应的电子电路设计终端。
2、根据权利要求1所述的***,其特征在于,所述存储单元包括:
配置模块,用于保存电子电路设计图的文件;
设置库模块,用于保存预先设定的对所述电子电路设计图的处理项目信息。
3、根据权利要求2所述的***,其特征在于:还包括:
设置界面模块,用于接收用户输入的对所述电子电路设计图的处理项目信息并经由所述自动构建模块保存到所述设置库模块,以及将所述设置库模块中保存的处理项目信息经由所述自动构建模块显示输出给对应的电子电路设计终端。
4、根据权利要求3所述的***,其特征在于:所述自动构建模块包括:
设置模块,用于从所述设置界面模块接收所述对所述电子电路设计图的处理项目信息并保存到所述设置库模块,以及将所述设置库模块中保存的处理项目信息输出给所述设置界面模块;
时间控制模块,用于保存所述预先设定的时间,并在所述预先设定的时间内触发所述自动构建模块对所述电子电路设计图的处理操作;
事件控制模块,用于在所述时间控制模块保存的所述预先设定的时间内,根据所述设置库模块中保存的预先设定的对所述电子电路设计图的处理项目信息,调用对应的处理模块对所述配置模块中保存的对应的电子电路设计图的文件进行相应的处理操作,并向所述邮件处理模块和/或所述存储模块输出处理结果。
5、根据权利要求1所述的***,其特征在于:还包括:
邮件处理模块,用于将所述自动构建模块的处理结果以电子邮件的形式发送给对应的电子电路设计终端。
6、根据权利要求1所述的***,其特征在于:还包括:存储模块用于保存所述自动构建模块的处理结果。
7、一种电子电路设计的自动构建方法,其特征在于,包括以下步骤:
步骤1、在预先设定的时间内,根据预先设定的处理项目信息,获取预先保存的对应的电子电路设计图的文件;
步骤2、将所述电子电路设计图的文件发送给对应的处理模块进行与所述预先设定的对所述电子电路设计图的处理项目信息对应的操作;
步骤3、将所述处理模块返回的结果报告信息发送给对应的电子电路设计终端。
8、根据权利要求7所述的方法,其特征在于,所述步骤3具体为:将所述处理模块返回的结果报告信息以电子邮件的形式发送给对应的电子电路设计终端。
9、根据权利要求7或8任一所述的方法,其特征在于,所述步骤1之前还包括步骤:预先保存所述预先设定的时间、以及与所述预先设定的时间对应的、所述预先设定的检查、统计、或仿真项目信息。
10、根据权利要求9所述的方法,其特征在于,所述步骤3之后还包括步骤:查询预先保存的未设计完成的电子电路设计图的文件是否已全部检查完,是则结束,否则获取预先保存的下一张未设计完成的电子电路设计图的文件,然后执行步骤2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101523134A CN100458800C (zh) | 2006-09-21 | 2006-09-21 | 电子电路设计的自动构建***及自动构建方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101523134A CN100458800C (zh) | 2006-09-21 | 2006-09-21 | 电子电路设计的自动构建***及自动构建方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1945586A true CN1945586A (zh) | 2007-04-11 |
CN100458800C CN100458800C (zh) | 2009-02-04 |
Family
ID=38044985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101523134A Expired - Fee Related CN100458800C (zh) | 2006-09-21 | 2006-09-21 | 电子电路设计的自动构建***及自动构建方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100458800C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101430723B (zh) * | 2007-11-09 | 2010-09-22 | 英业达股份有限公司 | 电路布设文件复原***以及方法 |
CN102542087A (zh) * | 2010-12-23 | 2012-07-04 | 研华股份有限公司 | 封装接脚对应设计自动化***及方法 |
CN102054085B (zh) * | 2009-10-27 | 2012-11-21 | 富葵精密组件(深圳)有限公司 | 电路板生产设计***及方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI402710B (zh) * | 2009-12-16 | 2013-07-21 | Zhen Ding Technology Co Ltd | 電路板生產設計系統及方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0546377A (ja) * | 1991-08-08 | 1993-02-26 | Hitachi Ltd | 制御プログラム作成方法及びその作成装置 |
JP2001022817A (ja) * | 1999-07-13 | 2001-01-26 | Hitachi Ltd | 論理回路自動生成装置 |
JP2001167138A (ja) * | 1999-12-06 | 2001-06-22 | Seiko Epson Corp | Icの自動設計方法 |
CN1223246C (zh) * | 2002-08-23 | 2005-10-12 | 华为技术有限公司 | 一种用于印刷电路板设计的方法及装置 |
JP2004213301A (ja) * | 2002-12-27 | 2004-07-29 | Renesas Technology Corp | 自動回路設計装置およびプログラム |
-
2006
- 2006-09-21 CN CNB2006101523134A patent/CN100458800C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101430723B (zh) * | 2007-11-09 | 2010-09-22 | 英业达股份有限公司 | 电路布设文件复原***以及方法 |
CN102054085B (zh) * | 2009-10-27 | 2012-11-21 | 富葵精密组件(深圳)有限公司 | 电路板生产设计***及方法 |
CN102542087A (zh) * | 2010-12-23 | 2012-07-04 | 研华股份有限公司 | 封装接脚对应设计自动化***及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100458800C (zh) | 2009-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104572122A (zh) | 一种软件应用数据的生成装置及方法 | |
CN100351785C (zh) | 嵌入式***的调试方法 | |
CN102508919B (zh) | 数据处理方法及*** | |
CN108460068B (zh) | 报表导入导出的方法、装置、存储介质及终端 | |
CN1725188A (zh) | 逻辑验证***及方法 | |
CN1866219A (zh) | 基于自动化测试脚本对被测对象进行测试的方法和*** | |
CN1693918A (zh) | 检查物理***模型的鲁棒性 | |
CN109871290A (zh) | 应用于Java的调用堆栈追踪方法、装置和存储介质 | |
CN1766841A (zh) | 消息传递处理器 | |
CN1945586A (zh) | 电子电路设计的自动构建***及自动构建方法 | |
CN112181522A (zh) | 数据处理的方法、装置以及电子设备 | |
CN105843899B (zh) | 一种可简化编程的大数据自动化解析方法及*** | |
CN1779652A (zh) | 一种调试操作***内核态程序的方法及装置 | |
US20050144596A1 (en) | Method and apparatus for parallel action processing | |
CN1295778C (zh) | 一种验证芯片硬件行为与软件模拟行为的一致性的方法 | |
US20180004879A1 (en) | Integrated circuit design verification | |
CN112559525B (zh) | 数据检查***、方法、装置和服务器 | |
CN1780236A (zh) | 一种电信智能业务的通用测试***及方法 | |
CN111638939A (zh) | 一种Kubernetes容器平台应用生命周期的管理***和方法 | |
CN101034351A (zh) | 一种基于构件的模拟器自动生成方法 | |
CN116627609A (zh) | 基于Hive批处理的调度方法及装置 | |
CN110825453A (zh) | 基于大数据平台的数据处理方法及装置 | |
CN115617673A (zh) | 基于Cosim平台的测试用例配置的方法及应用 | |
CN1764131A (zh) | 一种协议测试***及方法 | |
CN112527655B (zh) | 软件版本质量异常检测方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090204 Termination date: 20160921 |
|
CF01 | Termination of patent right due to non-payment of annual fee |