CN1936860A - 一种在指令级随机测试中支持ejtag测试的实现方法 - Google Patents
一种在指令级随机测试中支持ejtag测试的实现方法 Download PDFInfo
- Publication number
- CN1936860A CN1936860A CN 200510086445 CN200510086445A CN1936860A CN 1936860 A CN1936860 A CN 1936860A CN 200510086445 CN200510086445 CN 200510086445 CN 200510086445 A CN200510086445 A CN 200510086445A CN 1936860 A CN1936860 A CN 1936860A
- Authority
- CN
- China
- Prior art keywords
- instruction
- execution
- test
- debugging
- ejtag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000001514 detection method Methods 0.000 title 2
- 238000012360 testing method Methods 0.000 claims abstract description 79
- 230000007246 mechanism Effects 0.000 claims abstract description 5
- 230000000295 complement effect Effects 0.000 claims description 23
- 230000007704 transition Effects 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 12
- 238000012986 modification Methods 0.000 claims description 8
- 230000004048 modification Effects 0.000 claims description 8
- 238000000605 extraction Methods 0.000 claims description 6
- 238000012795 verification Methods 0.000 claims description 5
- 238000002372 labelling Methods 0.000 claims description 4
- 238000004088 simulation Methods 0.000 claims description 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 claims description 2
- 230000008901 benefit Effects 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007812 deficiency Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 208000037805 labour Diseases 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本发明公开了一种在指令级随机测试中支持EJTAG测试的方法，包括步骤：a)在指令库中添加EJTAG调试指令SDBBP/DRET；b)在指令模版中添加调试指令相关的约束；c)对指令级随机测试产生引擎进行改进；d)在指令级模拟器中加入调试指令SDBBP/DRET的执行机制，同时添加调试控制寄存器；e)在仿真环境中加入信号输入、输出和比较逻辑；f)在仿真环境提供的存储器中预存EJTAG调试例外处理程序。本发明对传统的指令级随机测试技术进行有效改造，在保持传统指令级随机测试优势的同时，有效支持包含EJTAG片上交叉调试器的微处理器核的测试和验证。
Description
技术领域
本发明涉及微处理器验证技术，特别涉及一种在指令级随机测试中支持增强联合测试行动组(Enhanced Joint Test Action Group，以下简称EJTAG)测试的方法。
背景技术
指令级随机测试是通用微处理器验证的常用方法，如图1所示，通常包括五个部分：指令库11，指令模版12、产生引擎13、指令级模拟器14、仿真环境15。指令库11中包含处理器支持的所有有效指令；指令模版12是一系列配置文件，用于进行指令的配置、规范和过滤；产生引擎13可以有效支持配置文件约束下的指令生成；指令级模拟器14是待验证的微处理器的最简单参考模型，支持指令级仿真，提供指令的正确执行结果；仿真环境15是包裹在待验证处理器外层的一系列逻辑和操作，主要包括初始化、输入/输出和比较逻辑，可以执行初始化、输入/输出和信号比较等一系列操作。进行指令级随机测试时，产生引擎根据指令模版提供的约束从指令库中选取符合要求的操作码，加入符合约束的操作数，产生出一条符合约束的指令，提供给仿真环境，经处理器执行后，将结果输出到仿真环境中的比较逻辑；同时，该条指令也提供给指令级模拟器，指令的模拟结果作为参考值也提供给仿真环境中的比较逻辑，通过二者比较可以检测处理器设计中的错误。
随着嵌入式***在越来越多的领域得到广泛的应用，嵌入式微处理器核的验证也越来越受到重视，许多原来应用在通用处理器的验证技术也被移植到嵌入式微处理器核的验证中。然而，嵌入式微处理器核的一些特性会对通用处理器验证技术提出新的挑战。与通用处理器不同，为了便于软件开发和调试，嵌入式微处理器核设计时需要提供交叉调试器。交叉调试器由功能处理模块、控制应用程序模块两部分组成：功能处理模块运行在宿主机上，控制应用程序模块运行在目标机上。交叉调试器主要功能是调试运行在目标机上的可执行代码，一般应能够提供执行程序、添加删除断点、单步执行、修改代码、查看和修改变量值等基本调试功能。
片上调试(On Chip Debugging)是实现交叉调试器的常用方法。在处理器内部嵌入额外的控制模块，当满足了一定的触发条件时进入某种特殊状态。在该状态下，被调试程序停止运行，主机的调试器可以通过处理器外部特设的通信接口访问各种资源(寄存器、存储器等)并执行指令。EJTAG是嵌入式CPU上由硬件实现的一个模块，用于实现片上调试，协助进行开发板监控程序和OS的移植、运行开发板诊断程序等。EJTAG可实现的功能包括采用多种模式设置硬件断点、单步执行等，实现方式：处理器在某个调试例外(包括单步调试，硬件断点等等)产生以后进入到调试模式下，一直到DERET指令执行以后从调试模式退出来。在这段时间里，处理器执行调试例外处理程序，在例外处理程序中，可以进行各种EJTAG操作。常见的EJTAG调试例外参见表1。***退出调试模式以后允许应用程序或是***代码继续执行。
对于包含EJTAG片上交叉调试器的嵌入式CPU验证，传统的指令级随机测试技术，只考虑连续指令的仿真验证，并未覆盖EJTAG的测试和验证，而作为嵌入式CPU的一个组成部分，针对EJTAG的验证显然是必不可少的。目前，测试EJTAG主要以手写测试向量的方法来实现，通过列举EJTAG的各种状态，采用专家人工书写针对各个测试点的测试向量，这种方法最大的缺点是耗费大量的人工劳动，效率低下，同时，由于EJTAG的各种状态组合非常复杂，难以穷举，手写测试向量很难均匀覆盖所有的测试点。
综上所述，由于现有技术的不足，人们希望提供一种改进的指令级随机测试嵌入式CPU的方法，在保持传统指令级随机测试优势的同时，有效支持包含EJTAG片上交叉调试器的微处理器核的测试和验证。
发明内容
本发明的目的是克服现有的指令级随机测试技术无法实现片上交叉调试器测试的不足，从而提供一种在指令级随机测试中支持EJTAG测试的方法，该方法可以有效支持包含EJTAG片上交叉调试器的微处理器核的测试和验证，同时不影响指令级随机测试原有的性能优势。
为了达到上述目的，本发明是通过以下技术方案实现的：
一种在指令级随机测试中支持EJTAG测试的实现方法，包括如下步骤：
a)在指令库中添加EJTAG调试指令SDBBP/DRET，指令SDBBP用于引起EJTAG调试例外，指令DRET用于调试例外返回；
b)在指令模版中加入步骤a)中所添加调试指令相关的约束；
c)对指令级随机测试产生引擎进行改进，加入存取指令判断、程序计数器(Program Counter，简称PC)随机抽取、存取地址记录、存取数据记录、跳转指令记录，同时添加相应的输出信号；
d)在指令级模拟器中加入调试指令SDBBP/DRET的执行机制，同时加入调试控制寄存器(Debug Control Register，简称DCR)，在***进入EJTAG调试中断时提供正确结果；
e)在仿真环境中加入信号输入、输出和比较逻辑；
f)在仿真环境提供的存储器中预存EJTAG调试例外处理程序；
在上述方案中，在所述步骤b)中，调试指令相关的约束包括：一个是每一条SDBBP指令必须有一条DRET指令与之相匹配，另一个是设置新的参数用于调整调试例外发生的比例。
在上述方案中，在所述步骤c)中，指令级随机测试产生引擎添加的输出信号包括：随机提取的程序计数器(PC)有效信号、load/store指令提示信号、随机抽取的与load/store指令相匹配的地址、随机抽取的与load/store指令相匹配的数据、与load/store指令相匹配的程序计数器(PC)值、分支转移指令提示信号、调试例外计数信号。
在上述方案中，在所述步骤d)中，指令级模拟器提供的在***进入EJTAG调试中断时的正确执行结果包括：一是控制寄存器(Control Register简称CR)的修改，二是调试控制寄存器(Debug Control Register，简称DCR)的修改。
在上述方案中，在所述步骤e)中，在仿真环境中添加的输入信号即为所述步骤c)中产生引擎的输出信号包括：随机提取的程序计数器(PC)有效信号、load/store指令提示信号、随机抽取的与load/store指令相匹配的地址、随机抽取的与load/store指令相匹配的数据、与load/store指令相匹配的PC值、分支转移指令提示信号、调试例外计数信号；
在仿真环境中添加的输出信号包括：调试指令出错信号、程序计数器(PC)调试例外出错信号、地址调试例外出错信号、数据调试例外出错信号。
在上述方案中，在所述步骤e)中，在仿真环境中添加的比较逻辑包括，调试指令结果比较逻辑、程序计数器(PC)调试例外结果比较逻辑、地址调试例外结果比较逻辑、数据调试例外结果比较逻辑。
在上述方案中，在所述步骤f)中，在仿真环境中预存调试例外处理程序的存储器是只读存储器(ROM)或随机存储器(RAM)。
在上述方案中，在所述步骤e)中，仿真环境中添加的比较逻辑包括所有的通用寄存器(General Register简称GR)、浮点寄存器(Float Point Register简称FR)、控制寄存器(Congtrol Register，简称CR)和调试控制寄存器(Debug Control Register，简称DCR)的比较。
在上述方案中，在所述步骤e)中，仿真环境中添加的比较逻辑要求数据调试例外结果比较逻辑只在地址调试例外结果比较逻辑生效时才生效。
与现有技术相比，本发明的有益效果是：
对传统的指令级随机测试技术进行了有效改造，使之在保持传统指令级随机测试优势的同时，有效支持包含EJTAG片上交叉调试器的微处理器核的测试和验证，具体包括两方面：
1)测试更全面：传统的手写测试向量很难做到对所有测试空间的均匀覆盖，而依托随机测试产生，可以使测试向量对测试空间的覆盖更加全面、均匀。
2)测试效率高：手写测试向量需要大量的测试专家的人工劳动，效率低，而随机测试产生基本可以实现测试向量的自动生成，节省大量人力资源，效率高。
附图说明
图1是现有技术中指令级随机测试***结构示意图；
图2是本发明应用于指令级随机测试***的实施方法流程图；
图3是本发明应用于指令级随机测试***的一个具体实施例示意图；
图4是本发明应用于指令级随机测试***的执行过程流程图；
表1常见EJTAG调试例外；
表2调试例外处理程序返回地址；
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细描述：
如图2所示，一种在指令级随机测试中支持EJTAG测试的方法，包括以下步骤：
步骤1，在指令库中添加EJTAG调试指令SDBBP/DRET；
步骤2，在指令模版中加入调试指令相关的约束；
步骤3，对指令级随机测试产生引擎进行改进，加入存取指令判断、程序计数器随机抽取、存取地址记录、存取数据记录、跳转指令记录，同时添加相应的输出信号；
步骤4，在指令级模拟器中加入调试指令SDBBP/DRET的执行机制，同时加入调试控制寄存器(DCR)，在***进入EJTAG调试中断时提供正确结果；
步骤5，在仿真环境中加入信号输入、输出和比较逻辑；
步骤6，在仿真环境提供的存储器中预存调试例外处理程序；
下面结合图3详细说明对应图2中示出方法的各步骤：
在步骤1中，对于在指令库31中添加EJTAG调试指令包括两个方面：
步骤310，在指令库中加入调试指令的指令名称“SDBBP”和“DRET”；
步骤311，在指令库中加入调试指令SDBBP/DRET的指令码；根据无内部互锁流水级的处理器(Microprocessor without Interlocked Piped Stages，简称MIPS)指令集的规范，32位SDBBP的指令码格式为：
31 26 25 6 5 0
| 011100 | 任意可用于调试信息传递的代码 | 111111 |
6 20 6
DRET的指令码格式为：
31 26 25 24 6 5 0
| 010000 | 1 | 000 0000 0000 0000 0000 | 011111 |
6 1 19 6
在步骤2中，对于在指令模版32中加入调试指令相关的约束包括两种：
步骤320，一种是每一条SDBBP指令必须有一条DRET指令与之相匹配，例如“{SDBBP，DRET}”。
步骤321，另一种是设置新的参数用于调整调试例外发生的比例，参数形式可以采用绝对或相对比例数字，例如“SDBBP 1％”。
在步骤3中，对于指令级随机测试产生引擎33的改进包括如下方面：
步骤330，添加存取指令判断逻辑；
步骤331，通过识别操作码标记并记录所有的load/store存取指令；
步骤332，进一步保存所有load/store指令的存取地址记录和存取数据记录；
步骤333，添加分支转移指令判断；
步骤334，通过识别操作码标记并记录分支转移指令；
步骤335，从程序计数器栈中随机抽取程序计数器值并加以记录；
步骤336，添加相应的输出信号，输出信号有七种：一是随机提取的PC有效信号，二是load/store指令提示信号，三是随机抽取的与load/store指令相匹配的地址，四是随机抽取的与load/store指令相匹配的数据，五是与load/store指令相匹配的PC值，六是分支转移指令提示信号，七是调试例外计数信号。
在步骤4中，分为如下过程：
步骤340，对于在指令级模拟器34中加入调试指令SDBBP/DRET的执行机制；首先添加调试指令入口，可通过标准操作码或内部自定义编码标示入口；
步骤341，调试例外提示信号设置；
步骤342，虚拟存储器的修改；
步骤343，通用控制寄存器(CR)和调试控制寄存器(DCR)的修改。
在步骤5中，对于在仿真环境35中加入信号输入、输出和比较逻辑，具体过程如下：
步骤350，添加输入信号，即为步骤3中指令级随机测试产生引擎的输出信号(即参见步骤336)，共有七种：一是随机提取的PC有效信号，二是load/store指令提示信号，三是随机抽取的与load/store指令相匹配的地址，四是随机抽取的与load/store指令相匹配的数据，五是与load/store指令相匹配的PC值，六是分支转移指令提示信号，七是调试例外计数信号；
步骤351，添加比较逻辑，有四种，一是调试指令结果比较逻辑，识别SDBBP/DRET调试指令，将所有待测微处理器的GR、FR、CR和DCR的值与指令模拟器的输出进行比较，二是PC调试例外结果比较逻辑，识别PC断点，将所有待测微处理器的GR、FR、CR和DCR的值与指令模拟器的输出进行比较，三是地址调试例外结果比较逻辑，识别LOAD/STORE指令的地址，将所有待测微处理器的GR、FR、CR和DCR的值与指令模拟器的输出进行比较，四是数据调试例外结果比较逻辑，在LOAD/STORE指令地址匹配的基础上，识别LOAD/STORE指令的被存取数据，将所有待测微处理器的GR、FR、CR和DCR的值与指令模拟器的输出进行比较；仿真环境中添加的比较逻辑要求数据调试例外结果比较逻辑只在地址调试例外结果比较逻辑生效时才生效；根据调试例外提示信号，所有比较逻辑的结果送至步骤352中相应的输出信号。
步骤352，仿真环境中添加输出信号，有四种，一是调试指令出错信号，二是PC调试例外出错信号，三是地址调试例外出错信号，四是数据调试例外出错信号。
在步骤6中，对于在仿真环境提供的存储器中预存调试例外处理程序，在仿真环境中提供的存储器可以是只读存储器(Read-only Memory，简称ROM)，也可以是随机存储器(Random Access Memory，简称RAM)；本实施例采用ROM；预存的调试例外处理程序可以采用手写或随机产生，但返回地址需要根据步骤5中输入的分支转移指令提示信号和比较逻辑的不同结果组合分别处理，参见表2。
下面结合图4和图2说明利用本发明提供的方法进行嵌入式CPU验证的过程：
步骤41，首先读取并解析指令模版；
步骤42判断指令长度是否与指令模版中的约束参数相匹配；若是，则结束整个验证过程，执行步骤48；若否，执行步骤43；
步骤43，根据指令模版中定义的各种约束从指令库中选取指令；
步骤44，随机指令产生引擎产生指令；
步骤440，分支转移指令判断；若是，执行步骤441；若否，执行步骤442；
步骤441，通过识别操作码标记并记录所有的分支转移指令，执行步骤442；
步骤442，load/store存取指令判断；若是，执行步骤443；若否，执行步骤444；
步骤443，load/store存取指令及其存取地址记录和存取数据记录；
步骤444，完成PC值随机抽取和记录；然后进行两个独立运算过程，分别执行步骤46和步骤47；
步骤46，产生引擎产生的指令被送入指令级模拟器；
步骤460，判断是否为EJTAG断点指令；若是，执行步骤461；若否执行步骤462；
步骤461，根据具体调试断点类型修改相应的CR、DCR，同时设置例外提示信号，然后执行步骤472；
步骤462，直接修改GR、FR、其他CR和内存，然后执行步骤472；
步骤47，产生引擎产生的指令被送入方针环境；
步骤470，送入仿真验证环境的指令被装载入待测微处理器中运行；
步骤471，保存在寄存器和内存中的结果由信号线输出到仿真环境中；
步骤472，同步等待模拟器结果送入仿真环境，用于后续步骤的比较操作；
步骤473，在仿真环境中判断是否发生了调试断点例外；若是，执行步骤474；若否，执行步骤475；
步骤474，比较调试例外运行结果是否与指令级模拟器仿真结果一致？若是，执行步骤475；若否，执行步骤476；
步骤475，比较标准指令运行结果是否与指令级模拟器仿真结果一致？若是，则返回指令选取过程，执行步骤42；若否，执行步骤477；
步骤476，发出调试例外出错警告，执行步骤49；
步骤477，发出标准指令出错警告；执行步骤49；
步骤49，异常终止验证过程。
由上述可知，本发明的优点是通过在指令库和指令模版中添加EJTAG调试指令及相关约束，在指令级随机测试产生引擎和仿真环境中添加少量比较逻辑和记录操作，克服了现有的指令级随机测试技术在片上交叉调试器测试领域的不足，有效支持EJTAG测试。
需要说明的是，本文中涉及的步骤，如果没有特别说明，就是指按照书写顺序向下执行。
最后应说明的是：以上实施例仅用以说明而非限制本发明的技术方案，尽管参照上述实施例对本发明进行了详细说明，本领域的普通技术人员应当理解：依然可以对本发明进行修改或者等同替换，而不脱离本发明的精神和范围的任何修改或局部替换，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1、一种在指令级随机测试中支持EJTAG测试的实现方法，包括如下步骤：
a)在指令库中添加EJTAG调试指令SDBBP/DRET，指令SDBBP用于引起EJTAG调试例外，指令DRET用于调试例外返回；
b)在指令模版中加入步骤a)中所添加调试指令相关的约束；
c)对指令级随机测试产生引擎进行改进，加入存取指令判断、程序计数器随机抽取、存取地址记录、存取数据记录、跳转指令记录，同时添加相应的输出信号；
d)在指令级模拟器中加入调试指令SDBBP/DRET的执行机制，同时加入调试控制寄存器，在***进入EJTAG调试中断时提供正确结果；
e)在仿真环境中加入信号输入、输出和比较逻辑；
f)在仿真环境提供的存储器中预存EJTAG调试例外处理程序；
2、根据权利要求1所述在指令级随机测试中支持EJTAG测试的实现方法，其特征是，所述步骤b)中，调试指令相关的约束有：一个是每一条SDBBP指令必须有一条DRET指令与之相匹配，另一个是设置新的参数用于调整调试例外发生的比例。
3、根据权利要求1所述在指令级随机测试中支持EJTAG测试的实现方法，其特征是，所述步骤c)中，指令级随机测试产生引擎添加的输出信号包括：随机提取的程序计数器有效信号、load/store指令提示信号、随机抽取的与load/store指令相匹配的地址、随机抽取的与load/store指令相匹配的数据、与load/store指令相匹配的程序计数器、分支转移指令提示信号、调试例外计数信号。
4、根据权利要求1所述在指令级随机测试中支持EJTAG测试的实现方法，其特征是，所述步骤d)中，指令级模拟器提供的在***进入EJTAG调试中断时的正确执行结果包括两方面：一是控制寄存器的修改，二是调试控制寄存器的修改。
5、根据权利要求1所述在指令级随机测试中支持EJTAG测试的实现方法，其特征是，所述步骤e)中，在仿真环境中添加的输入信号就是所述步骤c)中产生引擎的输出信号，包括：随机提取的程序计数器有效信号、load/store指令提示信号、随机抽取的与load/store指令相匹配的地址、随机抽取的与load/store指令相匹配的数据、与load/store指令相匹配的PC值、分支转移指令提示信号、调试例外计数信号；在仿真环境中添加的输出信号包括：调试指令出错信号、程序计数器调试例外出错信号、地址调试例外出错信号、数据调试例外出错信号。
6、根据权利要求1所述在指令级随机测试中支持EJTAG测试的实现方法，其特征是，所述步骤e)中，在仿真环境中添加的比较逻辑包括：调试指令结果比较逻辑、程序计数器调试例外结果比较逻辑、地址调试例外结果比较逻辑、数据调试例外结果比较逻辑。
7、根据权利要求1所述在指令级随机测试中支持EJTAG测试的实现方法，其特征是，所述步骤f)中，在仿真环境中预存调试例外处理程序的存储器是只读存储器或随机存储器。
8、根据权利要求1所述在指令级随机测试中支持EJTAG测试的实现方法，其特征是，所述步骤e)中，仿真环境中添加的比较逻辑包括所有的通用寄存器、浮点寄存器、控制寄存器和调试控制寄存器的比较。
9、根据权利要求1所述在指令级随机测试中支持EJTAG测试的实现方法，其特征是，所述步骤e)中，仿真环境中添加的比较逻辑要求数据调试例外结果比较逻辑只在地址调试例外结果比较逻辑生效时才生效。
10、一种利用权利要求1提供的在指令级随机测试中支持EJTAG测试的实现方法进行嵌入式CPU验证的过程，包括如下步骤：
步骤41，首先读取并解析指令模版；
步骤42，判断指令长度是否与指令模版中的约束参数相匹配：若是，则结束整个验证过程，执行步骤48；若否，执行步骤43；
步骤43，根据指令模版中定义的各种约束从指令库中选取指令；
步骤44，随机指令产生引擎产生指令；
步骤440，分支转移指令判断；若是，执行步骤441；若否，执行步骤442；
步骤441，通过识别操作码标记并记录所有的分支转移指令，执行步骤442；
步骤442，load/store存取指令判断；若是，执行步骤443；若否，执行步骤444；
步骤443，load/store存取指令及其存取地址记录和存取数据记录；
步骤444，完成PC值随机抽取和记录；然后进行两个独立运算过程，分别执行步骤46和步骤47；
步骤46，产生引擎产生的指令被送入指令级模拟器；
步骤460，判断是否为EJTAG断点指令；若是，执行步骤461；若否执行步骤462；
步骤461，根据具体调试断点类型修改相应的CR、DCR，同时设置例外提示信号，然后执行步骤472；
步骤462，直接修改GR、FR、其他CR和内存，然后执行步骤472；
步骤47，产生引擎产生的指令被送入方针环境；
步骤470，送入仿真验证环境的指令被装载入待测微处理器中运行；
步骤471，保存在寄存器和内存中的结果由信号线输出到仿真环境中；
步骤472，同步等待模拟器结果送入仿真环境，用于后续步骤的比较操作；
步骤473，在仿真环境中判断是否发生了调试断点例外；若是，执行步骤474；若否，执行步骤475；
步骤474，比较调试例外运行结果是否与指令级模拟器仿真结果一致？若是，执行步骤475；若否，执行步骤476；
步骤475，比较标准指令运行结果是否与指令级模拟器仿真结果一致？若是，则返回指令选取过程，执行步骤42；若否，执行步骤477；
步骤476，发出调试例外出错警告，执行步骤49；
步骤477，发出标准指令出错警告；执行步骤49；
步骤49，异常终止验证过程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100864457A CN100405323C (zh) | 2005-09-20 | 2005-09-20 | 一种在指令级随机测试中支持ejtag测试的实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100864457A CN100405323C (zh) | 2005-09-20 | 2005-09-20 | 一种在指令级随机测试中支持ejtag测试的实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1936860A true CN1936860A (zh) | 2007-03-28 |
| CN100405323C CN100405323C (zh) | 2008-07-23 |
Family
ID=37954371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100864457A Active CN100405323C (zh) | 2005-09-20 | 2005-09-20 | 一种在指令级随机测试中支持ejtag测试的实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100405323C (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101840368A (zh) * | 2010-03-26 | 2010-09-22 | 中国科学院计算技术研究所 | 多核处理器的jtag实时片上调试方法及其*** |
| CN102369512A (zh) * | 2009-04-16 | 2012-03-07 | 飞思卡尔半导体公司 | 数据处理***中具有窥探能力的存储器测试 |
| CN101551749B (zh) * | 2009-05-11 | 2012-08-22 | 中国科学院计算技术研究所 | 随机测试程序生成方法和***以及设计验证方法 |
| CN106776186A (zh) * | 2016-12-29 | 2017-05-31 | 湖南国科微电子股份有限公司 | 一种多cpu架构下的cpu运行状态调试方法和*** |
| CN107250988A (zh) * | 2014-11-05 | 2017-10-13 | 起元技术有限责任公司 | 应用程序测试 |
| CN107665169A (zh) * | 2016-07-29 | 2018-02-06 | 龙芯中科技术有限公司 | 处理器程序的测试方法和装置 |
| CN108829399A (zh) * | 2018-04-13 | 2018-11-16 | 杭州朗和科技有限公司 | 一种应用的测试方法、测试装置、介质和计算设备 |
| CN111630492A (zh) * | 2018-01-22 | 2020-09-04 | Arm有限公司 | 数据处理装置中的提示 |
| CN112069015A (zh) * | 2020-11-10 | 2020-12-11 | 鹏城实验室 | 指令模拟器指令执行方法、装置、终端设备以及存储介质 |
| US10936289B2 (en) | 2016-06-03 | 2021-03-02 | Ab Initio Technology Llc | Format-specific data processing operations |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6347368B1 (en) * | 1997-12-30 | 2002-02-12 | Jerry David Harthcock | Microcomputing device for exchanging data while executing an application |
| US6715062B1 (en) * | 2000-07-26 | 2004-03-30 | International Business Machines Corporation | Processor and method for performing a hardware test during instruction execution in a normal mode |
| US6484273B1 (en) * | 2000-11-29 | 2002-11-19 | Lsi Logic Corporation | Integrated EJTAG external bus interface |
| CN1284575C (zh) * | 2003-12-09 | 2006-11-15 | 北京正大绿洲医药科技有限公司 | 冰片、川芎头痛灵和它的口服制剂及其制备方法 |
-
2005
- 2005-09-20 CN CNB2005100864457A patent/CN100405323C/zh active Active
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102369512A (zh) * | 2009-04-16 | 2012-03-07 | 飞思卡尔半导体公司 | 数据处理***中具有窥探能力的存储器测试 |
| CN102369512B (zh) * | 2009-04-16 | 2014-07-16 | 飞思卡尔半导体公司 | 数据处理***中具有窥探能力的存储器测试 |
| CN101551749B (zh) * | 2009-05-11 | 2012-08-22 | 中国科学院计算技术研究所 | 随机测试程序生成方法和***以及设计验证方法 |
| CN101840368A (zh) * | 2010-03-26 | 2010-09-22 | 中国科学院计算技术研究所 | 多核处理器的jtag实时片上调试方法及其*** |
| CN101840368B (zh) * | 2010-03-26 | 2013-01-16 | 中国科学院计算技术研究所 | 多核处理器的jtag实时片上调试方法及其*** |
| CN107250988A (zh) * | 2014-11-05 | 2017-10-13 | 起元技术有限责任公司 | 应用程序测试 |
| US10936289B2 (en) | 2016-06-03 | 2021-03-02 | Ab Initio Technology Llc | Format-specific data processing operations |
| US11347484B2 (en) | 2016-06-03 | 2022-05-31 | Ab Initio Technology Llc | Format-specific data processing operations |
| CN107665169A (zh) * | 2016-07-29 | 2018-02-06 | 龙芯中科技术有限公司 | 处理器程序的测试方法和装置 |
| CN107665169B (zh) * | 2016-07-29 | 2020-07-28 | 龙芯中科技术有限公司 | 处理器程序的测试方法和装置 |
| CN106776186A (zh) * | 2016-12-29 | 2017-05-31 | 湖南国科微电子股份有限公司 | 一种多cpu架构下的cpu运行状态调试方法和*** |
| CN106776186B (zh) * | 2016-12-29 | 2020-04-07 | 湖南国科微电子股份有限公司 | 一种多cpu架构下的cpu运行状态调试方法和*** |
| CN111630492A (zh) * | 2018-01-22 | 2020-09-04 | Arm有限公司 | 数据处理装置中的提示 |
| CN108829399A (zh) * | 2018-04-13 | 2018-11-16 | 杭州朗和科技有限公司 | 一种应用的测试方法、测试装置、介质和计算设备 |
| CN112069015A (zh) * | 2020-11-10 | 2020-12-11 | 鹏城实验室 | 指令模拟器指令执行方法、装置、终端设备以及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100405323C (zh) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100405323C (zh) | 一种在指令级随机测试中支持ejtag测试的实现方法 | |
| JP7270764B2 (ja) | 人工知能チップ検証 | |
| US9158654B1 (en) | Verification of computer-executable code generated from a model | |
| JP4266226B2 (ja) | 選択的に有効にされるチェッカーを用いた設計検証システムおよび方法 | |
| CN109189479B (zh) | 一种用于处理器指令集的并行自动化验证方法 | |
| US8214189B2 (en) | Performance evaluation simulation | |
| US5845064A (en) | Method for testing and verification of a CPU using a reference model | |
| JP2007012003A (ja) | フィーチャ指向ソフトウェア製品ラインの開発環境を提供するシステム | |
| CN115562982A (zh) | 参考模型调试方法、装置、电子设备和存储介质 | |
| CN111400997B (zh) | 一种基于同步执行的处理器核验证方法、***及介质 | |
| CN100405324C (zh) | 在微处理器用户态随机验证中实现核心态程序验证的方法 | |
| US20050010387A1 (en) | High level synthesis device, method for generating a model for verifying hardware, method for verifying hardware, control program, and readable recording medium | |
| Kantrowitz et al. | Functional Verification of a Multiple-issue, Pipelined, Superscalar Alpha Processor - the Alpha 21164 CPU Chip | |
| Bombieri et al. | Functional qualification of TLM verification | |
| CN101784905B (zh) | 用于对片上***的制造进行控制的设计信息的验证 | |
| Scullard | Test case selection using VDM | |
| CN101751492A (zh) | 一种微控制器和该微控制器的仿真*** | |
| Bertacco | Post-silicon debugging for multi-core designs | |
| Wahba et al. | Expediting Design Bug Discovery in Regressions of x86 Processors Using Machine Learning | |
| JP2828590B2 (ja) | マイクロプログラム検証方法 | |
| US20100251213A1 (en) | Method for executing debug commands | |
| CN114153750B (zh) | 代码检查方法及装置、代码编写方法、电子设备 | |
| Loitz et al. | Complete verification of weakly programmable ips against their operational isa model | |
| CN117313595B (zh) | 用于功能验证的随机指令生成方法、设备及*** | |
| CN108255718A (zh) | 一种复用软件用例的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Assignee: Beijing Loongson Zhongke Technology Service Center Co., Ltd. Assignor: Institute of Computing Technology, Chinese Academy of Sciences Contract fulfillment period: 2009.12.16 to 2028.12.31 Contract record no.: 2010990000062 Denomination of invention: Method for realizing supporting of EJTAG detection in instruction grade random detection Granted publication date: 20080723 License type: exclusive license Record date: 20100128 |
|
| LIC | Patent licence contract for exploitation submitted for record |
Free format text: EXCLUSIVE LICENSE; TIME LIMIT OF IMPLEMENTING CONTACT: 2009.12.16 TO 2028.12.31; CHANGE OF CONTRACT Name of requester: BEIJING LOONGSON TECHNOLOGY SERVICE CENTER CO., LT Effective date: 20100128 |
|
| EC01 | Cancellation of recordation of patent licensing contract |
Assignee: Longxin Zhongke Technology Co., Ltd. Assignor: Institute of Computing Technology, Chinese Academy of Sciences Contract record no.: 2010990000062 Date of cancellation: 20141231 |
|
| EM01 | Change of recordation of patent licensing contract |
Change date: 20141231 Contract record no.: 2010990000062 Assignee after: Longxin Zhongke Technology Co., Ltd. Assignee before: Beijing Loongson Zhongke Technology Service Center Co., Ltd. |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20070328 Assignee: Longxin Zhongke Technology Co., Ltd. Assignor: Institute of Computing Technology, Chinese Academy of Sciences Contract record no.: 2015990000066 Denomination of invention: Method for realizing supporting of EJTAG detection in instruction grade random detection Granted publication date: 20080723 License type: Common License Record date: 20150211 |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200824 Address after: 100095, Beijing, Zhongguancun Haidian District environmental science and technology demonstration park, Liuzhou Industrial Park, No. 2 building Patentee after: LOONGSON TECHNOLOGY Corp.,Ltd. Address before: 100080 Haidian District, Zhongguancun Academy of Sciences, South Road, No. 6, No. Patentee before: Institute of Computing Technology, Chinese Academy of Sciences |
|
| EC01 | Cancellation of recordation of patent licensing contract | ||
| EC01 | Cancellation of recordation of patent licensing contract |
Assignee: LOONGSON TECHNOLOGY Corp.,Ltd. Assignor: Institute of Computing Technology, Chinese Academy of Sciences Contract record no.: 2015990000066 Date of cancellation: 20200928 |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd. |