CN1925593A - 交互式数字视频***接口的允许数据信号处理装置 - Google Patents
交互式数字视频***接口的允许数据信号处理装置 Download PDFInfo
- Publication number
- CN1925593A CN1925593A CN 200510047108 CN200510047108A CN1925593A CN 1925593 A CN1925593 A CN 1925593A CN 200510047108 CN200510047108 CN 200510047108 CN 200510047108 A CN200510047108 A CN 200510047108A CN 1925593 A CN1925593 A CN 1925593A
- Authority
- CN
- China
- Prior art keywords
- signal
- mentioned
- output
- vertical synchronizing
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronizing For Television (AREA)
Abstract
本发明涉及一种交互式数字视频***接口的允许数据信号处理装置。本发明是由下述部分构成:通过上述交互式数字视频***DVI接口,接收垂直及水平同步信号并检测出工作状态的LPF;根据LPF输出的工作状态信息,翻转垂直及水平同步信号或者保持原样输出的极性校正部;得到极性已被校正的水平及垂直同步信号及允许数据DE信号,使其能够对应DE信号,再生水平及垂直同步信号并输出的水平及垂直同步信号再生部。本发明利用DE信号再生水平及垂直同步信号,从而减少因水平及垂直同步信号不稳定而引起的图像抖动,对不可能输入DE信号的计数器也能够使图像位于画面的中央位置。
Description
所属技术领域
本发明涉及一种交互式数字视频***DVI接口,特别是涉及一种交互式数字视频***DVI接口的允许数据DE(Data Enable)信号处理装置。
背景技术
近来随着图像显示设备的式样高级化,为了显示高画质的图像,通常在数字电视机中设置交互式数字视频***DVI接口功能。
具备上述DVI接口功能的数字电视接收机,接收DE信号和水平及垂直同步信号,还有RGB信号,并把这些信号处理后,经过视频定标器集成电路IC体现图像。特别是,上述DE信号是,区别实际显示时间和消隐时间的信号,上述数字电视接收机以DE信号为基准设置水平和垂直图像的起始点,以形成没有晃动的图像。
上述DE信号和垂直及水平同步信号,参照图1及图2说明如下:
参照图1,DE信号是在800个水平时钟脉冲中160个水平时钟脉冲期间保持低电平状态的信号,水平同步信号位于DE信号的规定位置上。
参照图2,DE信号不在垂直消隐时间段产生而在图像显示时间段产生。
如图1及图2所示,DE信号和图像信号区间恰好一致。因此,通过DE信号体现图像时,形成毫无晃动的图像不仅成为可能,而且,可以把毫无变化的实效图像区间完整的表示。
可是,目前在使用中的定标器中,由于有些定标器不能处理DE信号,因此不可能利用DE信号显示最佳的图像。
即,通过DE信号不能得到实际图像区间的信息,图像显示设备只能用水平同步信号寻找水平方向的图像开始基准点,如果产生DVI规格保证的一个时钟的抖动的水平同步信号,则有时出现显示抖动图像现象。
并且,与上述DE信号显示图像区间的实效图像区间相反,上述水平及垂直同步信号不能体现实效图像区间的开始等具体信息,由于机顶盒、DVD机,还有个人用计算机等多种信号源,在各自不同位置开始显示图像,因此降低产品的可靠程度。
而且,因为480i、480P、720P、1080i等规格或是视频电子标准协会VESA中指定的每个PC规格的水平及垂直同步信号和显示图像区间的位置不同,所以如果不分别按个自的格式重新设置图像的起始点,图像则不在画面正中位置,而其位置变得不正。
为克服这些缺点,也为了灵活的对应非标准的信号输入,有必要利用上述DE信号对信号加工。
发明内容
本发明的目的是提供一种利用DE信号,再生水平及垂直同步信号,从而克服因水平及垂直同步信号不稳定而引起的图像抖动,对不能处理DE信号的定标器,也能够使图像位于画面的正中位置的DVI接口的DE信号处理装置。
为了达到上述目的,本发明DVI接口的DE信号装置是由下述部分构成:通过上述DVI接口,接收垂直及水平同步信号并检测出工作状态的低通滤波器LPF;根据低通滤波器LPF输出的工作状态信息,翻转垂直及水平同步信号或者保持原样输出的极性校正部;得到极性已被校正的水平及垂直同步信号及DE信号,再生能够对应DE信号的水平及垂直同步信号并输出的水平及垂直同步信号再生部。
上述的水平同步信号再生部是由下述部分构成:产生表示上述允许数据信号起始点的第1信号的第1门电路部;产生上述极性校正部输出的表示水平同步信号起始点的第2信号的第2门电路部;对时钟脉冲计数,根据第2信号复位的计数器;根据第1信号,将上述计数器的计数值进行缓存的缓存器;将缓存值和上述计数器的计数值进行减法运算,并把结果输出的减法部;把上述减法部的输出和上升的偏移量比较后输出的第1比较器;把上述减法部的输出和下降的偏移量比较后输出的第2比较器;根据上述第1及第2比较器的输出反复输出的第5门电路部。
上述的垂直同步信号再生部是由下述部分构成:产生表示上述允许数据信号起始点的第3信号的第3门电路部;产生上述极性校正部输出的表示垂直同步信号起始点的第4信号的第4门电路部;将已双倍的水平同步信号计数,并根据第4信号复位的计数器;根据上述第3信号,将上述计数器的计数值进行缓存的缓存器;将上述缓存器的值和计数器的计数值进行减法计算,并输出减算结果的减法部;把上述减法部的输出和上升的偏移量比较后输出的第3比较器;把上述减法部的输出和下降的偏移量比较后输出的第4比较器;根据第3及第4比较器的输出反复输出的第6门电路部。
本发明的有益效果是:
利用DE信号再生水平及垂直同步信号,从而减少因水平及垂直同步信号不稳定而引起的图像抖动,对不可能输入DE信号的定标器也能够使图像位于画面的中央位置。
附图说明
图1及图2是DE的波形图。
图3是组成本发明DVI接口的DE信号处理装置的实施例图。
图4是表示图3的水平同步信号再生部的组成图。
图5是表示图3的垂直同步信号再生部的组成图。图中:
100:水平及垂直同步信号再生部 102:极性校正部
104:LPF AND1-AND4:第1-第4与门
D1-D6:第1-第6触发器 CNT1,CNT2:第1及第2计数器
B1,B2:第1及第2缓冲器 S1,S2:第1及第2减法器
C1-C4:第1-第4比较器 T1,T2:第1及第2触发器
具体实施方式
本发明DVI接口的DE信号处理装置以实施例方式参照图3说明如下:
上述DE信号处理装置的LPF104,把水平或垂直同步信号低通滤波后检测上述水平或垂直同步信号的工作状态是高电平状态还是低电平状态。把上述被检测的极性信息,提供给水平及垂直同步信号极性校正部102。
上述水平及垂直同步信号极性校正部102,接收垂直及水平同步信号,根据上述极性信息,如果垂直及水平同步信号的工作状态不是预定的状态,则把上述垂直及水平同步信号翻转后输出。
上述水平及垂直同步信号极性校正部102输出的水平及垂直同步信号及DE信号被输入到水平及垂直同步信号再生部100。
上述水平及垂直同步信号再生部100,以上述DE信号为基准,再生水平及垂直同步信号,以稳定水平及垂直同步信号,并把图像显示于画面的中央位置。
上述水平及垂直同步信号再生部100是由水平同步信号和垂直同步信号再生部组成,参照图4及图5,详细说明水平同步信号再生部和垂直同步信号再生部的组成及动作如下:
参照图4说明上述水平同步信号再生部的详细组成。DE信号被输入到第1“与”门AND1及第1触发器D1的输入端。上述第1触发器D1以极性被校正的水平同步信号为时钟脉冲,使上述DE信号与水平同步信号同步输出。上述第1“与”门AND1将上述DE信号和通过第1触发器D1输出并翻转的信号“与”后输出。即,上述第1“与”门AND1产生表示DE信号的起始点的信号。
上述极性已被校正的水平同步信号输入到第2触发器D2的输入端,同时将其翻转后输入到第2“与”门AND2。上述第2触发器D2,输出同步于时钟脉冲的上述极性已被校正的水平同步信号,此输出被输入到第2“与”门AND2。上述第2“与”门AND2,把上述已翻转的极性已校正的水平同步信号和上述通过第2触发器D2输出的信号“与”后输出。即,上述第2“与”门AND2产生表示上述水平同步信号起始点的信号。
还有,第1计数器CNT1,对水平时钟脉冲计数后,输出结果,并根据第2“与”门AND2的输出复位。即,上述计数器CNT1,在每个上述水平同步信号的起始点复位的同时计数。
而且,第1缓存器B1,被上述第1“与”门AND1的输出启动,输出上述第1计数器CNT1的计数值。即,上述第1缓存器B1输出,从以前产生的水平同步起始点开始到产生DE信号期间,时钟脉冲的数值,这个数值被输入到第3触发器D3。上述第3触发器D3与时钟脉冲同步的输出上述数值。
还有,第1减法器S1,将上述第1计数器CNT1输出的数值减去第3触发器D3输出的数值,并把减算结果提供给第1及第2比较器C1,C2。
上述第1比较器C1,将上升的偏移量和上述减法器S1输出的减算结果比较后输出其结果。上述第2比较器C2,将下降的偏移量和上述减法器S2输出的减算结果比较后,输出其结果。
上述第1及第2比较器C1,C2的输出合为一个被输入到第1触发器T1。上述第1触发器T1,根据上述第1及第2比较器C1,C2的输出产生连续输出信号,此输出被作为新的水平同步信号输出。
综上所述,对水平同步信号再生部的动作简略说明如下:上述第1计数器CNT1,在每个前水平同步信号的起始点被复位,开始新的计数。即,在图1中成为上述计数器的起始点。如果产生DE信号,缓冲器B1则把DE信号的发生起始点的在上述计数器中的计数值输入给减法器。即,在图1中DE信号产生起始点是
,上述减法器从继续增加的计数值中,减去上述DE信号的发生起始点的计数值,其减算结果对应下降沿偏移量,则触发第1触发器T1后输出。即,在图1中
成为连续信号起始点。如果上述减算结果对应上升沿偏移量,则触发第1触发器T1后输出。即,在图1中
成为连续信号起始点。
如此,上述水平同步信号再生部,使水平同步信号对应于DE信号后输出。
以下,参照图5说明上述垂直同步信号再生部。DE信号被输入到第3“与”门AND3及第4触发器D4的输入端。上述第4触发器D4以极性被校正的垂直同步信号为时钟脉冲,使上述DE信号与上述垂直同步信号同步输出。上述第3“与”门AND3,将上述DE信号和通过第4触发器D4输出并翻转的信号“与”后输出。即,上述第3“与”门AND3产生表示DE信号起始点的信号。
上述极性被校正的垂直同步信号输入到第5触发器D5的输入端,同时将其翻转后输入到第4“与”门AND4。上述第5触发器D5输出与双倍水平同步信号同步的上述极性被校正的垂直同步信号,此输出被输入到第4“与”门AND4。上述第4“与”门AND4,将上述已翻转的极性已校正的垂直同步信号和上述通过第5触发器D5输出的信号“与”后输出。即,上述第4“与”门AND4,产生表示上述垂直同步信号的起始点的信号。
还有,第2计数器CNT2,对上述时钟脉冲计数后输出其结果,并根据第4“与”门AND4的输出复位。即,第2计数器CNT2,在上述垂直同步信号产生的每个起始点复位的同时计数。
还有,第2缓存器B2,被第3“与”门AND3的输出启动,输出上述第2计数器CNT2的计数值。即,上述第2缓存器B2输出,从以前产生垂直同步信号的起始点开始到产生DE信号期间,时钟脉冲的数值,此数值输入至第6触发器D6。上述第6触发器D6与时钟脉冲同步输出上述数值。
第2减法器S2,将上述第2计数器CNT2输出的数值减去上述第6触发器D6输出的数值,并把结果提供给第3及第4比较器C3,C4。
上述第3比较器C3,比较上升的偏移量和上述第2减法器S2输出的减算结果,输出其结果。上述第4比较器C4比较下降的偏移量和上述第2减法器S2输出的减算结果,输出其结果。
上述第3和第4比较器C3,C4的输出合为一个,输入到第2触发器T2。上述第2触发器T2根据上述第3和第4比较器C3,C4的输出,产生连续输出信息,此输出作为新的垂直同步信号被输出。
如此,上述垂直同步信号再生部,把垂直同步信号加工成能对应DE信号后输出。
Claims (3)
1、一种交互式数字视频***接口的允许数据信号处理装置,其特征是由下述部分构成:
通过上述交互式数字视频***接口,接收垂直及水平同步信号并检测出工作状态的低通滤波器;
根据低通滤波器输出的工作状态信息翻转垂直及水平同步信号或者保持原样输出的极性校正部;
得到极性已被校正的水平及垂直同步信号及允许数据信号,使其能够对应允许数据信号,再生水平及垂直同步信号并输出的水平及垂直同步信号再生部。
2、根据权利要求1所述的交互式数字视频***接口的允许数据信号处理装置,其特征是所述的水平同步信号再生部是由下述部分构成:
产生表示上述允许数据信号起始点的第1信号的第1门电路部;
产生上述极性校正部输出的表示水平同步信号起始点的第2信号的第2门电路部;
对时钟脉冲计数,根据第2信号复位的计数器;
根据第1信号,将上述计数器的计数值进行缓存的缓存器;
将缓存值和上述计数器的计数值进行减法运算,并把结果输出的减法部;
把上述减法部的输出和上升的偏移量比较后输出的第1比较器;
把上述减法部的输出和下降的偏移量比较后输出的第2比较器;
根据上述第1及第2比较器的输出反复输出的第5门电路部。
3、根据权利要求1所述的交互式数字视频***接口的允许数据信号处理装置,其特征是所述的垂直同步信号再生部是由下述部分构成:
产生表示上述允许数据信号起始点的第3信号的第3门电路部;
产生上述极性校正部输出的表示垂直同步信号起始点的第4信号的第4门电路部;
将已双倍的水平同步信号计数,并根据第4信号复位的计数器;
根据上述第3信号,将上述计数器的计数值进行缓存的缓存器;
将上述缓存器的值和计数器的计数值进行减法计算,并输出减算结果的减法部;
把上述减法部的输出和上升的偏移量比较后输出的第3比较器;
把上述减法部的输出和下降的偏移量比较后输出的第4比较器;
根据第3及第4比较器的输出反复输出的第6门电路部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510047108 CN1925593A (zh) | 2005-08-30 | 2005-08-30 | 交互式数字视频***接口的允许数据信号处理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510047108 CN1925593A (zh) | 2005-08-30 | 2005-08-30 | 交互式数字视频***接口的允许数据信号处理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1925593A true CN1925593A (zh) | 2007-03-07 |
Family
ID=37818018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510047108 Pending CN1925593A (zh) | 2005-08-30 | 2005-08-30 | 交互式数字视频***接口的允许数据信号处理装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1925593A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102025890A (zh) * | 2009-09-22 | 2011-04-20 | 康佳集团股份有限公司 | 一种恢复视频行同步信号的方法和*** |
CN102158655A (zh) * | 2011-01-27 | 2011-08-17 | 大连科迪视频技术有限公司 | 一种dvi/hdmi/dp/vga信号的后级无抖校正*** |
CN102439974A (zh) * | 2009-05-22 | 2012-05-02 | 株式会社巨晶片 | 活动图像再生***及活动图像再生方法 |
CN109618074A (zh) * | 2018-12-23 | 2019-04-12 | 中国航空工业集团公司洛阳电光设备研究所 | 一种对不标准输入vesa时序的健壮性设计方法 |
-
2005
- 2005-08-30 CN CN 200510047108 patent/CN1925593A/zh active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102439974A (zh) * | 2009-05-22 | 2012-05-02 | 株式会社巨晶片 | 活动图像再生***及活动图像再生方法 |
CN102439974B (zh) * | 2009-05-22 | 2015-01-28 | 株式会社巨晶片 | 活动图像再生***及活动图像再生方法 |
CN102025890A (zh) * | 2009-09-22 | 2011-04-20 | 康佳集团股份有限公司 | 一种恢复视频行同步信号的方法和*** |
CN102025890B (zh) * | 2009-09-22 | 2015-01-28 | 康佳集团股份有限公司 | 一种恢复视频行同步信号的方法和*** |
CN102158655A (zh) * | 2011-01-27 | 2011-08-17 | 大连科迪视频技术有限公司 | 一种dvi/hdmi/dp/vga信号的后级无抖校正*** |
CN102158655B (zh) * | 2011-01-27 | 2012-09-26 | 大连科迪视频技术有限公司 | 一种dvi/hdmi/dp/vga信号的后级无抖校正*** |
CN109618074A (zh) * | 2018-12-23 | 2019-04-12 | 中国航空工业集团公司洛阳电光设备研究所 | 一种对不标准输入vesa时序的健壮性设计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7499044B2 (en) | System for synchronizing display of images in a multi-display computer system | |
CN102006397B (zh) | 一种视频场同步信号产生电路 | |
KR20050086876A (ko) | 모션 시퀀스 패턴 검출 | |
CN1760965A (zh) | 显示***中不用外部存储器来变换帧速率的装置和方法 | |
CN101848346A (zh) | 一种电视机及其图像显示方法 | |
CN111918111B (zh) | 一种应用于医用显示器的抗干扰***及方法 | |
CN1925593A (zh) | 交互式数字视频***接口的允许数据信号处理装置 | |
US20080036911A1 (en) | Method and apparatus for synchronizing a graphics signal according to a reference signal | |
EP0790737A2 (en) | Methods and systems for displaying interlaced video on non-interlaced monitors | |
US8111324B2 (en) | Apparatus and method for film source reconstruction | |
EP2051504B1 (en) | Camera and method of recording an image | |
CN109618074B (zh) | 一种对不标准输入vesa时序的健壮性设计方法 | |
CN105430382A (zh) | 一种视频图像检测黑边的方法和装置 | |
CN102881271A (zh) | 液晶显示装置的驱动方法及其驱动*** | |
US10771765B2 (en) | Information processing apparatus, information processing system, information processing method, and storage medium for embedding time stamped information in an image | |
US7250980B2 (en) | Automatic detection of sync polarity in video timing and generation of blanking period indicator from sync information | |
JP2012220674A (ja) | 画像処理装置、画像処理方法及びプログラム | |
US8203651B2 (en) | Video signal synchronization | |
US20070140357A1 (en) | Method and apparatus for treating a video signal | |
JP5896642B2 (ja) | 映像処理装置、映像処理方法、及びプログラム | |
JP2006060335A (ja) | 画像処理装置 | |
JP2005236949A (ja) | インターレーススキャン方式ビデオ信号補償方法及び装置 | |
JP2013038706A (ja) | 映像処理装置、映像処理方法、及びコンピュータプログラム | |
US20090290646A1 (en) | Video system and scaler | |
JP2013115565A (ja) | 映像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |