CN1925377B - 一种wcdma下行多扰码生成的装置和方法 - Google Patents

Abstract

本发明公开了一种WCDMA下行多扰码生成的装置和方法，所述装置包括一x序列生成器、一y序列生成器以及一x序列掩模阵列和16个扰码合成器；所述y序列生成器输出的两个分量，同时输入到所述16个扰码合成器中；所述x序列生成器输出x序列的比特值到所述x序列掩模阵列，所述x序列掩模阵列对这些值进行处理，分别输入到所述16个扰码合成器；所述16个扰码合成器分别输出16个扰码序列值。本发明提出的装置将原本需要的16个x序列发生器，转换成一个x序列发生器和一个x序列掩模阵列，从而达到了节省硬件资源开销的目的。

Description

一种WCDMA下行多扰码生成的装置和方法

技术领域

本发明涉及宽带码分多址***(WCDMA)基站的基带处理器技术，尤其涉及的是同一小区多个下行扰码的实现装置，以及其专用集成电路的实现方法。 

背景技术

第三代移动伙伴关系(3GPP)对宽带码分多址***一个小区内的扰码分配原则、扰码生成规则都做了严格规定。 

3GPP一共规定了8192个有效的下行扰码，其中码号为16的整数倍数的一共512个扰码被定义为主扰码，并用n＝16*i，i＝0...511表示。如果扰码码号为n＝16*i，则该扰码被称为第i个主扰码。跟第i个主扰码对应的扰码号为16*i+k，k＝1...15的一共15个扰码被称为第i个辅助扰码集。 

宽带码分多址***一个小区内的扰码分配原则为：一个小区用且只用一个主扰码及其对应的辅助扰码集，如果使用的主扰码为第i个主扰码，则使用的辅助扰码集必须为第i个辅助扰码集。因此，一个小区最多可以用到16个扰码，这16个扰码码号可以表示为n＝16*i+k，i＝0，1，...511，k＝0，1...15。 

3GPP同时规定了任意下行扰码的实现方法和实现结构。 

任一WCDMA下行扰码为两个18阶m序列组合成的一个复数序列， 这两个m序列被分别称为x序列、y序列。其中x序列的本原多项式为1+X⁷+X¹⁸，y序列的本原多项式为1+X⁵+X⁷+X¹⁰+X¹⁸。当扰码号为n时，扰码序列用S_dl，n表示。序列z_n、Z_n表示x、y序列处理的一个中间结果，用x(i)、y(i)、z_n(i)、Z_n(i)、S_dl，n(i)分别表示序列x、y、z_n、Z_n和S_dl，n 的第i个符号，则扰码序列S_dl，n生成方法规定为： 

首先，获得x、y两个序列。这需要通过两个步骤获得。第一步获得x、y两个序列的初始状态值，即是序列的前18个值。x序列的初始状态为x(0)＝1，x(1)＝x(2)＝...＝x(16)＝x(17)＝0，y序列的初始状态为y(0)＝y(1)＝...＝y(16)＝y(17)＝1。第二步使用x、y序列的递归公式获得x、y序列的全部序列值。x序列的递归公式为：x(i+18)＝x(i+7)+x(i)modulo 2，i＝0，...，2¹⁸-20，y序列的递归公式为：y(i+18)＝y(i+10)+y(i+7)+y(i+5)+y(i)modulo 2，i＝0，...，2¹⁸-20。 

然后使用x、y序列生成z_n序列，规定使用的生成方式为：z_n(i)＝x((i+n)modulo(2¹⁸-1))+y(i)modulo 2，i＝0，...，2¹⁸-2。即根据扰码号n的不同，选择x序列的不同相位进行运算。 

接着将z_n序列实数化，规定采用的方式为： 

$Z_n\left(i\right)=\left\{\begin{array}{cc}+1& \mathrm{if},z_n\left(i\right)=0\\ -1& \mathrm{if},z_n\left(i\right)=1\end{array}\right.$ 其中i＝0，1，...，2¹⁸-2. 

最后从序列Z_n中截取部分值获得扰码序列S_dl，n的实部和虚部。规定的截取方法为： 

S_dl，n(i)＝Z_n(i)+jZ_n((i+131072)modulo(2¹⁸-1))，i＝0，1，...，38399 

即Z_n的前38400个序列值依次作为扰码序列实部的38400个值，Z_n 从其第131072个序列值开始的38400个序列值依次作为扰码序列虚部的38400个值。S_dl，n的实部又被称为I路分量，虚部也被称为Q路分量。 

基于上述下行扰码实现方法，3GPP还规定了下行扰码实现结构，即下行扰码发生器结构。如图1所示，图中的上半部分为x序列发生器，下半部分为y序列发生器，图中带两条正交直线的一个小圆圈放在一个实线方框内表示对各个输入进行异或操作。 

其中的x序列发生器中18个寄存器的初始值随扰码号不同而不同，因此一个下行扰码发生器只能生成一个下行扰码序列。在WCDMA***中，一个小区最多可以用到16个扰码，这16个扰码码号可以表示为n＝16*i+k，i＝0，1，...511，k＝0，1...15，在专用集成电路中同时实现这16个扰码序列时，因为扰码号各不相同，使其x序列发生器中18个寄存器的初始值也不同，因此一共需要16个下行扰码发生器。在这16个扰码发生器中，其y序列发生器的结构和18个寄存器的初始状态都相同，可以共享；由于扰码号不同，x序列发生器的初始状态也不同，因此需要16个x序列发生器，硬件资源开销很大。 

本发明的目的是提供一种WCDMA下行多扰码生成的装置和方法，为了克服现有WCDMA***基站基带处理器中，需要的16个下行扰码发生器的16个x序列发生器不能复用，消耗硬件资源大的缺点，提出一种新的实现结构，使得这16个扰码发生器共享一个x序列发生器，从而节省硬件资源开销，尤其是其专用集成电路的硬件资源。 

本发明的技术方案包括： 

一种WCDMA下行多扰码生成的装置，其中，该装置包括一x序列生成器、一y序列生成器以及一x序列掩模阵列和16个扰码合成器；所述y序列生成器输出的两个分量，同时输入到所述16个扰码合成器中，其中一个分量用于计算各个扰码序列的I路分量，另一个分量用于计算各个扰码序列的Q路分量；所述x序列生成器输出x序列生成器的各位寄存器值到所述x序列掩模阵列，所述x序列掩模阵列对这些值进行处理，生成16个扰码序列各自的I路、Q路分量分别输入到所述16个扰码合成器；所述16个扰码合成器分别输出16个扰码序列值；所述扰码序列的I路分量是指扰码序列的实部，所述扰码序列的Q路分量是指扰码序列的虚部。 

一种WCDMA下行多扰码生成的方法，其包括如下步骤： 

A、获得扰码发生器的x序列生成器、y序列生成器各自寄 

存器的初始值； 

B、该扰码发生器开始工作时，执行如下步骤： 

B1，将x、y序列生成器各自的寄存器的初始值装载到各自的寄存器中； 

B2，所述x序列生成器将x序列生成器的各位寄存器值输出到x序列掩模阵列中，同时获得x序列生成器的各位寄存器的新的寄存器值； 

B3，所述y序列生成器将y序列生成器的各位寄存器值处理，获得两个分量到各个扰码合成器中，其中一个分量用于计算各个扰码序列的I路分量，另一个分量用于计算各个扰码序列的Q路分量，同时获得y序列生成器各位寄存器的新的寄存器值；所述扰码序列的I路分量是指扰码序列的实部，所述扰码序列的Q路分量是指扰码序列的虚部； 

B4，所述x序列掩模阵列生成16个扰码序列各自的I路、Q路计算分量，输出到各自对应的扰码合成器中； 

B5，所述16个扰码合成器同时工作，各自输出对应扰码序列的I、Q路分量值； 

B6，判断是否已生成完一帧的16个扰码的全部序列值，如果是，则继续执行下一帧；如果不是，则转到所述步骤B2继续执行。 

所述的方法，其中，所述y序列生成器寄存器初值为y序列相位为0处开始的18个序列值，即y(0)、y(1)、...、y(17)，该初值全部为1，在专用集成电路内部产生。 

所述的方法，其中，所述x序列生成器寄存器初值为x序列相位为n处开始的18个序列值，即x(n)、x(n+1)、...、x(n+17)，该初值取决于给定的扰码号n值，该初值在专用集成电路内部产生或从专用集成电路外部获得，其中，扰码号n表示为n＝16*i+k，i＝0，1，...511，k＝0，1...15。 

本发明所提供的一种WCDMA下行多扰码生成的装置和方法，由于采用在WCDMA***一个小区中16个下行扰码的扰码发生器，将原本需要的16个x序列发生器，转换成一个x序列发生器和一个x序列掩模阵列，而实现该x序列掩模阵列需要的专用集成电路硬件资源远远小于15个x序列发生器的资源，从而达到了节省硬件资源开销的目的；同时通过调整该x序列掩模阵列结构和扰码合成器数量，可以灵活调整该扰码发生器输出的扰码序列数量。 

附图说明

图1是现有的3GPP规定的WCDMA***下行扰码发生器结构示意图； 

图2为本发明提供的WCDMA***下行扰码发生器结构示意图； 

图3为本发明装置和方法的x序列生成器结构示意图； 

图4为本发明装置和方法的y序列生成器结构示意图； 

图5为本发明装置和方法所提供的WCDMA***下行扰码发生器x序列掩模阵列结构示意图； 

图6为本发明所提供的WCDMA***下行扰码发生器x序列掩模阵列结构原理示意图。 

具体实施方式

以下结合附图，将对本发明的各较佳实施例进行较为详细的说明。 

本发明所述的WCDMA下行多扰码生成的装置，为一个同时生成WCDMA***一个小区中的16个下行扰码的装置，如图2所示，其包括一个x序列生成器、一个y序列生成器、一个x序列掩模阵列和16个扰码合成器。所述y序列生成器输出两个分量，同时输入到所述16个扰码合成器中。所述x序列生成器输出x序列的18比特值到所述x序列掩模阵列，所述x序列掩模阵列对这些值进行处理，共输出32个分量，两个一组，分别输入到16个扰码合成器中。所述16个扰码合成器分别输出16个扰码序列值。 

本发明所述WCDMA下行扰码发生器的工作过程为： 

首先，按照3GPP的规定，获得扰码发生器的x序列生成器、y序列生成器各自18位寄存器的初始值。y序列生成器18位寄存器初值为y序列相位为0处开始的18个序列值，即y(0)、y(1)、...、y(17)。该初值全部为1，可在专用集成电路内部产生。所述x序列生成器18位寄存器初值为x序列相位为n处开始的18个序列值，即x(n)、x(n+1)、...、x(n+17)，该初值取决于给定的扰码号n值，该初值既可以在专用集成电路内部产生，也可以从专用集成电路外部获得。 

然后该扰码发生器开始工作时，按照如下步骤进行： 

第一步，将x、y序列生成器各自的寄存器初值装载到各自的18位寄 存器中。 

第二步，x序列生成器将各位寄存器值输出到x序列掩模阵列中。同时按照3GPP规定的方式获得x序列生成器各位寄存器的新的寄存器值。 

第三步，y序列生成器将各位寄存器值处理，获得两个分量到各个扰码合成器中。其中一个分量用于计算各个扰码序列的I路值，另一个分量用于计算各个扰码序列的Q路值。这一步中同时按照3GPP规定的方式获得y序列生成器各位寄存器的新的寄存器值。 

第四步，x序列掩模阵列生成16个扰码序列各自的I路、Q路计算分量，输出到各自对应的扰码合成器中。 

第五步，16个扰码合成器同时工作，各自输出对应扰码序列的I、Q路分量值。 

第六步，判断是否已生成完一帧的16个扰码的全部序列值。如果是，则转到第一步继续执行；如果不是，则转到第二步继续执行。 

如图2所示为本发明提供的WCDMA***下行扰码发生器结构，它包括一个x序列生成器、一个y序列生成器、一个x序列掩模阵列和16个扰码合成器，即S_dl，n合成器、S_dl，n+1合成器、...、S_dl，n+15合成器。一个小区最多可以用到16个扰码，设这16个扰码的扰码号分别为n、n+1、...、n+15，则S_dl，n合成器输出码号为n的扰码序列、S_dl，n+1合成器输出码号为(n+1)的扰码序列、...、S_dl，n+15合成器输出码号为(n+15)的扰码序列。 

在该扰码发生器开始工作前，需要首先按照3GPP规定，获得该扰码发生器的x序列生成器、y序列生成器各自18位寄存器的初始值。y序列生成器的18位寄存器初值为y序列相位为0处开始的18个序列值，即y(0)、y(1)、...、y(17)。该18个序列值全部为1，可在专用集成电路内部 产生。x序列生成器的18位寄存器初值为x序列相位为n处开始的18个序列值，即x(n)、x(n+1)、...、x(n+17)，该初值取决于给定的16个扰码号中的n值，该初值既可以在专用集成电路内部产生，也可以从专用集成电路外部获得。 

x序列需要两个步骤获得。第一步获得x序列的初始状态值，即序列的前18个值，x(0)＝1，x(1)＝x(2)＝...＝x(16)＝x(17)＝0。第二步使用x序列的递归公式获得全部序列值。x序列的递归公式为：x(i+18)＝x(i+7)+x(i)modulo 2，i＝0，...，2¹⁸-20。 

然后扰码发生器开始工作时，按照如下步骤进行： 

第一步，将已获得的x、y序列生成器各自的寄存器初值装载到各自的18位寄存器中。 

如图3为本发明的扰码发生器的x序列生成器结构，图4为本发明的扰码发生器的y序列生成器结构，各自图中带数字的方框表示序列生成器的各个寄存器，框内的数字表示了寄存器的高低位顺序，寄存器0表示最低位寄存器，寄存器17表示最高位寄存器。 

将x序列生成器寄存器初始值装载时，按照如下规则进行：x(n)装入最低位寄存器，即寄存器0，x(n+1)装入次低位寄存器，即寄存器1，...，依此类推，最后x(n+17)装入最高位寄存器，即寄存器17。 

将y序列生成器寄存器初始值装载后，y序列生成器各个寄存器的值都为值1。 

第二步，x序列生成器将各位寄存器值输出到x序列掩模阵列中，寄存器17、寄存器16、...、到寄存器0共18个寄存器的值并行输出。同时按照3GPP规定的方式获得x序列生成器各位寄存器的新的寄存器值，获 得方式参考图3所示，为：寄存器17的值移入寄存器16，原寄存器16内的值移入寄存器15，...，原寄存器1内的值移入寄存器0，同时原寄存器0的值和原寄存器17的值进行异或运算，异或运算结果作为寄存器17的新的值。 

第三步，所述y序列生成器将各位寄存器值处理，获得两个分量102I、102Q，并行输出到16个扰码合成器中。参考图4所示，102I、102Q获得方式为：102I值为y序列生成器的寄存器0的值，102Q的值为y序列生成器的寄存器5的值、寄存器6的值、寄存器8的值、寄存器9的值、寄存器10的值、寄存器11的值、寄存器12的值、寄存器13的值、寄存器14的值和寄存器15的值等10个值进行异或操作的结果值。 

这一步同时按照3GPP规定的方式获得y序列生成器各位寄存器的新的寄存器值，获得方式参考图4，为：寄存器17的值移入寄存器16，原寄存器16内的值移入寄存器15，...，原寄存器1内的值移入寄存器0，同时原寄存器0的值、原寄存器5的值、原寄存器7的值和原寄存器10的值等4个值进行异或运算，异或运算结果作为寄存器17的新的值。 

第四步，所述x序列掩模阵列对输入的x序列生成器各位寄存器值进行处理，生成16个扰码序列各自的I路、Q路计算分量，输出到各自的扰码合成器中。输出到S_dl，n合成器的两个计算分量为1000I、1000Q，1000I为S_dl，n合成器的I路计算分量，1000Q为S_dl，n合成器的Q路计算分量；输出到S_dl，n+1合成器的两个计算分量为1001I、1001Q，1001I为S_dl，n+1合成器的I路计算分量，1001Q为S_dl，n+1合成器的Q路计算分量；...；输出到S_dl，n+15 合成器的两个计算分量为10015I、10015Q，10015I为S_dl，n+15合成器的I路计算分量，10015Q为S_dl，n+15合成器的Q路计算分量。 

如图5所示为本发明的扰码发生器的x序列掩模阵列结构，输入的x 序列生成器各位寄存器值的低16比特直通输出作为各扰码合成器的I路分量，同时将对应的比特值进行异或作为各扰码合成器的Q路计算分量。 

如图6为其原理示意图，它给出获得16个扰码序列各自的I、Q路计算分量的方式。 

1000I、1001I、...、10015I分别为从x序列生成器输入的寄存器0、寄存器1、...、寄存器15的值； 

1000Q为x序列生成器输入的寄存器4、寄存器6和寄存器15的值异或操作的结果； 

1001Q为x序列生成器输入的寄存器5、寄存器7和寄存器16的值异或操作的结果； 

1002Q为x序列生成器输入的寄存器6、寄存器8和寄存器17的值异或操作的结果； 

1003Q为x序列生成器输入的寄存器0和寄存器9的值异或操作的结果； 

1004Q为x序列生成器输入的寄存器1和寄存器10的值异或操作的结果； 

1005Q为x序列生成器输入的寄存器2和寄存器11的值异或操作的结果； 

1006Q为x序列生成器输入的寄存器3和寄存器12的值异或操作的结果； 

1007Q为x序列生成器输入的寄存器4和寄存器13的值异或操作的结果； 

1008Q为x序列生成器输入的寄存器5和寄存器14的值异或操作的结果； 

1009Q为x序列生成器输入的寄存器6和寄存器15的值异或操作的结果； 

10010Q为x序列生成器输入的寄存器7和寄存器16的值异或操作的结果； 

10011Q为x序列生成器输入的寄存器8和寄存器17的值异或操作的结果； 

10012Q为x序列生成器输入的寄存器0、寄存器7和寄存器9的值异或操作的结果； 

10013Q为x序列生成器输入的寄存器1、寄存器8和寄存器10的值异或操作的结果； 

10014Q为x序列生成器输入的寄存器2、寄存器9和寄存器11的值异或操作的结果； 

10015Q为x序列生成器输入的寄存器3、寄存器10和寄存器12的值异或操作的结果。 

第五步，所述16个扰码合成器同时工作，每个扰码合成器的结构相同，它对从x序列掩模阵列输出的扰码序列I路计算分量和y序列生成器输出的102I进行异或操作，将异或结果作为对应扰码序列的I路分量输出；同时将x序列掩模阵列输出的扰码序列Q路计算分量和y序列生成器输出的102Q进行异或操作，将异或结果作为对应扰码序列的Q路分量输出。 

其中： 

S_dl，n合成器将1000I跟102I进行异或，获得S_dl，n(i)的I路分量，同时 将1000Q跟102Q进行异或，获得S_dl，n(i)的Q路分量； 

S_dl，n+1合成器将1001I跟102I进行异或，获得S_dl，n+1(i)的I路分量，同时将1001Q跟102Q进行异或，获得S_dl，n+1(i)的Q路分量； 

......如此等等 

S_dl，n+15合成器将10015I跟102I进行异或，获得S_dl，n+15(i)的I路分量，同时将10015Q跟102Q进行异或，获得S_dl，n+15(i)的Q路分量。 

第六步，判断是否已生成完一帧的16个扰码的全部序列值。如果是，则转到第一步继续执行；如果不是，则转到第二步继续执行。 

本发明所提供的WCDMA***一个小区中16个下行扰码的扰码发生器，将原本需要的16个x序列发生器，转换成一个x序列发生器和一个x序列掩模阵列。16个x序列发生器，需要288个寄存器，而实现本发明提供的扰码发生器的x序列掩模阵列，参考图5，需要的硬件资源仅仅为7个三输入异或门和9个两输入异或门，远远小于15个x序列发生器的资源，因此大大节省了硬件资源开销。 

同时通过调整该x序列掩模阵列结构和扰码合成器数量，就可以灵活调整该扰码发生器输出的扰码序列数量。 

但应当理解的是，上述针对具体实施例的描述较为具体，并不能因此而认为是对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。 

Claims (4)

1.一种WCDMA下行多扰码生成的装置，其特征在于，该装置包括一x序列生成器、一y序列生成器以及一x序列掩模阵列和16个扰码合成器；所述y序列生成器输出的两个分量，同时输入到所述16个扰码合成器中，其中一个分量用于计算各个扰码序列的I路分量，另一个分量用于计算各个扰码序列的Q路分量；所述x序列生成器输出x序列生成器的各位寄存器值到所述x序列掩模阵列，所述x序列掩模阵列对这些值进行处理，生成16个扰码序列各自的I路、Q路分量分别输入到所述16个扰码合成器；所述16个扰码合成器分别输出16个扰码序列值；所述扰码序列的I路分量是指扰码序列的实部，所述扰码序列的Q路分量是指扰码序列的虚部。

2.一种WCDMA下行多扰码生成的方法，其包括如下步骤：

A、获得扰码发生器的x序列生成器、y序列生成器各自寄存器的初始值；

B、该扰码发生器开始工作时，执行如下步骤：

B1，将x、y序列生成器各自的寄存器的初始值装载到各自的寄存器中；

B2，所述x序列生成器将x序列生成器的各位寄存器值输出到x序列掩模阵列中，同时获得x序列生成器的各位寄存器的新的寄存器值；

B3，所述y序列生成器将y序列生成器的各位寄存器值进行处理，获得两个分量到各个扰码合成器中，其中一个分量用于计算各个扰码序列的I路分量，另一个分量用于计算各个扰码序列的Q路分量，同时获得y序列生成器的各位寄存器的新的寄存器值；所述扰码序列的I路分量是指扰码序列的实部，所述扰码序列的Q路分量是指扰码序列的虚部；

B4，所述x序列掩模阵列生成16个扰码序列各自的I路、Q路计算分量，输出到各自对应的扰码合成器中；

B5，所述16个扰码合成器同时工作，各自输出对应扰码序列的I、Q路分量值；

B6，判断是否已生成完一帧的16个扰码的全部序列值，如果是，则继续执行下一帧；如果不是，则转到所述步骤B2继续执行。

3.根据权利要求2所述的方法，其特征在于，所述y序列生成器寄存器初值为y序列相位为0处开始的18个序列值，即y(0)、y(1)、...、y(17)，该初值全部为1，在专用集成电路内部产生。

4.根据权利要求2所述的方法，其特征在于，所述x序列生成器寄存器初值为x序列相位为n处开始的18个序列值，即x(n)、x(n+1)、...、x(n+17)，该初值取决于给定的扰码号n值，该初值在专用集成电路内部产生或从专用集成电路外部获得，其中，扰码号n表示为n＝16*i+k，i＝0，1，...511，k＝0，1...15。

Images