CN1905543A - 可编程调节串行数据信号占空比的电路和方法 - Google Patents
可编程调节串行数据信号占空比的电路和方法 Download PDFInfo
- Publication number
- CN1905543A CN1905543A CNA2006101077769A CN200610107776A CN1905543A CN 1905543 A CN1905543 A CN 1905543A CN A2006101077769 A CNA2006101077769 A CN A2006101077769A CN 200610107776 A CN200610107776 A CN 200610107776A CN 1905543 A CN1905543 A CN 1905543A
- Authority
- CN
- China
- Prior art keywords
- signal
- data
- duty cycle
- circuit
- duty ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0274—Arrangements for ensuring balanced coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Pulse Circuits (AREA)
Abstract
本发明提供了一种可编程占空比调节电路,以校正串行数据传输***中的占空比失真。占空比调节可以在数据信号发送穿过传输介质之前执行。占空比调节也可以在从传输介质中接收数据信号时执行。可编程占空比调节电路可以被配置成调节数据信号的上升沿和下降沿。可编程占空比调节电路还可以被配置成调节数据信号的共模电平。占空比调节量可以由终端用户确定,或者通过负反馈确定。
Description
技术领域
【0001】本发明涉及串行数据传输。更具体地,本发明涉及具有可编程占空比调节的串行I/O电路。
背景技术
【0002】占空比失真是一类影响串行数据传输***的抖动。当一个数据信号被传输穿过传输介质(例如底板)时,该数据信号的占空比会变得失真。例如,一个数据信号可能以45/55的占空比传输,但当其传送穿过传输介质后,该数据信号的占空比可能进一步失真为40/50。
【0003】占空比失真的大小是数据信号数据率的函数。特别地,当该数据信号的数据率增加时,占空比失真会变得更明显。占空比由数据率决定的一个原因是,数据信号的脉冲宽度随着数据率的增加而变得更小。其它形式的抖动,例如,如衰减和通道脉冲宽度发散,也是由数据率决定的。
【0004】如果不校正占空比失真,所接收到的数据信号可能会被误解析,从而导致位错误(bit error)的出现。例如,由于占空比失真,接收器可能误解析数据信号中的“0”为“1”,反之亦然。
发明内容
【0005】可提供可编程占空比调节电路,以为数据信号校正由传输介质造成的占空比失真。可编程占空比调节电路可以在驱动器和/或接收器上实现。
【0006】在驱动器上实现的可编程占空比调节电路可试图将数据信号的占空比调节为50/50。在某些实施例中,驱动器还可以在数据信号上叠加能影响数据信号的占空比的预加重或去加重信号。当给数据信号施加占空比调节时,可编程占空比调节电路可能考虑提供给这些数据信号的预加重或去加重的量。
【0007】在接收器上实现的可编程占空比调节电路可以尽量将数据信号的占空比调节为50/50。当在接收器上实现时,可编程占空比调节电路校正数据信号上已经出现的占空比失真。这样,该可编程占空比调节电路可能必须比在驱动器上实现的可编程占空比调节电路提供更多占空比调节。
【0008】可编程占空比调节电路可能通过改变数据信号的上升沿和下降沿来执行占空比调节。例如,可编程占空比调节电路可以改变数据信号的正负支线(leg)的上升沿和下降沿,直到该数据信号具有50/50的占空比。
【0009】可编程占空比调节电路同样可能被配置成调节数据信号的共模电平。例如,数据信号的高电平和低电平可以向上或向下改变,以提供更高或更低共模电平给数据信号。
【0010】可编程占空比调节电路可能允许终端用户确定提供给数据信号的占空比调节的量。例如,终端用户可以测量在数据信号上的占空比失真量,并配置可编程占空比调节电路以校正该数据信号的占空比。在另一个例子中,终端用户可以把一个位错误率计数器耦合于接收器,并确定提供导致最低位错误率计数的占空比调节量给该数据信号。
【0011】可编程占空比调节电路可以动态地确定提供给数据信号的占空比调节量。例如,可编程占空比调节电路可以包括一个负反馈回路。
【0012】本发明的其他特征,它的本质和各种优点,在所附图表和随后对优选实施例的详细描述中将会更加明显。
附图说明
【0013】图1是根据本发明的一个说明性串行数据传输***的方框图。
【0014】图2A是一个占空比为50/50的差动信号的波形图,。
【0015】图2B是一个具有占空比失真的差动信号的波形图。
【0016】图2C是一个描述预加重对差动信号占空比影响的波形图。
【0017】图3是一个根据本发明的说明性驱动器的方框图,该驱动器具有调节数据信号占空比的能力。
【0018】图4是一个根据本发明的说明性接收器的方框图,该接收器具有调节数据信号占空比的能力。
【0019】图5是一个示意图,其说明了根据本发明的可编程占空比调节电路的调节差动信号的能力。
具体实施方式
【0020】图1是根据本发明的一个说明性串行数据传输***100的方框图。***100可以包括驱动器102、传输介质104和接收器106。***100可被用来利用任何合适的串行传输协议将串行数据从驱动器102发送到接收器106,其中所述串行传输协议包括,例如低压差动信令(LVDS)、伪电流模式逻辑(PCML)、伪发射极耦合逻辑(PECL)、低压伪发射极耦合逻辑(LVPECL)。
【0021】驱动器102可以是一个被配置成发送串行数据信号的设备的一部分。例如,驱动器102可以是可编程逻辑器件(PLD)、高速串行接口(HSSI)、专用集成电路(ASIC)、以及任何其他用于发送串行数据信号的设备的一部分。在某些实施例中,驱动器102可以作为发送(Tx)缓冲器。在某些实施例中,驱动器102可以通过在数据信号中嵌入时钟信息来利用时钟数据信令,这样就不需要发送单独的时钟信息。
【0022】在某些实施例中,驱动器102可对正被发送的数据信号提供预加重,其补偿了该数据信号的高频信号分量的衰减。预加重是在每个数字数据位的边沿处叠加于该规则信号上的一个相对较小的额外信号,其有助于弥补高频衰减的影响,从而产生较少衰减的较干净信号。在Shumarayev等人2003年1月7日提交的美国专利申请第10/338,921号中较详细地讨论了预加重,在此以引用方式将该申请的全部内容并入本文。
【0023】在某些实施例中,驱动器102可对正被发送的数据信号提供去加重。去加重是另一种可以用来弥补高频衰减影响的技术。去加重是这样进行工作的:除了每个数字位的边沿处之外,去加重将抑制所述数据信号。
【0024】传输介质104可以将数据从驱动器102传送到接收器106。传输介质104可以是任何合适的介质,举例而言,例如印刷电路板底板、传输线、电缆、空气(即用于无线应用)、或任何其他合适的介质。
【0025】一般来说,穿过传输介质104传送的数据信号会发生占空比失真,其中与数据信号被发送时相比,数据信号的占空比会变得更加失真。可以通过发送占空比为50/50的数据信号来最小化占空比失真。
【0026】接收器106可以被配置成接收和处理由驱动器102穿过介质104发送的数据。接收器106可以是一个设备中的部件,举例而言,例如可编程逻辑器件、收发器、高速串行接口、专用集成电路(ASIC)、或者任何其它合适的设备的部件。
【0027】接收器106可以包括一个匹配传输介质104阻抗的终端电阻器,以阻止发生反射和信号损失。终端电阻器的电阻可以是可编程的,从而允许具有各种阻抗的传输介质与接收器106一起使用。在某些实施例中,接收器106可以包括时钟数据恢复(CDR)电路,以将驱动器102发送的数据信号分为数据分量和时钟分量。在某些实施例中,接收器106可包括均衡电路,其补偿传输介质104造成的衰减。
【0028】驱动器102和接收器106还可分别包括用于可编程地调节发送和接收数据信号占空比的电路。那些未以50/50占空比发送的数据信号可能出现占空比失真,这将增加位错误出现的可能性。允许驱动器102和/或接收器106调节数据信号的占空比,可使占空比失真减至最小,从而减少位错误的数目。下文将会更详细地讨论占空比调节电路。
【0029】图2A是一个占空比为50/50的数据信号200的波形图。理想地,驱动器102发送占空比为50/50的所有数据信号,因为这样做,可以最小化占空比失真。但是,50/50占空比的数据信号是很难产生的,尤其是以现有***所运行于的较高数据率。此外,驱动器102可能不能产生占空比为50/50的数据信号,因为存在使驱动器102输出发生偏斜的处理偏差。利用预加重或去加重还可以影响数据信号的占空比,因为预加重和去加重改变了数据信号的脉冲宽度。
【0030】如图2A所示,数据信号200(以及具有50/50占空比的所有信号)的关键特征在于,数据信号200的正支线和负支线在VOH和VOL之间的垂直中点处相交。因此,无论数据信号200的位值如何,数据信号200的正支线和负支线都是相互镜像的。
【0031】图2B是一个具有占空比失真的数据信号250的波形图。假设驱动器102(图1)将发送数据信号250,那么该数据信号的占空比在从传输介质104(图1)中穿过时会进一步失真。这将导致接收器106(图1)错误地解析数据信号250中的位值。
【0032】如图2B所示,数据信号250的正支线和负支线并未在VOH和VOL之间的垂直中点处相交。特别地,数据信号250的正支线和负支线相交于一个较低电压处。结果,数据信号250的正支线和负支线并不互相镜像。
【0033】图2C是一个波形图,其示出了预加重对差动信号占空比的影响。如图2C所示,除了数据信号280包括预加重以补偿数据信号280的高频衰减之外,数据信号270和280相同。预加重影响数据信号280的脉冲宽度,进而影响数据信号280的占空比。因此,当调节正被发送的数据信号的占空比时,考虑该数据信号是否包括预加重是很重要的。对数据信号提供去加重也会以类似方式影响数据信号的占空比。
【0034】图3是根据本发明的一个说明性驱动器102的方框图,该驱动器102具有调节数据信号占空比的能力。驱动器102可以包括主驱动器202、预加重驱动器304、可编程占空比电路306a和306b、以及存储器元件308a和308b。
【0035】主驱动器302可以产生数据信号。在某些实施例中,由主驱动器302产生的数据信号符合差动信令标准。在某些实施例中,由主驱动器302产生的数据信号符合单端信令标准。
【0036】预加重驱动器304可产生一个预加重信号,该预加重信号将被叠加到主驱动器302产生的数据信号上。在某些实施例中,预加重驱动器304可以是可编程的。例如,用户可以配置预加重驱动器304不向数据信号提供任何预加重。在另一个例子中,用户可以配置预加重驱动器304向数据信号提供预加重,该预加重为数据信号电压摆动的某一百分比。本领域技术人员应该理解,可用去加重驱动器来代替预加重驱动器304。
【0037】主驱动器302产生50/50占空比的数据信号是困难的。主驱动器302难以产生50/50占空比数据信号的一个原因在于,主驱动器302支持宽范围的数据率。主驱动器302难以产生50/50占空比数据信号的另一个原因在于,主驱动器302被配置成兼容各种各样的用户链路。
【0038】为了校正主驱动器302产生的数据信号的占空比,可以组合主驱动器302和预加重驱动器304的输出,并路由至可编程占空比电路306a和306b,以允许可编程占空比电路306a和306b处理该组合信号。在某些实施例中,可编程占空比电路306a和306b可以作为一个单一电路实现。在某些实施例中,如果驱动器102(图1)发送的数据信号是单端的,那么可编程占空比电路306a和306b中仅有一个可被用来调节该数据信号的占空比。
【0039】可编程占空比电路306a和306b可通过调节数据信号正支线和负支线的上升沿和下降沿来执行占空比调节。在这种方案中,可编程占空比电路306a和306b可独立控制数据信号的下降沿和上升沿,这允许对数据信号的占空比进行四次调节。
【0040】例如,参考数据信号250(图2B),可编程占空比电路306a和306b可以向外(即向右)调节正支线和负支线的下降沿,直到数据信号250的占空比达到50/50。在另一个例子中,可编程占空比电路306a和306b可以向内(即向左)调节正支线和负支线的上升沿,直到数据信号250的占空比达到50/50。
【0041】在某些实施例中,可编程占空比电路306a和306b是通过相对于数据信号的下降沿对上升沿进行延迟,来执行对数据信号上升沿和下降沿的调节,反之亦然。在某些实施例中,对数据信号上升沿和下降沿的调节可以作为缓冲器转换率控制逻辑(未示出)的一部分,其中该缓冲器转换率控制逻辑对上升沿和下降沿的斜率进行控制。
【0042】在某些实施例中,可编程占空比电路306a和306b可以将占空比调节量作为数据信号特征的一个函数进行动态控制。例如,可编程占空比电路306a和306b可以给具有不同预加重量的数据信号提供不同占空比调节量,以说明不同的预加重量。在另一个例子中,可编程占空比电路306a和306b可以给具有不同数据率的数据信号提供不同占空比调节量,以说明不同的数据率。在另一个例子中,可编程占空比电路306a和306b可以给具有不同电压摆动的数据信号提供不同占空比调节量,以说明不同的电压摆动。
【0043】在某些实施例中,可编程占空比电路306a和306b可兼容于那些以较高电源电压工作的传统驱动器以及那些以较低电源电压工作的较新驱动器。
【0044】可编程占空比电路306a和306b可以被配置成调节数据信号的占空比,以适应接收器106(图1)的缺陷。例如,接收器106可能优选接收具有45/55占空比的数据信号(即当接收器106接收具有45/55占空比的数据信号时,其位错误率最小)。因此,在这个例子中,可编程占空比电路306a和306b可能被配置成调节数据信号的占空比至45/55。
【0045】类似地,可编程占空比电路306a和306b可以被配置成补偿由驱动器102中的处理偏差产生的占空比失真,这些处理偏差阻止驱动器102产生占空比为50/50的数据信号。
【0046】除了占空比调节,可编程占空比电路306a和306b还可以对数据信号提供共模调节。例如,可编程占空比电路306a和306b可以向上或向下改变数据信号的极限值VOL和VOH。这种方法在DC耦合***中特别有用,因为可以调节数据信号的交叉点,以匹配接收器的采样点并改善位错误率。
【0047】在某些实施例中,主驱动器302和预加重驱动器304均可包括关联的可编程占空比调节电路。在这种方法中,可以分别调节数据信号和预加重信号的占空比,从而允许以较高精度调节该组合信号的占空比。
【0048】存储器元件308a和308b可以分别耦合于可编程占空比电路306a和306b。存储器元件308a和308b可以存储控制信号,以控制由可编程占空比电路306a和306b提供给数据信号的占空比调节量。存储器元件308a和308b可以是配置RAM单元、基于熔丝的器件、抗熔丝、可编程-可擦写-只读存储器(PROMS)、可擦写PROMS(EPROMS)、电可擦写PROMS(EEPROMS)、闪存、以及任何其他合适的存储器元件。在某些实施例中,控制信号可以是定长的数字字。在某些实施例中,控制信号可以是模拟信号。在某些实施例中,存储器元件308a和308b可以被绕过或旁路,以直接将控制信号提供给可编程占空比电路306a和306b。
【0049】在某些实施例中,控制信号的值由终端用户确定。例如,终端用户测量驱动器102(图1)的输出数据信号,并确定把该信号占空比调节至50/50所需的占空比调节量。在另一个例子中,如果驱动器102的数据信号输出包括预加重,终端用户可以测量接收器106(图1)中的数据信号,并确定合适的占空比调节量提供给数据信号。在前面的例子中,用户可以利用校准电路来确定存储在存储器元件308a和308b中合适的控制信号。在另一个实施例中,终端用户可以在接收器106(图1)上面运行一个数字位错误率计数器,并确定存储在存储器元件308a和308b中可产生最小位错误率的控制信号。
【0050】在某些实施例中,可编程占空比电路306a和306b可以利用负反馈来确定提供给数据信号的占空比调节量。例如,底板104(图1)的输出可以耦合于一个缓冲器,并反馈给可编程占空比电路306a和306b。可编程占空比电路306a和306b可以基于这个反馈信号调节数据信号的占空比。在这个例子中,对于存储器元件308a和308b,可以向其提供或者不提供反馈信号。
【0051】本领域技术人员应该理解,除了调节主驱动器302和预加重驱动器304的输出数据信号的占空比,可编程占空比电路306a和306b也可以在信号输入主驱动器302和预加重驱动器304之前,调节该信号的占空比。也就是说,可编程占空比调节电路306a和306b可以在不脱离本发明原理的情况下,在主驱动器302和预加重驱动器304之前实现。
【0052】图4是一个方框图,其示出了根据本发明的具有调节数据信号占空比的能力的说明性接收器106。接收器106可以包括终端电阻器402、可编程占空比调节电路404a和404b、存储器元件406a和406b、以及接收器缓冲器412。在某些实施例中,接收器电路106包括均衡电路(未示出)和时钟数据恢复(CDR)电路(未示出)。
【0053】终端电阻器402可以并联于接收器电路106的输入管脚之间。终端电阻器402的阻抗可以是可编程的,以提供与传输介质104(图1)相匹配的阻抗。
【0054】可编程占空比调节电路404a和404b与可编程占空比调节电路306a和306b(图3)基本相同。如前所述,可编程占空比调节电路可以在驱动器102和/或接收器106上面实现。但是可编程占空比调节电路306a和306b在数据信号传送穿过传输介质104(图1)之前处理该数据信号,而可编程占空比调节电路404a和404b在数据信号传送穿过传输介质104之后处理该数据信号占空比。因此,可编程占空比调节电路404a和404b处理的数据信号已经出现过占空比失真,而可编程占空比调节电路306a和306b处理的数据信号仅仅失真到驱动器102(图1)不能产生50/50占空比数据信号的程度。
【0055】存储器元件406a和406b与存储器元件308a和308b(图3)基本相同。存储器元件406a和406b存储控制信号,以控制可编程占空比调节电路406a和406b校正接收数据信号的占空比至50/50。该控制信号可以由终端用户确定(例如通过测量和/或校准)或者动态地确定(例如,通过实现负反馈回路)。
【0056】本领域技术人员应该理解,除了在数据信号被接收器缓冲器412处理之前进行占空比调节,可编程占空比电路406a和406b也可以在数据信号被接收器缓冲器412处理之后进行占空比调节。也就是说,在不脱离本发明原理的情况下,可编程占空比调节电路406a和406b可以在接收器缓冲器412之后实现。
【0057】图5是一个示意图,其示出了根据本发明的可编程占空比调节电路的调节数据信号500的能力。
【0058】如图5所示,数据信号500的正支线和负支线可以以各种方式调节。特别地,每一支线的上升沿可以向内和向外调节。每一支线的下降沿可以向内和向外调节。每一支线的共模电平可以向上或向下调节。在某些实施例中,提供给每一支线的调节量可以由用户确定。在某些实施例中,提供给每一支线的调节量可以通过使用负反馈回路来确定。
【0059】可编程占空比调节电路提供的占空比和共模电平调节量,可能具有物理上的和/或实际的限制。共模电平调节量可能受到驱动器或者接收器的电源电压的限制。例如,共模电平可以调节到这样的程度:VOH和VOL不超过任何电源电压。占空比调节量可能受到数据信号500的时钟周期的限制。例如,每一个上升沿和下降沿的占空比调节量可能被限制为时钟周期的一半。
【0060】虽然是在为差动数据信号提供可编程占空比调节的上下文中对本发明进行讨论的,但本领域技术人员应该理解,本发明原理可以应用于利用单端数据信号的串行数据传输***。
【0061】应该理解的是,前述内容仅仅是解释说明了本发明的原理,本领域技术人员在不偏离本发明的范围和精神的情况下可进行各种修改。
Claims (20)
1.一种调节穿过传输介质传送的数据信号的占空比的方法,包括:
调节所述数据信号的第一支线的上升沿和下降沿;和
调节所述数据信号的第二支线的上升沿和下降沿;
藉此,对所述数据信号的所述第一和第二支线的所述调节使所述传输介质造成的占空比失真量减至最小。
2.根据权利要求1所述的方法,其中所述数据信号被调节为具有50/50的占空比。
3.根据权利要求1所述的方法,其中所述数据信号被调节为具有由接收器优选的占空比。
4.根据权利要求1所述的方法,其中所述数据信号包括预加重或去加重。
5.根据权利要求1所述的方法,其中对所述数据信号的所述第一和第二支线的上升沿和下降沿的调节,是在该信号在所述传输介质上传输之前执行的。
6.根据权利要求1所述的方法,其中对所述数据信号的所述第一和第二支线的上升沿和下降沿的调节,是在该信号从所述传输介质接收之后执行的。
7.根据权利要求1所述的方法,其中终端用户确定所述第一和第二支线的所述上升沿和下降沿的调节量。
8.根据权利要求1所述的方法,其中一个负反馈回路被用于确定所述第一和第二支线的上升沿和下降沿的调节量。
9.根据权利要求1所述的方法,进一步包括调节所述数据信号的所述第一和第二支线的共模电平。
10.根据权利要求9所述的方法,其中所述共模电平调节量由终端用户确定。
11.一种调节穿过传输介质传送的数据信号的占空比的电路,包括:
第一电路元件,其被配置成调节所述数据信号的第一支线的上升沿和下降沿;
第二电路元件,其被配置成调节所述数据信号的第二支线的上升沿和下降沿;
藉此,通过调节所述数据信号的所述第一和第二支线,使所述传输介质造成的占空比失真量减至最小。
12.根据权利要求11所述的电路,其中所述第一和第二电路元件调节所述数据信号至具有50/50的占空比。
13.根据权利要求11所述的电路,其中所述第一和第二电路元件调节所述数据信号至具有接收器电路所优选的占空比。
14.根据权利要求11所述的电路,其中所述数据信号包括预加重或去加重。
15.根据权利要求11所述的电路,其中所述第一和第二电路元件在一个驱动器上实现,该驱动器被配置成传输所述数据信号穿过所述传输介质。
16.根据权利要求11所述的电路,其中所述第一和第二电路元件在接收器上实现,该接收器被配置成从所述传输介质接收所述数据信号。
17.根据权利要求11所述的电路,其中终端用户确定所述第一和第二支线的所述上升沿和下降沿的调节量。
18.根据权利要求11所述的电路,其中一种负反馈回路被用于确定所述第一和第二支线的所述上升沿和下降沿的调节量。
19.根据权利要求11所述的电路,进一步包括第三电路元件,其被配置成调节所述数据信号的所述第一和第二支线的共模电平。
20.根据权利要求19所述的电路,其中终端用户确定所述共模电平调节量。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/193,146 US20070024338A1 (en) | 2005-07-28 | 2005-07-28 | Circuitry and methods for programmably adjusting the duty cycles of serial data signals |
US11/193,146 | 2005-07-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1905543A true CN1905543A (zh) | 2007-01-31 |
CN1905543B CN1905543B (zh) | 2012-09-19 |
Family
ID=37264168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101077769A Expired - Fee Related CN1905543B (zh) | 2005-07-28 | 2006-07-25 | 可编程调节串行数据信号占空比的电路和方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20070024338A1 (zh) |
EP (1) | EP1752882B1 (zh) |
JP (1) | JP2007037133A (zh) |
CN (1) | CN1905543B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010017772A1 (en) * | 2008-08-14 | 2010-02-18 | Computime, Ltd. | Multiple devices communicating on a single communication channel with a consecutively sequenced signal |
CN103021444A (zh) * | 2011-09-19 | 2013-04-03 | 三星电子株式会社 | 存储装置 |
CN103856384A (zh) * | 2012-12-05 | 2014-06-11 | 英飞凌科技股份有限公司 | 位定时对称化 |
CN106063198A (zh) * | 2014-03-05 | 2016-10-26 | 罗伯特·博世有限公司 | 总线***的用户站和改善总线***中的发送质量的方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070139078A1 (en) * | 2005-12-20 | 2007-06-21 | Tang George C | PCML driver for LVDS receiver loads |
US8125259B2 (en) * | 2008-01-03 | 2012-02-28 | Agere Systems Inc. | Duty cycle distortion (DCD) jitter modeling, calibration and generation methods |
US8699619B2 (en) * | 2010-09-30 | 2014-04-15 | Ericsson Modems Sa | Dutycycle adjustment to improve efficiency of a digital RF-PA |
DE102010043484A1 (de) * | 2010-11-05 | 2012-05-10 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur seriellen Datenübertragung mit hoher Datenrate |
US8542046B2 (en) | 2011-05-04 | 2013-09-24 | Intel Corporation | Apparatus, system, and method for voltage swing and duty cycle adjustment |
US9237001B1 (en) * | 2014-01-20 | 2016-01-12 | Altera Corporation | Method and apparatus to calibrate duty cycle distortion |
US9263107B1 (en) | 2014-11-06 | 2016-02-16 | Qualcomm Incorporated | Load isolation for pad signal monitoring |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4959557A (en) * | 1989-05-18 | 1990-09-25 | Compaq Computer Corporation | Negative feedback circuit to control the duty cycle of a logic system clock |
JPH0468923A (ja) * | 1990-07-09 | 1992-03-04 | Sony Corp | ノンリニアプリエンファシス・デエンファシスシステム |
FI96551C (fi) * | 1993-11-24 | 1996-07-10 | Nokia Telecommunications Oy | Menetelmä ja laite kellosignaalin symmetroimiseksi |
JP2692637B2 (ja) * | 1995-02-28 | 1997-12-17 | 日本電気株式会社 | バスドライバ |
KR100360403B1 (ko) * | 2000-04-10 | 2002-11-13 | 삼성전자 주식회사 | 듀티 싸이클 보정회로 및 방법 |
US6664834B2 (en) * | 2000-12-22 | 2003-12-16 | Intel Corporation | Method for automatic duty cycle control using adaptive body bias control |
JP2002297275A (ja) * | 2001-03-30 | 2002-10-11 | Internatl Business Mach Corp <Ibm> | データ転送装置、コンピュータ装置、デバイス、ドッキングステーション |
KR100423898B1 (ko) * | 2001-06-16 | 2004-03-22 | 삼성전자주식회사 | 크로스오버 성능이 개선된 유니버셜 시리얼 버스 저속트랜시버 |
US6549073B1 (en) * | 2001-12-21 | 2003-04-15 | Xerox Corporation | Operational amplifier with common mode gain control using impedance transport |
US6940302B1 (en) * | 2003-01-07 | 2005-09-06 | Altera Corporation | Integrated circuit output driver circuitry with programmable preemphasis |
US7138841B1 (en) * | 2003-12-23 | 2006-11-21 | Cypress Semiconductor Corp. | Programmable phase shift and duty cycle correction circuit and method |
US6933759B1 (en) * | 2004-02-05 | 2005-08-23 | Texas Instruments Incorporated | Systems and methods of performing duty cycle control |
-
2005
- 2005-07-28 US US11/193,146 patent/US20070024338A1/en not_active Abandoned
-
2006
- 2006-07-11 EP EP06014349.2A patent/EP1752882B1/en active Active
- 2006-07-24 JP JP2006201042A patent/JP2007037133A/ja not_active Withdrawn
- 2006-07-25 CN CN2006101077769A patent/CN1905543B/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010017772A1 (en) * | 2008-08-14 | 2010-02-18 | Computime, Ltd. | Multiple devices communicating on a single communication channel with a consecutively sequenced signal |
GB2474615A (en) * | 2008-08-14 | 2011-04-20 | Computime Ltd | Multiple devices communicating on a single communication channel with a consecutively sequenced signal |
US8000385B2 (en) | 2008-08-14 | 2011-08-16 | Computime, Ltd. | Multiple devices communicating on a single communication channel with a consecutively sequenced signal |
GB2474615B (en) * | 2008-08-14 | 2012-05-09 | Computime Ltd | Multiple devices communicating on a single communication channel with a consecutively sequenced signal |
CN103021444A (zh) * | 2011-09-19 | 2013-04-03 | 三星电子株式会社 | 存储装置 |
CN103856384A (zh) * | 2012-12-05 | 2014-06-11 | 英飞凌科技股份有限公司 | 位定时对称化 |
CN103856384B (zh) * | 2012-12-05 | 2017-11-21 | 英飞凌科技股份有限公司 | 一种位定时对称化的方法和装置 |
CN106063198A (zh) * | 2014-03-05 | 2016-10-26 | 罗伯特·博世有限公司 | 总线***的用户站和改善总线***中的发送质量的方法 |
CN106063198B (zh) * | 2014-03-05 | 2020-01-21 | 罗伯特·博世有限公司 | 总线***的用户站和改善总线***中的发送质量的方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1752882B1 (en) | 2017-08-23 |
US20070024338A1 (en) | 2007-02-01 |
EP1752882A3 (en) | 2007-05-09 |
CN1905543B (zh) | 2012-09-19 |
JP2007037133A (ja) | 2007-02-08 |
EP1752882A2 (en) | 2007-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1905543A (zh) | 可编程调节串行数据信号占空比的电路和方法 | |
US7752482B2 (en) | Hybrid parallel/serial bus interface | |
US7920601B2 (en) | Vehicular communications system having improved serial communication | |
US20170118048A1 (en) | Multilevel Driver for High Speed Chip-to-Chip Communications | |
CN1956427A (zh) | 自串联端接串行链路发射器及其制造方法 | |
US7475273B2 (en) | Hybrid parallel/serial bus interface | |
CN1918871A (zh) | 为通信链路自动校准双接头和多接头均衡的***和方法 | |
CN102089992A (zh) | 用于高速串行通信的数字均衡器 | |
US20090063889A1 (en) | Aligning data on parallel transmission lines | |
CN103621004A (zh) | 用于高速背板***的全双工传输方法 | |
US20100257293A1 (en) | Route Lookup System, Ternary Content Addressable Memory, and Network Processor | |
EP2745459B1 (de) | Schaltungsanordnung und verfahren zum uebertragen von signalen | |
CN1270466C (zh) | 用于组播通信的无线***和无线站以及组播通信的方法 | |
CN1265790A (zh) | 数据和电源的电缆接口 | |
US7668239B2 (en) | System and method for transmit timing precompensation for a serial transmission communication channel | |
EP2745457B1 (de) | Schaltungsanordnung und verfahren zum uebertragen von signalen | |
CN1639982A (zh) | 副比特流与主比特流的复用 | |
CN1976259A (zh) | 有指导无反馈光纤单向传输的物理隔离方法 | |
US8315303B1 (en) | Phase pre-emphasis for a serial data transmitter | |
JP2014524698A (ja) | 回路装置および信号を送信するための方法 | |
CN1543735A (zh) | 传输数据用线路驱动器 | |
CN1201238C (zh) | 具有用来确认串行传输数据正常性电路的数据处理装置 | |
KR102619488B1 (ko) | 연결 상태의 변화에 따른 화면 배열의 불안정과 메인 링크의 재설정으로 인한 지연이 방지되는 디스플레이 포트용 광 링크 | |
US20230011466A1 (en) | Communications channel with multi-level signal transmission | |
KR100986042B1 (ko) | 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120919 Termination date: 20210725 |
|
CF01 | Termination of patent right due to non-payment of annual fee |