CN1897031A - 多图形处理器***、图形处理器和描绘处理方法 - Google Patents

多图形处理器***、图形处理器和描绘处理方法 Download PDF

Info

Publication number
CN1897031A
CN1897031A CNA2006101056137A CN200610105613A CN1897031A CN 1897031 A CN1897031 A CN 1897031A CN A2006101056137 A CNA2006101056137 A CN A2006101056137A CN 200610105613 A CN200610105613 A CN 200610105613A CN 1897031 A CN1897031 A CN 1897031A
Authority
CN
China
Prior art keywords
process unit
graphic process
data
graphic
video output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101056137A
Other languages
English (en)
Other versions
CN100501770C (zh
Inventor
广井聪幸
冈正昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Publication of CN1897031A publication Critical patent/CN1897031A/zh
Application granted granted Critical
Publication of CN100501770C publication Critical patent/CN100501770C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Image Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)
  • Digital Computer Display Output (AREA)

Abstract

提供一种多图形处理器***，在图形芯片的开发上寻求灵活性。第1GPU(100)有用于外部输出的数字视频输出端子(134(Vout端子))，从Vout端子输出的数字视频信号通过HDMI(120)被供给到显示装置。第1GPU(100)和第2GPU(200)通过用于以双向方式交换数据的数据总线(140)而相互连接着。第2GPU(200)通过数据输入输出接口(220)对从第1GPU(100)供给的数据实施规定的描绘处理，并将描绘处理后的数据通过数据输入输出接口(220)返回到第1GPU(100)。第1GPU(100)根据需要来处理从第2GPU(200)返回的数据，并从Vout端子经由HDMI(120)将数字视频信号向外部输出。

Description

多图形处理器***、图形处理器和描绘处理方法
技术领域
本发明涉及对描绘数据进行运算处理的多图形处理器***、图形处理器和描绘处理方法。
背景技术
在个人计算机或游戏专用机中，执行了使用高质量的三维计算机图形的游戏或模拟等的应用，并进行将实景和计算机图形融合的图像内容的再现等，高质量的图形的利用在扩大。
个人计算机或游戏专用机上装载的图形芯片的性能受描绘(rendering)质量左右，所以各制造公司在竞争更多的性能并在新一代的图形芯片的开发上投入力量，而且围绕图形芯片的开发竞争激烈。此外，高度的图形不仅通过硬件技术，而且通过融合软件技术来实现。将软件技术运用自如而有效地灵活使用图形芯片具有的高性能的描绘处理功能，在提高描绘质量方面是重要的。
图形芯片的开发竞争激烈，采用中、高度的描绘处理功能的图形芯片被不断地开发，图形***的将来的发展性或扩展性受到确保。在另一方面，一边确保图形***的发展性，一边具有与上一代程序语言的互换性，在图形芯片的开发中还寻求与各种各样的视频输出格式或协议应对的灵活性。
发明内容
本发明鉴于这样的课题而完成，其目的在于，提供一种具有可应对各种环境的灵活性的多图形处理器***。
为了解决上述课题，本发明的一方案的多图形处理器***包括第1图形处理器和第2图形处理器。从所述第1图形处理器供给到所述第2图形处理器的数据在所述第2图形处理器中被处理后，返回到所述第1图形处理器，从设置在所述第1图形处理器中的视频输出端子被作为视频信号输出。
根据该方案，在具有两个图形处理器的***中，可以使视频信号的输出路径为一个，可以简化***结构。
所述第1图形处理器也可以有保护视频信号的安全性的数字视频输出接口，从所述视频输出端子输出的所述视频信号通过所述数字视频输出接口输出到外部。
由此，在视频信号的输出路径中，可以确保被输出的视频信号的安全性。
所述第2图形处理器也可以是将处理器核和视频存储器集成在一个芯片上的存储器混载式处理器芯片。由此，在第2图形处理器中，可进行对存储器的高速的存取，高速地进行存储器的读写频繁的处理，并将这种处理结果供给到第1图形处理器。
所述第1图形处理器也可以是与外部的存储器进行总线连接的处理器芯片，从所述第2图形处理器返回到所述第1图形处理器的数据被存储在所述存储器中。这里，从第2图形处理器返回到第1图形处理器的数据可以是由像素数据等构成的图像数据，也可以是模拟视频信号或数字视频信号。由此，可以将从第2图形处理器返回的描绘数据临时存储在视频存储器中，并对存储于视频存储器中的描绘数据，第1图形处理器根据需要而进一步实施描绘处理。
所述第1图形处理器也可以在对于从所述第2图形处理器返回到所述第1图形处理器的数据进一步实施处理后，将实施了处理后的所述数据从所述视频输出端子输出。对于从第2图形处理器返回的数据，第1图形处理器作为进一步实施的处理，例如有图像数据的分辨率变更、帧率变更、视频信号的格式变换等的处理。这里，格式变换是进行视频信号的各种格式的变换的处理，作为一例，为了吸收因NTSC、PAL、SECAM这样的地区或国家造成的视频信号的格式的差异，有进行这些视频格式间的变换的处理、或在作为标准的用于广播的视频格式的SD格式和高分辨率电视等作为用于高清晰广播的视频格式的HD格式之间进行变换的处理等。
也可以构成为可选择以下模式：将数据从所述第1图形处理器供给到所述第2图形处理器，从而使所述第2图形处理器暂时处理后返回到所述第1图形处理器，并从所述视频输出端子输出的模式；以及不使所述第2图形处理器进行处理，而将数据直接从所述第1图形处理器的所述视频输出端子输出的模式。
本发明的另一方式是图形处理器。该图形处理器包括：用于与其他图形处理器按双向方式交换数据的输入输出接口；以及用于将视频信号输出到外部的视频输出端子。通过所述输入输出接口对所述其他图形处理器供给数据，通过所述输入输出接口取得在所述其他图形处理器中被处理后的数据，并从所述视频输出端子输出。
本发明的另一方式是描绘处理方法。该方法是用于包含了第1图形处理器和第2图形处理器的多图形处理器***中的描绘处理方法，从所述第1图形处理器供给到所述第2图形处理器的数据在所述第2图形处理器中被处理后，返回到所述第1图形处理器，被从设置在所述第1图形处理器中的视频输出端子输出。
再有，以上构成元素的任意组合、将本发明的表现在方法、处理器、装置、***、计算机程序、数据结构等之间进行变换，作为本发明的方式都是有效的。
附图说明
图1是实施方式的多图形处理器***的结构图。
图2是说明图1的第1GPU和第2GPU中的视频信号的流动的图。
图3是说明在另一实施方式中，图1的第1GPU和第2GPU中的视频信号的流动的图。
具体实施方式
以下，参照优选实施方式来说明本发明。这种说明不限定本发明的范围，而只是举例说明本发明。
实施方式1
图1是实施方式1的多图形处理器***400的结构图。
多图形处理器***400包括：第1GPU(Graphic Processing Unit)100、第2GPU200、视频存储器110、CPU(Central Processing Unit)300、以及主存储器310。
第1GPU100和第2GPU200分别是装载了图形处理器核的图形芯片。第1GPU100和第2GPU200可以是相同种类的图形芯片，也可以是具有相互不同的处理功能的不同种类的图形芯片。
第1GPU100可以对于总线连接的视频存储器110写入描绘数据。第1GPU100和第2GPU200通过数据总线140而被相互连接着。该数据总线可以由可进行数据的往复的双向总线构成，也可以由将发送和接收分离的两条单向总线构成。在第1GPU100和第2GPU200的双方的芯片内设有数据输入输出接口，第1GPU100和第2GPU200可以按双向方式交换彼此的数据。
第1GPU100处理的数据通过数据总线140转送到第2GPU200并在第2GPU200中进行描绘处理，第2GPU200的描绘处理结果通过数据总线140返回到第1GPU100，根据需要而在第1GPU100中进行描绘处理。
CPU300将存储于主存储器310中的程序装载并执行，对主存储器310进行数据的读写。此外，CPU300集中地控制多图形处理器***400整体。
第1GPU100通过外部接口与CPU300连接着。通过该外部接口，第1GPU100和CPU300可以相互地进行数据的交换。
第1GPU100和CPU300可以并行地进行处理，也可以在第1GPU100和CPU300之间逐次地执行处理。可以是由第1GPU100处理过的数据转送到CPU300，CPU300进一步实施处理，也可以是由CPU300处理过的数据转送到第1GPU100，第1GPU100进一步实施处理。
第1GPU100有将视频信号输出到外部的端子，输出的视频信号供给到显示装置，显示三维图形。在第2GPU200中，未设有将视频信号直接输出到外部的端子。
第1GPU100和第2GPU200可以装载在一片图形板等的基板上，也可以是第1GPU100和第2GPU200分别装载在单独的基板上，两个基板通过连接器连接的方式。或者，也可以是在装载了CPU300的母板等的基板上装载第1GPU100和第2GPU200的至少其中一个的方式。
这里，CPU300作为单一的主处理器进行了说明，但CPU300可以是包含多个处理器的多图形处理器***，也可以是将多个处理器核集成在一个封装(package)中的多核处理器。
图2是说明第1GPU100和第2GPU200中的数据的流动的图。
第1GPU100有用于外部输出的数字视频输出端子134(称为‘Vout端子’)，从Vout端子输出的数字视频信号通过HDMI(High-DefinitionMultimedia Interface)120供给到显示装置(标号158)。HDMI是用于传输数字图像和数字声音信号的接口。在HDMI中，有被称为HDCP(High-BandwidthDigital Content Protection)的著作权保护功能，可进行数字内容的安全传输。
第1GPU100和第2GPU200通过用于以双向方式交换数据的数据总线140而相互连接着。在第1GPU100和第2GPU200之间被交换的数据，作为一例，是由用于描绘图像的RGB值或α值等的像素数据构成的描绘数据。
第2GPU200将用于与第1GPU100之间进行数据的授受的数据输入输出接口220、以及对通过数据输入输出接口220取得的数据进行处理的GPU核230内置。数据输入输出接口220包括用于将输入输出的数据进行缓冲的缓冲器。
由第1GPU100处理过的数据通过数据总线140而转送到第2GPU200的数据输入输出接口220(标号150)。
GPU核230通过数据输入输出接口220对从第1GPU100供给的数据实施规定的描绘处理(标号152)，将描绘处理后的数据通过数据输入输出接口220返回到第1GPU100(标号154)。第1GPU100根据需要而对从第2GPU200返回的数据进行处理(标号156)，从Vout端子经由HDMI120将数字视频信号向外部输出(标号158)。
第1GPU100除了不经过第2GPU200中的处理，将从Vout端子输出的视频信号经由HDMI120供给到外部的装置的数据传输路径以外，还可以对第2GPU200暂时供给数据，并在第2GPU200中实施了处理后，将该处理后的数据返回到第1GPU100内，利用从Vout端子经由HDMI120输出的数据传输路径(标号150～158)。这两个数据传输路径可根据描绘处理程序或CPU300设定的模式来选择，并进行切换。
在第2GPU200中，未设有将视频信号输出到外部的显示装置的接口，所以由第2GPU200处理过的数据暂时返回到第1GPU100，根据需要在第1GPU100中实施进一步的处理，视频信号从设置在第1GPU100侧的HDMI120输出到外部的显示装置。
例如，第1GPU100可以将从第2GPU200供给的活动图像的分辨率变更，或将帧率变更。
在第1GPU100中处理过的描绘数据变成数字视频信号并从Vout端子输出，通过HDMI120，作为确保了安全性的数字视频信号输出。
这样，通过在第2GPU200侧不设置对外部的视频输出端子，在第1GPU100中构成可将视频输出集中的信号的传输路径，从而可获得以下的作用效果。
(1)假如在第2GPU200上也设置了对外部的视频输出端子，则需要用于切换视频输出的选择器，***结构变得冗余，并增加制造成本。在本实施方式的多图形处理器***400中，来自图形处理器的数字视频信号的输出接口单一化为HDMI120，所以***结构简化，可小型化，还可以削减制造成本。
(2)由于设有数据传输路径，以使在第2GPU200中处理的描绘数据也必须经由第1GPU100中设置的HDMI120而输出，所以根据HDMI120中设置的HDCP功能，可以保证从多图形处理器***400输出到外部的视频信号的安全性。
(3)通过将第2GPU200中处理的数据暂时取入第1GPU100中，可以在第1GPU100中进行活动图像的分辨率或帧率的变更、抗混淆等的各种处理。由此，即使在装载了多个不同质的图形处理器的多图形处理器***400中，也可以将质量统一的描绘数据输出到外部。
在上述多图形处理器***400的结构中，可采用几个不同的方式。以下，说明另一实施方式。
实施方式2
在实施方式1中，第2GPU200没有对外部的视频输出端子，但在实施方式2中，第2GPU200具有视频输出端子130，在第1GPU100中设有视频输出端子132。关于其他结构，与实施方式1相同，附加与实施方式1相同的标号并省略说明。
由第2GPU200的GPU核230处理过的描绘数据变成视频信号并从视频输出端子130输出，被输入到第1GPU100的视频输出端子132(称为‘Vin端子’)(标号160)。
从第2GPU200供给到第1GPU100的Vin端子的视频信号在第1GPU100中被处理。例如，在第2GPU200是输出SD(Standard Definition)视频的图形芯片，另一方面，第1GPU100是输出HD(High Definition)视频的图形芯片的情况下，第1GPU100将从第2GPU200供给的SD信号变换为HD信号。而在第2GPU200是输出模拟视频信号的图形芯片，另一方面，第1GPU100是输出数字视频信号的图形芯片的情况下，第1GPU100将从第2GPU200供给的模拟视频信号变换为数字视频信号。
第1GPU100中变换处理过的视频信号从Vout端子输出，经由HDMI120变成数字视频信号并被输出到外部。
第1GPU100的Vin端子还可以兼用于从第2GPU200接受数据。这种情况下，也可以不将第1GPU100和第2GPU200之间的数据总线140以双向总线方式构成，而以将数据从第1GPU100向第2GPU200单向传送的单向总线构成。
这样，通过将从第2GPU200输出的视频信号暂时输入到第1GPU100的Vin端子，并以从第1GPU100的Vout端子输出来构成信号的传输路径，从而可获得以下那样的作用效果。
(1)从第2GPU200输出的视频信号不经由数据总线140就被输入到第1GPU100的Vin端子，所以不消耗数据总线140的频带。在从第2GPU200向第1GPU100供给视频信号的期间，第1GPU100和第2GPU200之间可以并行进行通过双向的数据总线140的双向的数据的交换。
(2)在第1GPU100的Vin端子为了接收从第2GPU200的视频输出端子130输出的视频信号、以及接受从第2GPU200的数据输入输出接口220输出的数据而被共用的情况下，第1GPU100和第2GPU200之间的数据总线140可以由从第1GPU100向第2GPU200单向传送数据的单向总线构成，可以减小电路规模，从而低价地制造。
(3)由于设有视频信号的传输路径，以使从第2GPU200输出的视频信号经由第1GPU100中设置的HDMI120输出，所以通过在HDMI120中设置的HDCP功能，可以保证从多图形处理器***400输出到外部的视频信号的安全性。
(4)在视频信号的格式或对于视频信号的安全性方式因地区或国家而有所不同的情况下，根据不同地区或不同国家的视频格式或安全性方式，准备图形芯片需要成本。这样的情况下，如果第1GPU100的HDMI120具有与使用国的视频格式或安全性方式相符的视频输出接口，则即使在第2GPU200中没有该使用国的视频输出接口，也可以通过将第2GPU200的视频输出暂时传送到第1GPU100，从而从第1GPU100的HDMI120输出与该使用国的形式一致的视频信号。这样，通过双芯片结构，可以将一个图形芯片的视频信号的格式等的规格差异在另一个图形芯片中吸收。
(5)通过将从第2GPU200输出的视频信号暂时取入到第1GPU100，可以在第1GPU100中进行从SD视频到HD视频的变换、从模拟视频到数字视频的变换等的各种处理。在由第1GPU100和第2GPU200生成的视频信号的质量或格式等存在差异的情况下，可以在第1GPU100中调整了视频信号的质量或格式后输出。由此，即使在装载了多个不同质的图形处理器的多图形处理器***400中，也可以将统一了质量或格式的视频信号输出到外部。
实施方式3
在本实施方式的多图形处理器***400中，第1GPU100和第2GPU200的处理性能或功能有所不同，在第1GPU100和第2GPU200之间进行处理的任务分担。
作为一例，第2GPU200是DRAM混载式的图形芯片。DRAM混载式是将DRAM和逻辑电路集成在一个半导体芯片上的方式，对于可以装载在芯片上的DRAM的容量有限制，但可以确保不能用单独芯片实现的大的存储带宽。因此，第2GPU200通过将装载在芯片上的DRAM用作视频存储器，可进行对视频存储器的高速读写，例如，适合频繁地进行结构(texture)的重叠描绘等对视频存储器的读写的描绘处理。
另一方面，第1GPU100与大容量的视频存储器110进行总线连接，存储带宽小，但可以利用容量充分大的存储器。因此，第1GPU100适合消耗存储器的处理。此外，第1GPU100适合比存储器存取更要求计算能力的浓淡程序(shader program)等的描绘处理。
利用这样的第1GPU100和第2GPU200的存储器结构的差异，可以在第1GPU100和第2GPU200之间进行描绘处理的各种任务分担。例如，第1GPU100进行包含了复杂的光的反射计算或阴影处理等的运算量多的像素浓淡处理，第2GPU200进行频繁地发生对存储器的读写的光栅处理或结构映射处理、移动模糊(motion blur)或字母交融(alpha blending)等的描绘处理。
为了使第2GPU200执行被要求存储带宽的处理，从第1GPU100对第2GPU200提供处理的中间结果，使第2GPU200执行存储器集中式的处理，仅将处理结果返回到第1GPU100即可。因此，第1GPU100和第2GPU200之间的接口的带宽窄也没有关系。
此外，第1GPU100和第2GPU200也可以具有不同的图形处理功能。例如，在其中一个的图形芯片中包含几何运算器，另一个图形芯片包含像素运算器的结构，或在其中一个的图形芯片中包含结构映射的专用组件的结构等，在两个图形芯片之间装载的处理功能有所不同也可以。此外，两个图形芯片具有相同的图形处理功能，仅描绘处理性能有所不同的结构也可以。
也可以进行将第1GPU100作为主GPU，第2GPU200作为从属GPU，主GPU进行主要的描绘处理，从属GPU根据主GPU的控制进行副描绘处理的有主从关系的任务分担。
这样，通过使处理功能或存储带宽不同的第1GPU100和第2GPU200分担各自图形处理器适合的处理，可以高效率地执行整体的描绘处理。
此外，即使在一个图形处理器中发生了处理的瓶颈的情况下，在另一个图形处理器中可以并行地推进处理。通过将两个图形处理器的规格提供给程序员，在双芯片结构的多图形处理器***400中，可将图形处理器适当分开使用并实现描绘处理的高效率的编程。
实施方式4
在本实施方式的多图形处理器***400中，第1GPU100作为在CPU300和第2GPU200之间变换信号的协议或格式的桥接器(bridge)而起作用。第2GPU200通过作为桥接器的第1GPU100，可与CPU300进行数据的交换。这在第1GPU100是设有与CPU300的接口的图形芯片，而第2GPU200是未设有与CPU300的接口的图形芯片的情况下特别有效。
根据这种结构，在第2GPU200的描绘数据传送到CPU300并被处理后，描绘数据从CPU300返回到第1GPU100，可将描绘数据从第1GPU100输出。特别是通过在第1GPU100中设有HDMI120等的安全的视频输出接口，第1GPU100作为内置了安全性功能的桥接器而起作用。通过仅变更在第1GPU100中设置的视频输出接口，就可以应对各种各样的安全性方式，在将来的规格变更中也可以容易地应对。
实施方式5
在本实施方式的多图形处理器***400中，第1GPU100是第2GPU200的后续芯片。这种情况下，提供仅装载了第1GPU100的***时，由第2GPU200进行动作的游戏等的应用因没有互换性而不能执行。因此，提供装载了下一代的第1GPU100和上一代的第2GPU200两者的多图形处理器***400。
由此，通过上一代的应用在第2GPU200中执行，将第2GPU200的视频信号传送到第1GPU100，从第1GPU100输出，可以保证应用的互换性。此外，在不利用上一代的应用，不需要保证互换性时，将第2GPU200拆除，可以仅由第1GPU100的结构来提供***。通过取得双图形芯片的结构并具有互换性，根据需要而拆除上一代的图形芯片，可以取得与制品的提供时期或用户的需求等相符合的具有灵活性的制品结构。
以上，根据实施方式说明了本发明。本领域技术人员应该理解，实施方式是例示，在它们的各结构元素或各处理的组合上有各种各样的变形例，而这些变形例也在本发明的范围内。下面说明这样的变形例。
在实施方式中，说明了装载了两个图形处理器和一个控制处理器的多图形处理器***400，但也可以是不包含控制处理器，而包含两个图形处理器的结构。
此外，在实施方式中，说明了具有两个图形处理器的双图形处理器***，但也可以是包含三个以上的图形处理器的结构。这种情况下，也可以是三个以上的图形处理器形成流水线(pipeline)，顺序地执行描绘处理，并将流水线中最后的图形处理器处理后的视频信号返回到最初的图形处理器，最初的图形处理器输出视频信号的结构。由此，可以通过视频输出为一条而没有***结构的冗余，同时增加图形处理器的数目而进行高效率的描绘处理。

Claims (19)

1.一种多图形处理器***，其特征在于：
包括第1图形处理器和第2图形处理器，
从所述第1图形处理器供给到所述第2图形处理器的数据在所述第2图形处理器中被处理后，返回到所述第1图形处理器，从设置在所述第1图形处理器中的视频输出端子被作为视频信号输出。
2.如权利要求1所述的多图形处理器***，其特征在于，所述第1图形处理器有保护视频信号的安全性的数字视频输出接口，从所述视频输出端子输出的所述视频信号通过所述数字视频输出接口被输出到外部。
3.如权利要求1所述的多图形处理器***，其特征在于，所述第2图形处理器是将处理器核和视频存储器集成在一个芯片上的存储器混载式处理器芯片。
4.如权利要求1所述的多图形处理器***，其特征在于，所述第1图形处理器是与外部的存储器进行总线连接的处理器芯片，从所述第2图形处理器返回到所述第1图形处理器的数据被存储在所述存储器中。
5.如权利要求1所述的多图形处理器***，其特征在于，所述第1图形处理器在对从所述第2图形处理器返回到所述第1图形处理器的数据进一步实施了处理后，将实施了该处理后的数据从所述视频输出端子输出。
6.如权利要求5所述的多图形处理器***，其特征在于，从所述第2图形处理器返回到所述第1图形处理器的数据是图像数据，
所述第1图形处理器实施将从所述第2图形处理器返回的所述图像数据的分辨率变更的处理。
7.如权利要求5所述的多图形处理器***，其特征在于，从所述第2图形处理器返回到所述第1图形处理器的数据是图像数据，
所述第1图形处理器实施将从所述第2图形处理器返回的所述图像数据的帧率变更的处理。
8.如权利要求5所述的多图形处理器***，其特征在于，从所述第2图形处理器返回到所述第1图形处理器的数据是视频信号，
所述第1图形处理器实施将从所述第2图形处理器返回的所述视频信号的格式变换的处理。
9.如权利要求1所述的多图形处理器***，其特征在于，可选择以下模式：将数据从所述第1图形处理器供给到所述第2图形处理器，从而使所述第2图形处理器暂时处理后返回到所述第1图形处理器，并从所述视频输出端子输出的模式；以及不使所述第2图形处理器处理数据，而将数据直接从所述第1图形处理器的所述视频输出端子输出的模式。
10.一种图形处理器，其特征在于包括：
用于与其他图形处理器按双向方式交换数据的输入输出接口；以及
用于将视频信号输出到外部的视频输出端子，
通过所述输入输出接口对所述其他图形处理器供给数据，通过所述输入输出接口取得在所述其他图形处理器中被处理后的数据，并从所述视频输出端子输出。
11.如权利要求10所述的图形处理器，其特征在于，还包括用于保护视频信号的安全性的数字视频输出接口，从所述视频输出端子输出的所述视频信号通过所述数字视频输出接口被输出到外部。
12.如权利要求10所述的图形处理器，其特征在于，所述图形处理器是将处理器核和视频存储器集成在一个芯片上的存储器混载式处理器芯片。
13.如权利要求10所述的图形处理器，其特征在于，该图形处理器是与外部的存储器进行总线连接的处理器芯片，通过所述输入输出接口取得的在所述其他图形处理器中处理后的数据被存储在所述存储器中。
14.如权利要求10所述的图形处理器，其特征在于，该图形处理器在对从所述其他图形处理器通过所述输入输出接口取得的数据进一步实施处理后，将实施了该处理后的数据从所述视频输出端子输出。
15.如权利要求14所述的图形处理器，其特征在于，从所述其他图形处理器通过所述输入输出接口取得的数据是图像数据，
该图形处理器实施将从所述其他图形处理器取得的所述图像数据的分辨率变更的处理。
16.如权利要求14所述的图形处理器，其特征在于，从所述其他图形处理器通过所述输入输出接口取得的数据是图像数据，
该图形处理器实施将从所述其他图形处理器取得的所述图像数据的帧率变更的处理。
17.如权利要求14所述的图形处理器，其特征在于，从所述其他图形处理器通过所述输入输出接口取得的数据是视频信号，
该图形处理器实施将从所述其他图形处理器取得的所述视频信号的格式变换的处理。
18.如权利要求10所述的图形处理器，其特征在于，可选择以下模式：将数据供给到所述其他图形处理器，从而使所述其他图形处理器暂时处理后，通过所述输入输出接口取得处理后的所述数据，并从所述视频输出端子输出的模式；以及不使数据被所述其他图形处理器处理，而可选择从所述视频输出端子直接输出的模式。
19.一种描绘处理方法，用于包含了第1图形处理器和第2图形处理器的多图形处理器***，其特征在于：
从所述第1图形处理器供给到所述第2图形处理器的数据在所述第2图形处理器中被处理后，返回到所述第1图形处理器，被从设置在所述第1图形处理器中的视频输出端子输出。
CNB2006101056137A 2005-07-12 2006-07-10 多图形处理器***、图形处理器和描绘处理方法 Active CN100501770C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP202659/05 2005-07-12
JP2005202659 2005-07-12
JP2006132886A JP4327175B2 (ja) 2005-07-12 2006-05-11 マルチグラフィックプロセッサシステム、グラフィックプロセッサおよび描画処理方法
JP132886/06 2006-05-11

Publications (2)

Publication Number Publication Date
CN1897031A true CN1897031A (zh) 2007-01-17
CN100501770C CN100501770C (zh) 2009-06-17

Family

ID=37496761

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101056137A Active CN100501770C (zh) 2005-07-12 2006-07-10 多图形处理器***、图形处理器和描绘处理方法

Country Status (5)

Country Link
US (1) US8730247B2 (zh)
EP (1) EP1746538B1 (zh)
JP (1) JP4327175B2 (zh)
KR (1) KR100826740B1 (zh)
CN (1) CN100501770C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819512A (zh) * 2009-02-27 2010-09-01 辉达公司 多图形处理单元***和方法
CN103873915A (zh) * 2012-12-18 2014-06-18 辉达公司 用于连接片上***处理器和外部处理器的***和方法
CN104050416A (zh) * 2013-03-15 2014-09-17 英特尔公司 显示表面的安全绘制
CN115589488A (zh) * 2022-09-30 2023-01-10 摩尔线程智能科技(北京)有限责任公司 视频转码***、方法、gpu以及电子设备和存储介质

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941669B1 (en) * 2005-10-18 2015-01-27 Nvidia Corporation Split push buffer rendering for scalability
US7861060B1 (en) * 2005-12-15 2010-12-28 Nvidia Corporation Parallel data processing systems and methods using cooperative thread arrays and thread identifier values to determine processing behavior
US7717350B2 (en) * 2006-06-30 2010-05-18 Advanced Micro Devices, Inc. Portable computing platform having multiple operating modes and heterogeneous processors
US20080018653A1 (en) * 2006-07-24 2008-01-24 Elitegroup Computer Systems Co.,Ltd Graphic card
US8176265B2 (en) 2006-10-30 2012-05-08 Nvidia Corporation Shared single-access memory with management of multiple parallel requests
US7680988B1 (en) 2006-10-30 2010-03-16 Nvidia Corporation Single interconnect providing read and write access to a memory shared by concurrent threads
US8199155B2 (en) * 2006-11-22 2012-06-12 Nvidia Corporation System, method, and computer program product for saving power in a multi-graphics processor environment
US20090091576A1 (en) * 2007-10-09 2009-04-09 Jayanta Kumar Maitra Interface platform
JP4302166B2 (ja) 2007-12-21 2009-07-22 株式会社東芝 情報処理装置
US8319780B2 (en) * 2008-07-30 2012-11-27 Nvidia Corporation System, method, and computer program product for synchronizing operation of a first graphics processor and a second graphics processor in order to secure communication therebetween
US8373708B2 (en) * 2008-07-30 2013-02-12 Nvidia Corporation Video processing system, method, and computer program product for encrypting communications between a plurality of graphics processors
US8892804B2 (en) 2008-10-03 2014-11-18 Advanced Micro Devices, Inc. Internal BUS bridge architecture and method in multi-processor systems
JP5835942B2 (ja) 2010-06-25 2015-12-24 キヤノン株式会社 画像処理装置、その制御方法及びプログラム
JP2012174145A (ja) * 2011-02-23 2012-09-10 Nintendo Co Ltd 情報処理プログラム、情報処理装置、情報処理方法及び情報処理システム
US20130163195A1 (en) * 2011-12-22 2013-06-27 Nvidia Corporation System, method, and computer program product for performing operations on data utilizing a computation module
CN102681812B (zh) * 2012-05-07 2015-06-10 深圳市灵科科技有限公司 一种计算机多屏幕扩展显示方法及显示***
US10171540B2 (en) * 2012-09-07 2019-01-01 High Sec Labs Ltd Method and apparatus for streaming video security
EP3520038A4 (en) 2016-09-28 2020-06-03 D5A1 Llc LEARNING TRAINER FOR MACHINE LEARNING SYSTEM
US11915152B2 (en) 2017-03-24 2024-02-27 D5Ai Llc Learning coach for machine learning system
US9912957B1 (en) 2017-04-01 2018-03-06 Intel Corporation Lossless compression for multisample render targets alongside fragment compression
US11321612B2 (en) 2018-01-30 2022-05-03 D5Ai Llc Self-organizing partially ordered networks and soft-tying learned parameters, such as connection weights
US11074666B2 (en) * 2019-01-30 2021-07-27 Sony Interactive Entertainment LLC Scalable game console CPU/GPU design for home console and cloud gaming
US11890538B2 (en) 2019-01-30 2024-02-06 Sony Interactive Entertainment LLC Scalable game console CPU / GPU design for home console and cloud gaming
CN114064557A (zh) * 2020-07-29 2022-02-18 瑞昱半导体股份有限公司 图形处理装置
CN114064556B (zh) * 2020-07-29 2024-07-19 瑞昱半导体股份有限公司 数据处理装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967375A (en) 1986-03-17 1990-10-30 Star Technologies, Inc. Fast architecture for graphics processor
GB9315852D0 (en) 1993-07-30 1993-09-15 Video Logic Ltd Shading three-dimensional images
US5694143A (en) * 1994-06-02 1997-12-02 Accelerix Limited Single chip frame buffer and graphics accelerator
US5530798A (en) * 1994-11-01 1996-06-25 United Microelectronics Corp. Apparatus and method for cascading graphic processors
US5790881A (en) * 1995-02-07 1998-08-04 Sigma Designs, Inc. Computer system including coprocessor devices simulating memory interfaces
JPH08263679A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd 図形処理方法及び図形処理システム
US6359624B1 (en) * 1996-02-02 2002-03-19 Kabushiki Kaisha Toshiba Apparatus having graphic processor for high speed performance
US5911056A (en) 1997-05-01 1999-06-08 Hewlett-Packard Co. High speed interconnect bus
US5995121A (en) * 1997-10-16 1999-11-30 Hewlett-Packard Company Multiple graphics pipeline integration with a windowing system through the use of a high speed interconnect to the frame buffer
US6262749B1 (en) * 1997-12-31 2001-07-17 Acuson Corporation Ultrasonic system and method for data transfer, storage and/or processing
JP2000293155A (ja) 1999-04-12 2000-10-20 Mr System Kenkyusho:Kk 立体視表示システム
US6919897B1 (en) * 1999-08-06 2005-07-19 Microsoft Corporation System and method for pre-processing a video signal
US6707457B1 (en) * 1999-09-30 2004-03-16 Conexant Systems, Inc. Microprocessor extensions for two-dimensional graphics processing
US6473086B1 (en) * 1999-12-09 2002-10-29 Ati International Srl Method and apparatus for graphics processing using parallel graphics processors
US6633296B1 (en) * 2000-05-26 2003-10-14 Ati International Srl Apparatus for providing data to a plurality of graphics processors and method thereof
US6900813B1 (en) * 2000-10-04 2005-05-31 Ati International Srl Method and apparatus for improved graphics rendering performance
US6864896B2 (en) * 2001-05-15 2005-03-08 Rambus Inc. Scalable unified memory architecture
WO2003003197A2 (en) * 2001-06-28 2003-01-09 Oak Technology, Inc. System-on-a-chip controller
JP2003216943A (ja) * 2002-01-22 2003-07-31 Toshiba Corp 画像処理装置、この装置に用いられるコンパイラおよび画像処理方法
US6727904B2 (en) * 2002-03-01 2004-04-27 Hewlett-Packard Development Company, L.P. System and method for rendering graphical data
KR100959470B1 (ko) * 2002-03-22 2010-05-25 마이클 에프. 디어링 확장가능한 고성능 3ｄ 그래픽
JP2004165772A (ja) * 2002-11-11 2004-06-10 Matsushita Electric Ind Co Ltd ビデオ信号伝送装置
US7355601B2 (en) * 2003-06-30 2008-04-08 International Business Machines Corporation System and method for transfer of data between processors using a locked set, head and tail pointers
US7075541B2 (en) * 2003-08-18 2006-07-11 Nvidia Corporation Adaptive load balancing in a multi-processor graphics processing system
AU2003304654A1 (en) * 2003-10-16 2005-05-26 Stmicroelectronics Limited Security integrated circuit
US7219085B2 (en) * 2003-12-09 2007-05-15 Microsoft Corporation System and method for accelerating and optimizing the processing of machine learning techniques using a graphics processing unit
US7053901B2 (en) * 2003-12-11 2006-05-30 Nvidia Corporation System and method for accelerating a special purpose processor
US6985152B2 (en) * 2004-04-23 2006-01-10 Nvidia Corporation Point-to-point bus bridging without a bridge controller
US7657118B2 (en) * 2004-06-09 2010-02-02 Hewlett-Packard Development Company, L.P. Generating and displaying spatially offset sub-frames using image data converted from a different color space
TWI251434B (en) * 2004-12-08 2006-03-11 Himax Tech Inc Image processing module with less line buffers

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819512A (zh) * 2009-02-27 2010-09-01 辉达公司 多图形处理单元***和方法
CN103873915A (zh) * 2012-12-18 2014-06-18 辉达公司 用于连接片上***处理器和外部处理器的***和方法
CN104050416A (zh) * 2013-03-15 2014-09-17 英特尔公司 显示表面的安全绘制
US9799093B2 (en) 2013-03-15 2017-10-24 Intel Corporation Secure rendering of display surfaces
CN104050416B (zh) * 2013-03-15 2018-02-23 英特尔公司 显示表面的安全绘制
CN115589488A (zh) * 2022-09-30 2023-01-10 摩尔线程智能科技(北京)有限责任公司 视频转码***、方法、gpu以及电子设备和存储介质
CN115589488B (zh) * 2022-09-30 2023-09-08 摩尔线程智能科技(北京)有限责任公司 视频转码***、方法、gpu以及电子设备和存储介质

Also Published As

Publication number Publication date
CN100501770C (zh) 2009-06-17
EP1746538A3 (en) 2010-06-16
US8730247B2 (en) 2014-05-20
KR100826740B1 (ko) 2008-04-30
US20070013702A1 (en) 2007-01-18
JP4327175B2 (ja) 2009-09-09
EP1746538A2 (en) 2007-01-24
EP1746538B1 (en) 2019-06-26
KR20070008420A (ko) 2007-01-17
JP2007048269A (ja) 2007-02-22

Similar Documents

Publication Publication Date Title
CN1897031A (zh) 多图形处理器***、图形处理器和描绘处理方法
US11620491B2 (en) Neural processor
US10614545B2 (en) System on chip having processing and graphics units
US12002793B2 (en) Integrating system in package (SiP) with input/output (IO) board for platform miniaturization
US6864896B2 (en) Scalable unified memory architecture
CN1324473C (zh) 具有图形上下文管理器的图形渲染装置、方法和***
CN100351867C (zh) 高效地进行图像处理的信息处理装置
DE102020115680A1 (de) LESEZUSAMMENFüGUNG UND M ULTICAST-RÜCKFÜHRUNG FÜR EINEN GETEILTEN LOKALEN SPEICHER
CN102215401A (zh) 一种用于视频处理的方法和***
US20110249744A1 (en) Method and System for Video Processing Utilizing N Scalar Cores and a Single Vector Core
CN1825295A (zh) 数据传输控制装置、图像处理装置和数据传输控制方法
DE102019117495A1 (de) System und verfahren zur 3d-blob-klassifizierung und -übertragung
CN1632771A (zh) 直接存储访问控制装置和图像处理***以及传输方法
CN102880587A (zh) 基于嵌入式加速核心的独立显卡架构
DE102019123443A1 (de) Mechanismus zum gemeinsamen Benutzen von Registern
DE102020134334A1 (de) Vorrichtung und verfahren zur quantisierten konvergenten richtungsbasierten strahlsortierung
DE102020126011A1 (de) Hochauflösende interaktive video-segmentierung unter verwendung dichter merkmalszerlegung bei latenter diversität mit grenzverlust
DE102022101975A1 (de) Verschachtelte codierung mit variabler breite für grafikverarbeitung
DE102020108215A1 (de) Bedienflächenzugriff mittels flacher Speicherzuordnung
CN111045623B (zh) 一种多gpu拼接环境下图形命令的处理方法
US20090096798A1 (en) Graphics Processing and Display System Employing Multiple Graphics Cores on a Silicon Chip of Monolithic Construction
DE102022106500A1 (de) Tessellationsumverteilung zum Reduzieren von Latenzen in Prozessoren
DE102020107430A1 (de) Dynamisches Ermöglichen einer Kachelerzeugung bei 3D-Arbeitslasten
EP4414883A1 (en) Graphics processing unit, chip and electronic device
CN1386245A (zh) 用于处理不同类型数据的数据处理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant