CN1862644A - Lcos中的图象数据存储电路 - Google Patents

Lcos中的图象数据存储电路 Download PDF

Info

Publication number
CN1862644A
CN1862644A CN 200510025738 CN200510025738A CN1862644A CN 1862644 A CN1862644 A CN 1862644A CN 200510025738 CN200510025738 CN 200510025738 CN 200510025738 A CN200510025738 A CN 200510025738A CN 1862644 A CN1862644 A CN 1862644A
Authority
CN
China
Prior art keywords
sdram
circuit
control circuit
signal
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200510025738
Other languages
English (en)
Inventor
郭俊
曹辉
印义言
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUAYUAN MICRO ELECTRONIC TECHNOLOGY Co Ltd SHANGHAI
Original Assignee
HUAYUAN MICRO ELECTRONIC TECHNOLOGY Co Ltd SHANGHAI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUAYUAN MICRO ELECTRONIC TECHNOLOGY Co Ltd SHANGHAI filed Critical HUAYUAN MICRO ELECTRONIC TECHNOLOGY Co Ltd SHANGHAI
Priority to CN 200510025738 priority Critical patent/CN1862644A/zh
Publication of CN1862644A publication Critical patent/CN1862644A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及一种LCOS中的图象数据存储电路，从DVI信号转换器来的图象数据及行、帧同步信号送入控制电路以及由***控制电路来的复位控制信号送入复位电路，由***控制电路来的时钟控制信号送入时钟电路；当电源接通或***复位时，所述的复位电路产生的复位信号并通过控制电路发出指令使第一SDRAM存储器、第二SDRAM存储器清零；所述的时钟电路产生的第一SDRAM存储器和第二SDRAM存储器所需的时钟信号送到控制电路；所述的控制电路将收到的行、帧同步信号向第一SDRAM存储器或者是第二SDRAM存储器发出写指令，同时向第二SDRAM存储器或者是第一SDRAM存储器发出读指令，并通过控制电路送显示驱动电路；大大降低了指令执行间的等待时间，提高了传输速度。

Description

LCOS中的图象数据存储电路
技术领域
本发明涉及一种高清晰度数字显示技术——LCOS(Liquid CrystalOn Silicon即基于大规模集成电路上的反射液晶投影技术)，尤其涉及该投影技术中的图象数据存储电路。
背景技术
新一代高清晰度LCOS微平板显示技术是目前国际上最新的大屏幕高清晰度数字显示技术——LCOS；LCOS是将封装好的液晶盒与集成电路芯片做在一起。由于采用硅技术，与其它技术相比其产品成本可以很低；LCOS具有分辨率高、光孔径大、像素尺寸小、对比度高、色彩鲜艳、耗电省、无污染、重量轻、制造成本低及兼容性好等突出优势，将是未来世界显示技术重要发展方向之一。
LCOS是国际上一致看好的，最有可能以其高质量的技术指标和低价位的制造成本能进入普通百姓家庭的HDTV的产品技术，具有十分广阔的市场前景。
LCOS技术采用大规模集成电路芯片上制造SRAM(静态随机存储器)阵列，并将液晶盒封装在大规模集成芯片上组成反射式液晶光阀；由3片带液晶盒的芯片制成的LCOS显示模块组成3色光学驱动引擎，可产生HDTV解象度的高对比度、高亮度24位彩色影象。
而对于HDTV的解象度就需要制造1920*1080＝2073600个象素组成的阵列，工作时根据图象的数字信号在液晶背电极上加上ITO电压，并在每个象素上分别加上图象数字信号电压VP。
由图1可见：高清晰度数字电视的数字视频信号采用DVI三色数字视频差分信号，经DVI连接器送到DVI信号转换器经数据转换，同步和译码，产生红，绿，兰三色共48bit并行数据信号及行、帧同步信号，送到图象数据存储电路，图象数据存储电路由SDRAM存储器及控制器组成。存入一帧图象数据后在***控制电路控制下送到显示驱动电路。通过显示驱动电路送到LCOS显示芯片。LCOS显示芯片采用SRAM存储器阵列。每个SRAM存储器组成一个象素组成象素阵列。并将液晶盒封装在象素阵列上组成反射式液晶光阀，以XGA格式(1024*768象素阵列)为例，以32bit为一写周期，在32个写周期中共写入一行1024个数据。纵向共有768列，数据一行一行被输入整个存储器阵列之中。每一个象素由8位2进制数组成。形成28个灰度等级。液晶的光电显示效应产生出整个28个反射光的灰度等级。
目前的图象数据存储电路采用SDRAM存储及控制器，其特点是采用发送指令，接收指令，读写处理这样一个串行过程，在快速，大容量的数据传输中，产生了很多等待的时间，大大降低了传输速度。
发明内容
本发明需要解决的技术问题是提供了一种LCOS中的图象数据存储电路，旨在解决上述的缺陷。
为了解决上述技术问题，本发明是通过以下技术方案实现的：
本发明包括一个第一SDRAM存储器，一个控制电路；还包括一个第二SDRAM存储器；一个复位电路，一个时钟电路；从DVI信号转换器来的图象数据及行、帧同步信号送入控制电路以及由***控制电路来的复位控制信号送入复位电路，由***控制电路来的时钟控制信号送入时钟电路；当电源接通或***复位时，所述的复位电路产生的复位信号并通过控制电路发出指令使第一SDRAM存储器、第二SDRAM存储器清零；所述的时钟电路产生的第一SDRAM存储器和第二SDRAM存储器所需的时钟信号送到控制电路；所述的控制电路将收到的行、帧同步信号向第一SDRAM存储器或者是第二SDRAM存储器发出写指令，同时向第二SDRAM存储器或者是第一SDRAM存储器发出读指令，并通过控制电路送显示驱动电路。
与现有技术相比，本发明的有益效果是：可以同时驱动两片高速大容量的SDRAM来完成图像数据的缓存，提高了数据处理能力；由于采用并行方式处理外部指令，大大降低了指令执行间的等待时间，提高了传输速度。
附图说明
图1是LCOS图象数据通道的方框图；
图2是本发明方框图；
图3是现有技术的串行传输示意图；
图4是本发明的并行传输示意图；
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述：
由图2可见：本发明包括一个第一SDRAM存储器，一个控制电路；还包括一个第二SDRAM存储器；一个复位电路，一个时钟电路；从DVI信号转换器来的图象数据及行、帧同步信号送入控制电路以及由***控制电路来的复位控制信号送入复位电路，由***控制电路来的时钟控制信号送入时钟电路；当电源接通或***复位时，所述的复位电路产生的复位信号并通过控制电路发出指令使第一SDRAM存储器、第二SDRAM存储器清零；所述的时钟电路产生的第一SDRAM存储器和第二SDRAM存储器所需的时钟信号送到控制电路；所述的控制电路将收到的行、帧同步信号向第一SDRAM存储器或者是第二SDRAM存储器发出写指令，同时向第二SDRAM存储器或者是第一SDRAM存储器发出读指令，并通过控制电路送显示驱动电路；
所述的第一SDRAM存储器或者第二SDRAM存储器写的处理或者读的处理是通过并行处理的。
当***电源接通或***复位时，从***控制电路产生复位控制信号送到复位电路产生RST复位信号。通过控制电路发出指令使第一SDRAM、第二SDRAM清零。***控制电路产生时钟控制信号到时钟电路，时钟电路产生读、写SDRAM所需的时钟信号并送到控制电路，控制电路收到行、帧同步信号后开始向第一SDRAM发出写指令将DVI信号转换电路来的48bit图象数据从第一SDRAM的起始地址开始写入第一SDRAM，每写入48bit图象数据第一SDRAM地址自动增加。直至一帧数据全部写入第一SDRAM。第一SDRAM开始写入数据的同时控制电路向第二SDRAM发出读指令，从第二SDRAM中将已存入的前一帧数据从第二SDRAM的起始地址开始读出，并通过控制电路送显示驱动电路。每读出48bit数据后地址自动增加，读下一个48bit数据。直到第二SDRAM中的下一帧数据全部读出。当一帧数据读写完成后，控制电路收到下一个帧同步信号后开始发出写指令给第二SDRAM，开始将下一帧图象数据存入第二SDRAM。同时控制电路发出读指令，开始将第一SDRAM中已存入的上一帧数据从起始地址开始读并通过控制电路送到显示驱动电路。如此两片SDRAM轮流进行读写。使数据迅速存取。保证所需要的存取速度。
在进行SDRAM的操作时，需要对SDRAM进行必须的几个操作，随后进行读或写操作。如图3所示，处理指令表示SDRAM进行读或写的操作；下一条指令必须等待上一条指令执行后才能接收，形成了较多的指令处理等待时间。而本发明中SDRAM控制器则避免了上述问题，由图4可见：在上一条指令执行过程中，启动了下一条指令的发送接收，并且在上一条指令结束前，准备好下一条指令的数据或地址，一旦上一条指令结束，马上进行下一条指令的处理。指令处理等待时间为0，极大地提高了数据传输速度。并为LCOS显示***提供了很大的性能提升空间。

Claims (4)

1.一种LCOS中的图象数据存储电路，包括一个第一SDRAM存储器，一个控制电路；其特征在于：还包括一个第二SDRAM存储器；一个复位电路，一个时钟电路；从DVI信号转换器来的图象数据及行、帧同步信号送入控制电路以及由***控制电路来的复位控制信号送入复位电路，由***控制电路来的时钟控制信号送入时钟电路；当电源接通或***复位时，所述的复位电路产生的复位信号并通过控制电路发出指令使第一SDRAM存储器、第二SDRAM存储器清零；所述的时钟电路产生的第一SDRAM存储器和第二SDRAM存储器所需的时钟信号送到控制电路；所述的控制电路将收到的行、帧同步信号向第一SDRAM存储器或者是第二SDRAM存储器发出写指令，同时向第二SDRAM存储器或者是第一SDRAM存储器发出读指令，并通过控制电路送显示驱动电路。
2.根据权利要求1所述的LCOS中的图象数据存储电路，其特征在于：所述的第一SDRAM存储器或者第二SDRAM存储器写的处理或者读的处理是通过并行处理的。
3.根据权利要求1或2所述的LCOS中的图象数据存储电路，其特征在于：所述的写指令是将DVI信号转换电路来的48bit图象数据从第一SDRAM的起始地址开始写入第一SDRAM，每写入48bit图象数据第一SDRAM地址自动增加，直至一帧数据全部写入第一SDRAM；所述的读指令是从第二SDRAM中将已存入的前一帧数据从第二SDRAM的起始地址开始读出，并通过控制电路送显示驱动电路；每读出48bit数据后地址自动增加，读下一个48bit数据，直到第二SDRAM中的下一帧数据全部读出。
4.根据权利要求3所述的LCOS中的图象数据存储电路，其特征在于：当一帧数据读写完成后，控制电路收到下一个帧同步信号后开始发出写指令给第二SDRAM，开始将下一帧图象数据存入第二SDRAM；同时控制电路发出读指令，开始将第一SDRAM中已存入的上一帧数据从起始地址开始读并通过控制电路送到显示驱动电路。
CN 200510025738 2005-05-11 2005-05-11 Lcos中的图象数据存储电路 Pending CN1862644A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200510025738 CN1862644A (zh) 2005-05-11 2005-05-11 Lcos中的图象数据存储电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200510025738 CN1862644A (zh) 2005-05-11 2005-05-11 Lcos中的图象数据存储电路

Publications (1)

Publication Number Publication Date
CN1862644A true CN1862644A (zh) 2006-11-15

Family

ID=37390060

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510025738 Pending CN1862644A (zh) 2005-05-11 2005-05-11 Lcos中的图象数据存储电路

Country Status (1)

Country Link
CN (1) CN1862644A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113157327A (zh) * 2021-04-29 2021-07-23 上海冠显光电科技有限公司 基于mcu可适配不同尺寸显示模组的驱动***及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113157327A (zh) * 2021-04-29 2021-07-23 上海冠显光电科技有限公司 基于mcu可适配不同尺寸显示模组的驱动***及方法

Similar Documents

Publication Publication Date Title
CN101516015B (zh) 多路视频数据采集处理和传输的方法
CN102968972B (zh) 一种液晶面板驱动电路、液晶显示装置及一种驱动方法
CN103377030B (zh) 图像旋转控制方法及装置
CN103065595B (zh) 一种液晶显示面板的驱动方法、驱动电路及液晶显示装置
CN101567162B (zh) 一种高分辨率led显示屏控制***及控制方法
CN104717485A (zh) 一种基于fpga的vga接口裸眼3d显示***
CN102427543B (zh) 一种帧同步3d实时视频信息处理平台和处理方法
CN209149785U (zh) 一种基于fpga的高刷新率led显示***
CN108986755A (zh) 时序控制器及显示装置
CN102163404B (zh) 基于sdram的大屏幕led显示控制装置及方法
CN1770248A (zh) 基于大规模集成电路上的反射液晶投影中显示驱动电路
CN101404135B (zh) 一种提高刷新速率的方法、扫描控制装置及显示***
CN105096877B (zh) 一种显示面板的显示控制方法、装置及其电路
CN102622982A (zh) 一种LCoS显示芯片的驱动方法及其显示芯片
CN100446084C (zh) 画面数据传送方法、影像数据传送方法以及时序控制模块
CN1862644A (zh) Lcos中的图象数据存储电路
CN101860767B (zh) 一种基于点阵的三维活动图像显示方法及其实现装置
CN100555391C (zh) 处理信号的装置和方法
CN103278981B (zh) 液晶显示面板及其驱动方法
CN201307394Y (zh) 一种扫描控制装置及显示***
CN1276405C (zh) 一种显示***
CN202838922U (zh) 一种基于fpga的平板显示驱动装置
JP2001184028A (ja) アクティブマトリックス型表示装置
CN100410999C (zh) 处理信号的装置和方法
CN206161959U (zh) 一种电力巡检智能头盔双目显示***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication