CN1860685B - 多频带pll设备和用于控制这种设备的方法 - Google Patents
多频带pll设备和用于控制这种设备的方法 Download PDFInfo
- Publication number
- CN1860685B CN1860685B CN2003801105918A CN200380110591A CN1860685B CN 1860685 B CN1860685 B CN 1860685B CN 2003801105918 A CN2003801105918 A CN 2003801105918A CN 200380110591 A CN200380110591 A CN 200380110591A CN 1860685 B CN1860685 B CN 1860685B
- Authority
- CN
- China
- Prior art keywords
- voltage
- window
- vco
- signal
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 64
- 230000008569 process Effects 0.000 claims description 39
- 238000004088 simulation Methods 0.000 claims description 9
- 230000009471 action Effects 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 claims description 6
- 230000000052 comparative effect Effects 0.000 claims description 3
- 230000008676 import Effects 0.000 claims description 2
- 230000008859 change Effects 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 241000581364 Clinitrachus argentatus Species 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
- H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
- H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Electrotherapy Devices (AREA)
- Control Of Driving Devices And Active Controlling Of Vehicle (AREA)
- Control Of Steam Boilers And Waste-Gas Boilers (AREA)
Abstract
本发明涉及一种包括单环路PLL的多频带PLL设备，所述单环路PLL具有相位/频率检测装置(1)、环路滤波器装置(2)和压控振荡器(VCO)(3)，向所述PLL输入参考电压信号(Vref)。还包括用于把VCO(3)适当地锁定到正确频带的控制电路，所述控制电路包括至少具有第一和第二窗口幅度的多窗口电路(4)，所述窗口幅度均由各自的上电压电平和下电压电平定义，并且提供了比较装置(5A，5B)，用于把从所述环路滤波器装置(2)所输出的第一VCO控制电压与第一、最宽幅度窗口的上电压电平和下电压电平相比较。如果VCO控制电压稳定在所述第一幅度窗口内，那么选择更窄的窗口，把所述更窄窗口的电压电平与所述VCO控制电压相比较并且如果所述VCO控制电压稳定在该窗口内或进一步随后更小的幅度窗口内，那么达到相位锁定，否则如果所述VCO控制电压没有稳定在所述窗口内，那么这通过所述比较装置(5A，5B)来确认，所述比较装置(5A，5B)提供了用于向所述VCO(3)提供第二控制信号以便把所述VCO(3)切换到另一更高或更低的频带。对于其它频带，把所产生的第一VCO控制电压信号与所述第一幅度窗口等相比较直到在适当的频带中达到相位锁定。
Description
技术领域
本发明涉及多频带PLL(Phase Locked Loop锁相环)设备，包括具有相位/频率检测装置、环路滤波器装置和压控振荡器的单环路PLL。本发明还涉及一种用于控制这种多频带VCO设备的方法，以致所述VCO适当地锁定在正确的频带中。
背景技术
在今天的社会中，无线通信飞速发展，并且在世界范围内为用于不同的无线标准在不同频率操作下的通信***带来技术革命，例如从900MHz直到40GHz，所述GHz范围与微波链路相关。这种微波链路越来越多地用于移动电话***内以及宽带数据通信。所有这些***需要大量的硬件并且它们在宽频率范围上操作。因此如果相同或类似的硬件可以用于不同种类的***以及在不同频率操作的***那么将是十分便利的。总体上意在并希望能够减小在这种***中所使用的组件大小，并且当然还希望能够总体上降低所涉及组件的造价以及功率消耗。
收发器是在用户和过渡介质(用于无线通信***的大气)之间的接口。
收发器最重要且关键的元件是频率合成器，其是用于依照外部输入参考频率来产生非常精确的、热稳频率的电路。大多数时间此频率还必须相对于参考信号具有恒定的相位差。需要所谓的多标准频率合成器以便能够合成用于不同无线标准的不同频带。多频带频率合成器必须能够合成宽范围的频率同时仍然满足严格的相位噪声规范。多频带频率合成器用来合成多个频带，并且需要这种合成器廉价且易于制造并且优选还是高度集成的。然而由于噪声要求导致通常所使用的低通滤波器必须在外部这一事实，使得实现这点变得复杂。
总体上存在三种不同类型的频率合成器，即查找表合成器、直接合成器和间接或锁相合成器。在移动通信内所使用的大部分频率合成器属于锁相环类型。在这种频率合成器中，通常是低频的参考频率被乘以一个可变整数(或小数)。这通过把输出频率除以该数目并且调整所述输出频率使得所除得的频率会等于输入参考频率来完成。这意味着压控振荡器(VCO)输出频率被除以环路中的可变因子N并且在相位检测器的输入与参考频率相比较，所述相位检测器的输出是与在其输入所提供的两个信号之间的相位差成正比的信号。然后所述信号被环路滤波器低通滤波并且形成被输入到VCO的控制电压。在锁定条件下，到相位检测器的两个输入具有恒定的相位关系，进而具有相等频率。因此输出频率将是Nx参考频率。如果输出频率增加，那么在到相位检测器之间的相位差会改变以便减少来自相位检测器的输出。这把VCO调谐到更低频率直到再次到达正确的输出频率为止。环路滤波器抑制不想要的分量并且降低噪声等。然而这是一个相当缓慢的过程，并且通过改变除法器模数N来改变频率导致在获得稳态操作之前只能缓慢地改变VCO控制电压。只有当环路带宽很大时才可能进行快速频率改变，然而这意味着会有更多噪声穿过滤波器，而这是不利的。
为了获得宽调谐范围，已经认识到可以使用多频带VCO来允许宽调谐范围以及小VCO转换增益，这使得具有切换调谐电压VCO的锁相环更为适当。然而，至此还不能适当地设计切换控制电路使得能够把所切换的调谐VCO锁定在适当的操作带中，以致其可以在通常或不同的情况(诸如窄带宽应用)下使用，尤其不能够使用调谐曲线最线性的部分。
在多频带频率合成器中，单个的宽范围调谐曲线必须被分成彼此具有一些频率重叠的较窄范围的几个部分。这通常通过使用离散且连续的调谐来实现，并且存在用于设计校准电路的不同方法。特别地是，希望实现自校准方法。
在Tsung-Hsien Lin和W.J.Kaiser的“A 900-MHz 2.5-mA CMOSFrequency Synthesizer with an Automatic SC Tuning Loop”中公开了双环路PLL频率合成器，固态电路的IEEE期刊，卷36，号3，第424-431页，2001年3月。它公开了用于首先搜索适当频率曲线的粗调环路。当已经找到适当的频率曲线时，调谐VCO中的CMOS可变电抗器来在主环路上合成所要求的信道。所述环路只在校准过程期间操作，在此期间PLL被认为失锁(out of lock)。当已经完成校准过程时，只有主环路操作因此主环路必须被设计使得满足用于频率合成器的所有规范。这种构造的严重缺点在于所要求的硬件都是双倍的，即必须使用两个完整的PLL，于是这意味着所述设备变得更大并且要求更高的功率消耗。因此，这对于希望提供小型设备的目的来说尤为不利。并且它还不能使用调谐曲线最线性的部分。
在W.B.Wilson、Un-Ku Moon、K.R.Lakshimikumar、Liang Dai的“A CMOS Self-Calibrating Frequency Synthesizer”中使用全数字校准环路，固态电路的IEEE期刊卷35，号10，第1437-1444页，2000年10月。此构造的缺点在于它要求许多数字块并且它具有很高的复杂性并且不能使用调谐曲线最线性的部分。
仍然进一步试图向频率合成器提供包括切换控制电路的自校准电路。在图1中公开了这种设备，其中参考电压Vref被输入到相位检测器10，在低通滤波器中过滤以便提供被输入到切换控制40的电压Vc，所述电压Vc形成VCO控制电压，其是模拟信号。来自开关控制的输出用于控制VCO在带间的切换。因而PLL环路的信号代替整个环路用来控制VCO，这是有益的。然而，问题在于在不考虑完整PLL以及频率合成器所有规范的情况下不能设计这种电路，这使得如果PLL规范改变那么必须使控制电路的设计适于频率合成器由此可能必须修改所述控制电路。这意味着如果增加带宽那么没有问题，但是如果减少带宽那么就必须得考虑这个问题。这意味着必须把环路滤波器中的零移到更低频率，这意味着会增加过冲问题，所述过冲问题在设计这种控制***中是一个严重的问题。
当获得锁定条件时PLL具有特性过冲，这当使用数字校准回路时特别是一个问题。由于过冲会使PLL跳到邻近的更高或更低频带，然而所述频带不能合成所想要的频率，因此试图合成频带边缘可能在不同的带之间产生振荡。那么PLL会返回到先前的频带。然而，如上所述过冲会再次把它推出该频带，因而***在邻近的频带之间振荡。
另一问题是由于VCO控制电压中的波纹，并且在切换控制***中用来把VCO控制电压与高和低参考值相比较以便检测是否需要增减所述VCO控制电压的比较器可能必须被替换为磁滞比较器以便避免由于波纹所导致的不想要的切换。如果使用磁滞比较器，那么比较器由于波纹而导致的不想要的切换将不会存在，并且VCO会增加电压直到它到达阈值电平继而所述比较器能够切换。然而，频率会过低，这意味着电压开始减少，但是由于过冲，VCO控制电压会到达比较器的另一阈值电平并且***会再次切换到第一带并且此过程会无限继续下去。
在Palermo等人的“A Multi-Band Single-Loop PLL FrequencySynthesizer with Dynamically-Controlled Switched Tuning VCO”中，Proc.43rd IEEE Midwest Symp.On Circuits and Systems，Lansing MI，2000年8月，第818-821页，通过向连续频率***提供频率重叠公开了解决此问题的尝试。在这种连续频率***中，频率重叠由为相邻信道所共享的频谱组成。如果所要求的频率重叠不在35％以上那么这种解决方案是可接受的，否则考虑降低***能够合成的频率范围。这意味着过冲的大小必须为所关注的特定PLL所知。这是不利的并且重叠方法常常是不适用的，尤其是对于窄带宽应用。
在上述文档中所建议的解决方案不能在窄带宽PLL中提供正确操作并且它取决于无源滤波器和双电源电压的使用，而这是不利的。
与后种解决方案相关联的特定问题还在于由于VCO控制电压的中级电平是零伏所以仅仅把开关连接到地面。由于使用双电源供电(+/-2，5V)，所以这是可以的。
如同所见，没有一种建议的解决方案公开了这样一种设备，其能够使用窄带宽(并且优选也可以是大带宽)的调谐曲线最线性部分的电路，并且同时能够提供线性窄带宽PLL，其并不复杂并且容易且廉价地制造并且还能够确保环路稳定性。
发明内容
因此需要一种如开头所提及的PLL设备，借此可以对于不同的标准合成不同的频带，同时满足严格的相位噪声规范，如在微波minilink中那样。还需要一种设备，借此可以正确地选择操作带同时仍然把VCO控制电压保持在很小的电压范围内以便增加VCO的频率比电压的线性度。特别地是，目的在于提供一种满足上述要求的、用于具有窄带宽(例如50Hz)的PLL频率合成器的设备。特别需要一种设备，借此每当失锁时可以在最大可能的程度上不使用外部组件来依照简单方式重新开始锁定过程，并且优选能够检测到何时完成所述锁定。
特别地是，目的在于提供一种设备，其确保当带宽很窄时也能正确操作并且还可以处理如上面所提到的关于过冲(和波纹)的问题。特别地是，目的在于提供一种廉价且易于制造并且不特别复杂的设备。特定目的在于提供一种能够检测锁定条件的设备。更进一步的特定目的在于提供一种同时允许使用有源的(特别是外部或内部的)滤波器作为环路滤波器的设备，以及特定目的在于允许使用单电源电压来代替双电源供电。
特别地是，目的在于提供一种设备，借此可以依照快速且安全的方式来完成锁定条件。
此外需要一种快速、容易且廉价地制造并且可靠的PLL设备，其可用于调制/解调目的、用于时钟恢复、用于载波再生以及时滞补偿。
此外需要一种如上所提及的用于控制多带PLL的方法，借此可以满足上面所提及的一个或多个目的。特别地是，需要一种用于控制多频带频率合成器(即用于频率合成目的的PLL)的方法。
因此提供了一种如开头所提及的设备，所述设备包括用于把VCO适当地锁定到正确频带的控制电路，所述控制电路包括至少具有第一和第二窗口幅度的多窗口电路，每个窗口幅度由各自的上电压电平和下电压电平定义。所述设备还包括用于把第一模拟VCO控制电压与第一(大)幅度窗口的上电压电平和下电压电平相比较的比较装置，以致如果所述VCO控制电压下降并且稳定在所述第一幅度窗口内，那么选择更小的幅度窗口并且把该第二、更小的窗口的电压电平与VCO控制电压相比较。如果VCO控制电压稳定在该随后的更小幅度窗口内，那么已经实现锁定，而如果所述VCO控制电压没有稳定在第一、最大或任何一个窗口内，这是由向切换使能装置提供信号的比较装置来确认锁定，那么因而向VCO提供第二控制信号以便把它切换到另一更高或更低的频带。选择第一、大幅度窗口，把所产生的第一VCO控制电压信号与所述幅度窗口相比较等直到在适当的频带内实现相位锁定，重复该过程。
特别地是，第一VCO控制电压信号包括模拟信号。
特别地是，第二VCO控制电压信号是数字信号(提供切换)。
比较装置特别包括第一和第二比较器，用于把第一VCO控制电压分别与幅度窗口的上电压电平和下电压电平相比较，而如果所述第一VCO控制电压超过所述上电压电平或降到所述下电压电平以下，那么向切换使能装置提供适当的信号以便表明已经切换到更高或更低频带。
比较装置特别连接到所提供的第一延迟装置、计数器，以致如果要求切换到另一频带，那么在给定的延迟时段之后向切换使能装置提供适当信号以便确保没有很快地执行切换。切换使能装置特别包括状态机，用于当从比较装置接收计时信号时向VCO提供第二控制信号，使得能够变换频带。在最优选的实现方式中，一旦已经达到锁定条件那么可以在多窗口电路中可用的窗口之间选择任意的操作幅度窗口以便不使用不必那么窄的幅度窗口。当然可以归于最窄的窗口内，但是也可以增加窗口大小甚至使用最大窗口。
优选的是，控制电路包括锁定检测电路，用于连续地监视VCO是否已经被锁定到适当频带中的准确频率上。然而这不必是本发明的功能，而仅仅涉及最有益的实现方式。特别地是，锁定检测电路能够每当VCO控制电压超出幅度窗口的电压电平范围时便重新开始锁定过程。这意味着锁定检测电路包括用于如果锁定失效或如果锁定丢失那么便重新开始锁定过程的装置。特别地是，锁定检测电路比较来自比较器和来自多窗口电路的信号以便确认第一VCO控制电压是否稳定在相关幅度窗口内(通过使用计数器)，以致如果第一VCO控制电压在所述幅度窗口之外，那么重新开始锁定过程，否则表明实现锁定状态。
在特定的实现方式中，所述设备包括环路切换设备，包括阈值电路，用于调整VCO控制电压以使得认为所想要的电压在相关幅度窗口内。在一个实施例中，所想要的电压是中电平电压。在其它实施例中，它是高于或低于中电平电压的电压。环路切换特别包括用于控制切换设备的阈值电路，所述切换设备包括两个晶体管，用于根据要求向上调整还是向下调整来使用电源电压对VCO电压控制点(CP)进行充电/放电，直到VCO控制电压值基本上认为所想要的电压在幅度窗口内。特别地是，阈值电路使用来自第一和第二比较器的输入信号和模拟VCO控制信号来确认需要向上还是向下调整模拟VCO控制电压。在优选实施例中，所述设备包括PLL频率合成器，具有相位/频率检测器、环路滤波器和VCO。特别地是，控制点位于环路滤波器内。更特别地是，环路滤波器是包括放大器的有源滤波器(外部或内部)，并且更为有益地是，控制点位于所述环路滤波器的放大器之前。
在另一实施例中，所述设备包括具有相位频率检测器和电荷泵的PLL频率合成器。那么不使用独立的有源环路滤波器并且控制点可以被认为是VCO控制电压，即(大)电容器被充电/放电以便控制所述VCO控制电压。
依照本发明，使用单个电源电压并且PLL是窄带PLL。
因此本发明还建议一种用于控制多频带设备的方法，所述多频带设备包括具有相位/频率检测装置、环路滤波器装置和压控振荡器的单环路PLL，其中把参考电压信号(Vref)输入到所述设备，所述方法包括步骤：向包括相位/频率检测器、例如后面是环路滤波器装置的PLL(外部或集成)以及多窗口电路提供参考电压Vref信号；设置由上电压电平和下电压电平所定义的第一、大幅度窗口；确认从低通滤波器所输出的第一模拟VCO控制电压是否在所述第一、最大的幅度窗口内，如果是的话，那么把多窗口电路改变为更小的幅度窗口至少一次，同时；确认所述第一VCO控制电压是否稳定在电压幅度间隔内，如果不是的话，那么使用比较结果来确认是否应当切换到更高或更低频带；向VCO提供数字控制信号以便把所述VCO切换到此更高或更低频带；除非还要求进一步的频带切换，否则通过首先实现大幅度窗口，随后实现更小的幅度窗口，直到已经在适当频带内实现锁定来重复所述过程。
优选地是，所述方法包括步骤：一旦VCO控制电压稳定在幅度窗口内，那么借助数字阈值电路和晶体管设备并且使用单个电源电压来调整VCO控制电压，使得认为所想要的电压(例如中电平电压)在电压幅度窗口内。显然所想要的电压不必是中电平电压，而可以是接近于上参考电压或下参考电压的电压。
特别地是，所述方法包括步骤：把来自晶体管设备的信号提供到环路滤波器中的控制点(CP)，所述环路滤波器是外部的有源滤波器。最优选地是，控制点位于环路滤波器放大器之前，否则所述放大器会抵制控制并且使其更加困难。
作为选择，所述设备包括相位频率检测器和电荷泵。那么所述方法包括步骤：直接控制VCO控制电压。
所述方法特别包括步骤：每当在频带中存在切换时就复位VCO控制电压。此外，所述方法特别包括步骤：(连续)监视是否达到锁定条件，并且表明何时已经达到锁定，或者如果需要切换频带，即如果所述控制电压没有稳定在幅度窗口内(尚未实现锁定)，那么初始化重新开始锁定过程。
显然使用锁定检测电路不必是本发明的功能，而仅仅构成有益实施例，而且此外，也不必把电压调整到所想要的电压(例如中电平电压)，依照优选实现方式通过使用包括阈值电路和晶体管设备的环路开关来提供所述电压。
附图说明
在下面将参考附图依照非限制性方式来描述本发明，其中：
图1是按照现有技术的带有自校准电路的频率合成器，
图2是具有依照优选实现方式的控制电路的频率合成设备的框图，包括锁定检测和电压调整功能，
图3是用于示意地图示多窗口电路的一个实现方式的框图，
图4依照本发明示意地图示了使用多窗口电路的PLL频率合成器锁定过程，
图5依照本发明的一个实现方式图示了包括阈值电路和晶体管设备的环路开关的一个例子，
图6示出了环路开关的候选实现方式，
图7示出了可以用于图5的环路开关的阈值电路的例子，
图8依照本发明一个实现方式图示了所使用的有源环路滤波器的一个例子，
图9示出了锁定检测电路，
图10图示了由图9的锁定检测电路所检测的锁定过程，
图11是用于依照本发明一个实施例图示所述设备操作的流程图，和
图12是用于描述发明原理的候选实现方式的流程图。
具体实施方式
图2示出了依照本发明有益实现方式的PLL设备(例如用于频率合成)，其中向连接到环路滤波器2的相位检测器1输入参考电压Vref。这里有益地是，环路滤波器2包括如将会参考图8来更彻底描述的有源(外部或内部)滤波器。在该图中，还表明了电平移动器LS，其中必须把从低通滤波器2所输出的信号传递到所述电平移动器LS。然而，由于如果它是外部PLL的话，那么由于其仅仅用于使外部电路适应于控制电路的DC电平，所以没有给出任何附图标记。这里假定相位检测器PD1、环路滤波器LP2、(电平移动器)和VCO3可以是外部的，那么借助短划线来表明控制电路。(一个或多个组件也可以是集成的，即它们不必是外部的)。
在候选实施例中，所述设备可以包括相位频率检测器和包括有低通滤波器的电荷泵。
参考电压Vref除了被输入到相位检测器之外，还被输入到多窗口电路MWC4和复位电路RS10。由于提供了多窗口电路4，所以可以解决在应用中如先前所述的过冲问题。在多窗口电路4中，定义了多个不同的幅度窗口，每个幅度窗口由上和下电压电平表示。首先使用大窗口来开始锁定过程(在复位计数器并且选择位序列(频带)之后)，并且借助于包括第一比较装置5A和第二比较装置5B的比较设备来把所使用的幅度窗口的电压电平与控制电压相比较(在传递到滤波器2之后)，并且确认所述控制电压是否稳定在所述窗口内。如果没有，那么如果它高于最高电压电平或低于最低电压电平，那么也可以稳定该控制电压。有益地是，借助于所设置的计数器来确定所述电压是否稳定在幅度窗口内，并且如果在给定时间间隔之后电压信号已经稳定，那么认为所述电压稳定在所关注的幅度窗口内，否则的话认为没有稳定。
假定如果控制电压(在预定时间间隔，延迟内)稳定在第一(最大)窗口内，那么改变到更小窗口并且确认所述控制电压是否稳定在该更小窗口内等，直到达到相位锁定条件，例如可以被检测或确认。
在本发明的有益实现方式中，参照图9这可以借助于锁定检测装置12来完成，(然而这不必是本发明的功能)。向所述锁定检测装置12输入用于表明窗口是哪个的信号，例如用于表明所述窗口是否是最小窗口(达到锁定)。在一个实现方式中，该信号是来自MWC4的WIN信号，如果窗口是最小窗口的话那么该信号升高，否则该信号为低。可以在MWC4或LD12中提供用于确认窗口是哪个的逻辑。也向LD12输入在比较装置5A、5B(UP，DW)中的比较结果。由延迟装置11引入延迟来确保存在足够的时间来用于信号稳定。当已经达到相位锁定时，对于随后的相位锁定过程，延迟信号(延迟装置13)被返回到多窗口电路4。锁定检测电路12连续监视频率合成器的锁定条件。每当VCO控制电压超过固定的幅度窗口时，锁定检测电路能够重新开始锁定过程。将参考图9进一步描述锁定检测电路12，并且参考图10图示了实现锁定的过程。
需要延迟装置6来为比较器给出时间以便如果必要的话，能够执行从低到高逻辑电平的完全转变。延迟装置11为WIN信号引入延迟，这对锁定检测电路恰当地操作来说是必要的。由于如果***被锁定，那么必须在某段时间之后给出窗口(例如[1.5；1.9]V)，所以延迟装置13是必要的；否则锁定检测电路可能产生锁定信号，即便没有在足够的窗口中进行锁定的话。
在复位电路10之后提供了OR门，用于在加电和切换频带时复位多窗口电路4中的计数器。
在比较装置5A、5B中比较之后，要求由第一延迟装置6所提供的延迟。如果信号稳定在所设置的第一幅度间隔内，那么(在多窗口电路中)在计数器中所设置的时段过去之后，如上所述选择更窄的幅度窗口等。然而，如果电压高于上电平(比较器5A)或低于下电平(比较器5B)，那么借助于第一延迟装置6来把相关的上UP或下DW信号计时CK到状态机SM7中，即提供数字信号并且状态机7根据是上(UP)还是下(DW)信号被计时(CK)到状态机7中来提供频带的切换，因而构成了用于VCO3的数字控制信号，所述数字控制信号使所述VCO3切换到更高或更低频带。然后在复位计数器之后重新开始该过程，并且如上所述，所述过程再次以最大幅度窗口开始等。对于与所需要的一样多的频带重复锁定过程直到实际上达到锁定。在频带的每次切换之间，计数器被复位并被设置以便计数何时选择大窗口等。
在图5中，表明有益的实现方式，其中提供了具有阈值电路THR8和晶体管设备9B、9A的环路切换。通过使用阈值电路8，向所述阈值电路8提供上UP和下DW信号以及VCO控制电压，可以确定是增加还是降低电压以便使所述VCO控制电压为所想要的电压，例如以便确保电路的稳定性。根据是应当增加还是降低电压，这里阈值电路8控制由N-MOS和P-MOS晶体管组成的开关，以便充电/放电环路滤波器2中的控制点CP。当THR升高时，中断向上或向下的控制或调整。在图8中进一步论述了环路滤波器以及例如在有源环路滤波器2的放大器之前的控制点CP的位置，如果使用了放大器的话。
作为选择，所述设备包括具有电荷泵的相位频率检测器，所述电荷泵包括环路滤波器功能(那么它是无源滤波器)。
复位电路10用于当已经接通电路时复位计数器。在图2中，RS10被连接到OR门并且作为选择，RA或来自RS10信号可以被输入到MWC4。当然，可以类似于RB，经由独立的输入直接向MWC4提供RA。这只是图示不同的结构变化。在图5和6中描述了环路切换设备的两种不同的实现方式，而在图7中图示了用于图6的阈值电路。
因而，依照本发明，实现了经由上电压电平和下电压电平所定义的多个幅度窗口，并且使用大窗口来开始锁定过程，而如果控制电压稳定在该窗口内(否则需要切换到另一频带)，那么取决于使用了多少个窗口大小，选择更小的窗口等，直到信号稳定在最小幅度窗口内并且已经(在右侧频带中)实现了锁定条件。于是可以根据应用来使用任意的操作窗口，例如略微大一点的窗口甚至最大的窗口。如果另一方面控制电压高于上电平或低于下电平，那么借助于状态机7向VCO3输出数字控制信号来执行频带切换，所述VCO3随后切换到另一频带。此频带可以是邻近带，或由二分查找算法所确定的任何带。
在下面，将依照更详细的方式来解释控制电路中的不同组件，以在图3中的多窗口电路开始。
依照本发明，控制电路必须能够在频带之间切换VCO以便把VCO控制电压保持在两个阈值电压之间的锁定状态中。在所示出的特定实施例中，假定两个阈值电压是1.5V和1.9V。即便电压范围保持在1.5V和1.9V之间，VCO的增益可以在不同的带之间变化。
通过实现在图3中所图示的多窗口电路4，可以解决如先前所提及的过冲问题。这里假定相关的电压阈值是具有电压差为400mV的1.5V和1.9V。显然这些图仅仅是用于举例说明。然而，依照本发明作为第一大幅度窗口，这里使用远大于400mV的窗口并且在给定时段期满之后可以确认***是否或多或少地稳定在稳态值。然后改变到更小窗口以便校验VCO控制电压的稳态值是否位于1.5V和1.9V之间。如果是的话，那么窗口大小被改变到例如具有在0.5V和2.5V之间范围的操作窗口，否则参照图2，状态机必须改变其状态直到VCO控制电压稳定在正确的范围内。
假定PLL当在小窗口中时并且在每次切换到不同的频带之后都作为基本上线性的***工作，那么优选把VCO控制电压置为中值，即这里为1.7V。然而这不必是本发明的功能，但是下面将参考环路开关和阈值电路来描述。如果不知道PLL要求多少时间来锁定，那么可能过快地重新使用所述窗口，这导致即便当前频带是正确的也可能进行频带切换的风险。需要估算用于锁定所请求的时间。这可以依照任何适当的方式来进行。
如果实际频率和稳态频率之间的差异例如小于0.1Hz，那么假定***中达到锁定，那么锁定时间会是一秒的一小部分，例如几毫秒。因此在改变窗口幅度之前，要求大约为该大小的延迟。利用模拟网络不能够提供毫秒数量级的延迟，因此使用计数器，这里为9位计数器。这里使用参考频率来计时所述计数器。这里信号RESETA(并不对应于图2的RA，由于图2中在RA和RESETA之间存在OR门；然而由于如果RESETA为高，那么RA也为高，所以这并不是重要的)正好是图6中NOR门的输出，并且在下面将更彻底地描述。参考信号是PLL的参考信号的矩形波，而LOCK信号是当达到锁定时从高逻辑电平到低逻辑电平变化的信号。WIN信号是此电路的输出，并且用于下面将参考图9来描述的锁定检测电路中。当尚未达到锁定并且(这里)计数器的四个最重要位都为高逻辑电平时此信号(WIN)为高，否则此信号为低。VH(VREFH)信号是窗口的上电压(因此它可以是1.9V、2.5V或3.1V)，而VL(VREFL)信号是窗口的低电压，并且它可以分别是1.5V或0.5V或0.2V。这些电压电平先前已经被低通滤波，以便降低在***从一个窗口切换到另一个时所产生的瞬时幅度。
多窗口电路如下工作。这里假定PLL尚未锁定意味着LOCK信号处于高逻辑电平。假定计数器从零开始意味着(这里)四个最高有效位为低并且WIN信号具有低值。在此实现方式中，进一步假定频率随控制电压降低而增加。也可以反过来假定。这意味着切断窗口[1.5；1.9]V以及窗口[0.5；2.5]V。因而第一窗口是窗口[0.2；3.1]V。在启动时，RESETA和RESETB都为低意味着计数器的ENABLE信号为高而RESET信号为低。因而计数器开始计数。现在VCO控制电压可以降低到0.2V以下或者计数器的四个最高有效位升高。如果假定VCO控制电压降低到0.2V之下，那么RESET信号会从低逻辑电平变化到高逻辑电平。这取决于具体实现方式。当RESET升高时ENABLE信号降低。复位计数器是极其重要的，否则在下一步骤中对于较短时段计数意味着***可能过早地改变窗口。如果当前状态是正确状态，那么这会使***改变状态机的状态。
计数器的复位必须是所延迟的位。因此它必须是被延迟了几十纳秒的异步复位。当计数器的四个最高有效位为高时，WIN信号升高而切断先前窗口。这意味着新的更小窗口是[1.5；1.9]V。由于参照图2，比较器需要一些时间来执行从低逻辑电平到高逻辑电平的完全转变，所以需要几十纳秒的延迟来复位计数器。一旦计数器被复位，活动窗口会再次是[0.2；3.1]V，而窗口[1.5；1.9]V被切断。
如果存在UP信号，那么RESETA信号会保持为高直到VCO控制电压到达1.7V(这里理论上为1.7V)。这意味着在VCO控制电压到达中值(1.7V)所要求的时间内，计数器将被复位。在RESETA降低之后，计数器再次开始计数。
现在假定VCO控制电压没有降低到0.2V之下但是计数器完成计数。四个最高有效位升高并且如前所述窗口从[0.2；3.1]V改变到[1.5；1.9]V。那么VCO控制电压可以位于此窗口内或落在此窗口之外。如果VCO控制电压在后一窗口之外，那么如前所述将存在UP或DOWN信号并且***将继续进展，否则所述***被锁定。因此LOCK信号会降低以便切断先前窗口。现在窗口是[0.5；2.5]V，即所谓的操作窗口。此外，LOCK信号把RESET信号强迫为高逻辑电平，因此计数器停止计数。
如果由于某种原因VCO控制电压超过2.5V或降低到0.5V之下，那么LOCK信号再次升高并且***重新开始锁定过程。
在图4中图示了多窗口电路4怎样操作。图示了锁定过程。所述窗口被变窄了三次以便检查VCO控制电压是否在1.5V和1.9V之间。因为VCO控制电压降低到0.2V之下，所以产生到状态机的第一UP。因此计数器被复位并且VCO控制电压被带到1.5V和1.9V之间以便继续锁定过程。在此举例说明的模拟插图中，假定使用大约16ms时间间隔，此时间间隔在此***中过短，但是它仍然解释了多窗口电路的操作原理。在这种情况下，在锁定过程期间窗口被改变三次并且使用最小幅度窗口：[1.5；1.9]V。在有益的实现方式中，使用环路开关来把VCO控制电压带到所想要的电压电平并且确保电路的稳定性，在此特定情况中所述电压电平是中电平电压，这里为1.7V。
在图5中图示了环路开关的一个例子。参照图8，使用环路开关电路来充电或放电例如在有源环路滤波器中的VCO控制电压，直到VCO控制电压基本上返回到(在此实施例中为)中电平电压。一旦VCO控制电压基本上到达1.7V，那么环路开关电路可以停止充电或放电控制点CP。将在图7中更彻底描述的阈值电路8控制由N-MOS和P-MOS晶体管9A、9B所组成的两个开关。如上面所提及，阈值电路8接收来自比较器的UP和DOWN输入。如果存在UP，那么这意味着VCO控制电压变化到低阈值(也被标示为VREFL的VL)，意味着由于OR门的输出会从高逻辑电平(在开始阈值信号THR是零而CTRLUP处于高逻辑电平)变化到零逻辑电平，所以所述CTRL UP会为低而关闭由P-MOS 9B所组成的开关。因此电源开始重新充电控制点CP。一旦VCO控制电压到达中电平电压，那么阈值信号THR被断言并且这将取决于实现方式和THR停止重新充电过程来复位CTRLUP/DW。这里已经假定增加控制电压会降低频率。当然这可以是反过来的。
如果另一方面接收DOWN信号，那么这意味着CTRL DW可能会转到低逻辑电平并且OR门的输出会从所述低逻辑电平变化到高逻辑电平。因此，因为DOWN(CTRL DW)信号被断言，所以这意味着VCO控制电压变化到高阈值电压(还被标示为VREFH的VH)，并且电路开始放电控制点CP直到这里所述VCO控制电压到达中电平电压。在此，THR信号将被断言，并且CTRL信号和阈值THR会被复位因而停止放电过程。
在图7中示意地图示了可以被用于图5的环路开关中的阈值电路8的一个例子。阈值电路8必须检测何时VCO控制电压变化到1.7V电平然后必须复位CTRL UP或CTRL DW信号和阈值信号THR。这通过把THR信号从低逻辑电平改变到高逻辑电平来进行。可以看出一旦UP或DW信号之一升高，那么由触发器A或触发器B把CTRL UP或CTRL DW设置为低逻辑电平来加载高逻辑电平。这意味着连接到Vsupply的两个P-MOS开关之一把触发器C和E的D输入设置为高逻辑电平。此时不作任何改变直到VCO控制电压到达1.7V。如果电压高于1.7V，那么将存在负转变并且触发器E将被计时，并且如果VCO控制电压低于1.7V，那么触发器C将被计时。在这两种情况中，通过两个触发器之一把THR信号设置为高逻辑电平来加载高逻辑电平。这会复位所有触发器因此信号CTRL UP和CTRL DW返回到高逻辑电平。此外，N晶体管把触发器C和E的D输入返回到用于把此节点接地的低逻辑电平。为了避免THR信号被不止一次地断言，这是必要的。这会停止重新充电或放电控制点CP。
图8示意地图示了这里所有利使用的外部有源环路滤波器2的框图。当然这仅仅是一个特定的例子，此实现方式的重点在于它是有源滤波器。(在候选实现方式中，所述设备包括相位频率检测器和电荷泵。所述电荷泵包括环路滤波器装置或功能，在该情况下是无源滤波器。)已经认识到低通滤波器的输出不能充当控制点，或者在任何情况下这都是无益的，这是因为滤波器是有源的并且环路具有窄带宽。因此依照本发明，控制点应当位于滤波器2的放大器A之前。在运算放大器A的输出的电压也取决于电容器C2两端的电压。此电压的改变速率由于窄带宽(＜50Hz)而非常小，因此即便可以把滤波器的输出强迫到1.7V，运算放大器A也有时间把环路滤波器的输出基本上返回到先前的值。这可能会在电路中产生自振荡，因此PLL不能够锁定。如果电流降低到更低值以便增加把VCO控制电压带到中电平所要求的时间，那么通常由于电流被降低得太多导致电路不能把VCO控制电压带到1.7V，所以通常这并不能够起作用。因此，如果希望在每次切换之后强迫环路滤波器2的输出返回到中电平，那么已经认识到有益地是，将要被修改的电压是电容器C2两端的电压。这要求更多的电路输出。由于依照反向配置来实现滤波器，所以在这种情况下，需要略微修改图5的环路开关。当输出电压增加时，这意味着电容器C2两端的电压降低。因此适于把图5的电路修改为图6中所公开的电路，其中交换CTRL UP和CTRL DW信号的位置。CTRL UP信号将进入NOR门，而CTRL DW将进入OR门。使用图6的环路开关来充电/放电有源环路滤波器中的控制点(CP)直到VCO控制电压返回到所想要的值，例如中电平电压。依照其它方面，图5和6的环路开关是类似的。当然，显然环路滤波器不必与图8中的完全相同，这仅仅是作为一个有益实施例而图示并且原则上各种环路开关都是可以的，在图5和6中图示了其中的两个例子。控制点CP(特别与图6的环路开关相关)也可以是除在图8中所特殊表明的另外一个，重点在于所述控制点CP位于运算放大器A之前，特别是在使用有源环路滤波器的实施例中。
如果DW信号被断言，那么这意味着VCO控制电压超过VREFH(VH)。那么***必须放电LP滤波器2的输出，因此CTRL DW信号会从高到低逻辑电平改变并且OR门的输出会跟着同样转变。这意味着P-MOS开关将开启，并且P-MOS分支开始增加电容器C2两端的电压。因此，VCO控制电压开始向中电平电压降低，在这种情况下所述中电平电压为1.7V。如果UP信号被断言，那么这意味着VCO控制信号已经降低到VREFL(VL)之下，并且***必须充电LP 2的输出。整个过程类似于当DW信号被断言时的情况。NOR门的输出把低逻辑电平改变到高逻辑电平，接通N-MOS。因此N-MOS分支开始降低C2两端的电压。VCO控制电压于是向中电平电压增加。
必须选择晶体管开关的大小使得确保VCO控制电压不会被推出右侧的幅度窗口，在这种情况下为[1.5；1.9]V。应当依照适当方式来量取所述开关的大小。
如先前在应用中所提及，有益地是参照图9，控制电路包括锁定检测电路12。锁定检测电路连续监视PLL频率合成器的锁定条件并且它能够每当VCO控制电压超过操作幅度窗口时便重新开始锁定过程。
如果VCO控制电压例如超过最大窗口(例如[0.2；3.1]V)的极限电压电平，那么将存在UP或DW信号，而没有WIN信号。然后不进行任何改变。然而如果假定在WIN信号已经被断言之后，存在升高的UP或DW信号，那么NOR门的输出为低因而WIN信号会采样零值。在WIN信号的路径中要求延迟以便确信会采样零而不是一，这是因为一是NOR门输出的初始值。因此LOCK信号保持为高。如果UP和DW信号保持为低，那么WIN信号采样一逻辑电平并且锁定从一逻辑电平变化到零逻辑电平。这意味着已经终止锁定过程。
在图10中示意地图示了锁定过程。图10表明达到锁定的时间。这里假定计数器大约计数16ms。在图中示意地图示了UP和DW信号以及WIN信号。当LOCK信号从高逻辑电平变化到低逻辑电平时，触发器B的时钟会进行正转变。随后这以高逻辑电平加载触发器B的输出。由于UP和DW信号都为低，所以不管来自B触发器的输出的高逻辑电平，OR门的输出是零，像AND门的输出一样。如果由于某种原因VCO控制电压超过[0.5；2.5]V幅度窗口，那么将存在上信号或下信号(当已经实现锁定时，活动窗口是所谓的操作窗口)。这意味着OR的输出升高并且由于触发器B先前所加载的一，AND门也会升高，复位触发器A和B。因此LOCK信号再次升高并且锁定过程重新开始。
在电路加电时，必须初始化状态机以及计数器。计数器必须被复位以便可以从零开始计数，而状态机必须被初始化为零状态。因此参照图2，负责此事的是复位电路RS 10。
在图11中，假定接通电源，100。那么设置起始频带，101，如上所述复位计数器，102。然后在多窗口电路中设置最大幅度窗口，103，并且确认电压是否落入为所述最大窗口定义的上电压电平和下电压电平内，所述最大窗口通常比相关间隔宽阔得多。大窗口是其中可以允许控制电压在启动期间(即在PLL被锁定之前)移动的最大窗口。典型情况下，这由VCO调谐元件可接受的最高电压来确定，所述VCO调谐元件为可变电抗器。然后时钟被激活并开始计数，104。然后确认是否VCTRL＜VREFL，106A。如果不是的话，那么连续监视，这里VCTRL是VCO的模拟控制电压，VREFL(VL)是当前窗口的下限，这里所述当前窗口首先是最大窗口。如果VCTRL＜VREFL，那么确认至此没有锁定条件，107A，并且执行切换到更高频带，108A。先前已经借助于状态机的第一信号等解释了在应用中这是怎样进行的。随后VCTRL增加到小窗口的中间，继而被释放，109A。然后如同上述计数器被复位，102。小窗口是当已经达到相位锁定时想要控制电压所处于的窗口。典型情况下，其以可接受的调谐电压范围的中间为中心或以频率调谐范围的中电平为中心。其始终小于或等于大窗口，大部分典型情况下基本上小于所述大窗口。小窗口的最小尺寸通过要求频带彼此匹配来给出，即当VCTRL被限制在小窗口时不存在所想要的但却不能到达或合成的频率。在正常情况中频带具有一些重叠。
还相应地检查是否VCTRL＞VREFH(VH)，106B。如果不是的话，那么监视，并且如果是的话，那么确认没有锁定，107B。然后切换到更低频带，108B，并且VCTRL被降低到小窗口的中间，继而被释放，109B，于是如上所述计数器被复位，102。然而如果时钟完成计数，105，那么这意味着电压落入窗口的给定幅度值内，继而设置小或更小的窗口，110。引入延迟，111，然后检查所述窗口是否很小，112。如果是的话，那么检测(表明)存在锁定条件，113，为此这可能产生选择输出指示。然后可以选择性地设置操作窗口大小，114。上面步骤113假定存在所提供的锁定检测电路，然而这并不是必要的。如果不是的话，那么在检测到窗口是小的之后，简单地结束该过程。通过操作窗口大小这里意指其中允许控制电压在连续操作期间(即在已经锁定PLL之后)所允许移动的窗口。所述窗口通常但不必大于或等于小窗口，并且小于或等于大窗口。这意味着选择性地，除最小窗口之外可以选择大一点的窗口，所述最小窗口对于某些应用来说可能是所想要的。有时还可以保持最小窗口，而在其它应用中可以返回到最大窗口。
计数时间尤其取决于时钟频率的PLL参数，并且必须对于每个环路仔细地计算所述计数时间，包括如先前在应用中所论述的过冲估算。
这里已经假定增加VCTRL会降低频率。可以只是通过交换操作“切换到更低频带”和“切换到更高频带”(分别为步骤108A和108B)来容易地适于相反情况。可以顺序地或借助于二分查找算法来切换到更高或更低频带。
由比较器所执行的操作，在结束校验计数和设置更小窗口之后，即设置小窗口也被激活，110后，VCTRL＜VREFL并且VCTRL＞VREFH是连续操作的。依照这种方式，由于“是小窗口”并不是真的，112，所以如果在设置延迟时间期间VCTRL改变到窗口VREFL＜VCTRL＜VREFH之外，那么并不给出锁定校验(锁定＝是)，113。
图12是用于描述发明原理的有益实现方式的流程图。用于表明过程步骤的图12的附图标记200-210对应于在图11中所标示的步骤100-110。
然而，在其中设置小窗口的图11的步骤110之后，检查是否VCTRL＜VREFL，212A，或者是否VCTRL＞VREFH，212B。如果任何一个是真的，那么分别执行切换到更高或更低频带，208A、208B等。如果不是的话，那么所述过程对应于参考图11所描述的过程，可选步骤113、114等)
在此实现方式也可以依照类似的方式执行延迟的引入(图11的步骤111)。
本发明不局限于使用包括阈值电路的环路开关，所述阈值电路用于把电压调整到中电平电压；使用多窗口电路的发明原理仍然是相关的。也并非一定要求提供锁定检测电路。
发明原理适用于频率合成、调制/解调、时钟恢复等。也可以使用各种PLL，例如具有相位频率检测器的电荷泵PLL，或具有相位检测器和有源滤波器等的PLL。
显然本发明不应当被限制在所特别图示的实施例中，而是在所附权利要求的范围内可以依照多种方式进行改变。
Claims (27)
1.一种包括单环路PLL的多频带PLL设备，所述单环路PLL具有相位/频率检测装置(1)、环路滤波器装置(2)和压控振荡器(VCO)(3)，向所述PLL输入参考电压信号(Vref)，其特征在于
所述设备还包括用于把VCO(3)适当地锁定到正确频带的控制电路，所述控制电路包括至少具有第一和第二窗口幅度的多窗口电路(4)，所述窗口幅度均由各自的上电压电平和下电压电平定义，并且提供了比较装置(5A，5B)，用于把从所述环路滤波器装置(2)输出的第一VCO控制电压与幅度最大的第一幅度窗口的上电压电平和下电压电平相比较，并且如果所述VCO控制电压稳定在所述幅度最大的第一幅度窗口内，那么选择更窄的窗口，把所述更窄的窗口的电压电平与所述VCO控制电压相比较，并且如果所述VCO控制电压稳定在所述更窄的窗口或随后进一步更小的幅度窗口内，那么达到相位锁定，否则如果所述VCO控制电压没有稳定在所述更窄的窗口或随后进一步更小的幅度窗口内，这是由所述比较装置(5A，5B)来确认的，那么所述比较装置(5A，5B)提供用于向所述VCO(3)提供第二控制信号的信号以便把所述VCO(3)切换到另一更高或更低的频带，并且其特征在于对于所述其它频带，把所产生的第一VCO控制电压信号与所述幅度最大的第一幅度窗口相比较，直到在适当的频带中达到相位锁定，并且其特征在于，借助设置的计数器来确定所述VCO控制电压是否稳定在幅度窗口内。
2.如权利要求1所述的设备，其特征在于
所述第一VCO控制电压信号包括模拟信号。
3.如权利要求2所述的设备，其特征在于
所述第二控制信号是数字的。
4.如权利要求3所述的设备，其特征在于
所述比较装置包括第一和第二比较器(5A，5B)，用于把第一VCO控制电压分别与上电压电平和下电压电平相比较，并且如果所述第一VCO控制电压超过所述上电压电平或降到所述下电压电平以下，那么向切换使能装置(7)提供相应的信号以便表明已经切换到更高或更低频带。
5.如权利要求1-4中任何一个所述的设备，其特征在于
所述比较装置(5A，5B)连接到第一延迟装置(6)以致如果要求切换到另一频带，那么在给定时段期满之后把适当的信号计时到切换使能装置(7)中。
6.如权利要求5所述的设备，其特征在于
所述切换使能装置包括状态机(7)，用于当从比较装置(5A，5B)接收计时信号时向VCO(3)提供第二控制信号，使得能够变换频带。
7.如权利要求1-4中任何一个所述的设备，其特征在于
当已经达到相位锁定时，可以在多窗口电路(4)中可用的窗口大小之中选择任意的操作窗口大小。
8.如权利要求1-4中任何一个所述的设备，其特征在于
所述控制电路包括锁定检测电路(12)，用于连续地监视是否已经达到相位锁定。
9.如权利要求8所述的设备，其特征在于
所述锁定检测电路(12)包括用于如果锁定失败或如果锁定丢失那么便初始化重新开始锁定过程的装置。
10.如权利要求9所述的设备，其特征在于
所述锁定检测电路(12)使用从比较器(5A，5B)和从多窗口电路(4)输出的信号来确认所述第一VCO控制电压是否落入相关的幅度窗口内，以致如果所述第一VCO控制电压落在所述幅度窗口之外，那么重新开始锁定过程，否则表明达到锁定状态。
11.如权利要求1-4中任何一个所述的设备，其特征在于
所述设备包括环路切换设备，包括阈值电路(8)，用于调整VCO控制电压使得在频带切换之后基本上认为所想要的电压在相关幅度窗口内。
12.如权利要求11所述的设备，其特征在于
所述阈值电路(8)控制切换设备，所述切换设备包括两个晶体管(9A，9B)，用于根据要求向上调整还是向下调整来使用电源电压/接地对VCO控制电压控制点(CP)进行充电/放电，直到所述VCO控制电压值基本上认为所想要的电压在幅度窗口内。
13.如权利要求12所述的设备，其特征在于
向所述阈值电路(8)输入来自第一和第二比较器(5A，5B)的信号以及模拟VCO控制信号，并且所述阈值电路(8)使用所述输入信号来确认需要向上还是向下调整该模拟VCO控制信号，或者是否不需要调整。
14.如权利要求1-4中任何一个所述的设备，其特征在于
使用单个电源电压。
15.如权利要求1-4中任何一个所述的设备，其特征在于
所述PLL是窄带PLL。
16.如权利要求7所述的设备，其特征在于
当完成相位锁定时，把至少比在实现相位锁定的最小幅度窗口大一点的幅度窗口选择为操作窗口。
17.如权利要求12所述的设备，其特征在于
所述控制点(CP)位于所述环路滤波器装置(2)中。
18.如权利要求17所述的设备，其特征在于
所述环路滤波器(2)是包括放大器(A)的有源滤波器，并且所述控制点(CP)位于所述放大器(A)之前。
19.如权利要求1-4中任何一个所述的设备，其特征在于
所述设备包括电荷泵PLL，并且在所述电荷泵中包括所述环路滤波器装置，所述滤波器是无源滤波器，为了VCO控制电压控制目的而充电/放电所述滤波器的电荷存储装置。
20.一种用于控制包括单环路PLL的多频带设备的方法，所述单环路PLL具有相位/频率检测器、环路滤波器装置和压控振荡器，其中把参考电压信号(Vref)输入到所述设备，其特征在于所述方法包括步骤：
-至少向包括相位/频率检测器和环路滤波器装置的PLL以及向多窗口电路提供所述参考电压Vref信号；
-在多窗口电路中设置由上电压电平和下电压电平所定义的第一幅度窗口；
-借助设置的计数器来确认从所述低通滤波器所输出的第一模拟VCO控制电压是否稳定在幅度最大的第一幅度窗口内，如果是的话，把所述多窗口电路改变为幅度比所述幅度最大的第一幅度窗口小的幅度窗口至少一次；同时
-确认所述第一模拟VCO控制电压是否稳定在所述幅度比所述幅度最大的第一幅度窗口小的幅度窗口的电压幅度间隔内；如果不是的话，
-使用比较结果来确认是否应当切换到更高或更低频带；
-向所述VCO提供数字控制信号以便把它切换到这种更高或更低频带；
-除非要求进一步的频带切换等，否则直到在适当的频带内达到相位锁定，通过首先实现大幅度间隔，随后实现至少一个更小窗口，来重复这一过程。
21.如权利要求20所述的方法，其特征在于包括步骤：
-当存在频带切换时复位VCO控制电压。
22.如权利要求20或21所述的方法，其特征在于包括步骤：
-在切换频带之后借助数字阈值电路和晶体管设备并且使用单个电源电压来调整所述VCO控制电压，使得认为所想要的电压在幅度窗口内。
23.如权利要求20或21所述的方法，其特征在于包括步骤：
-连续监视是否已经达到锁定条件，并且
-例如通过确认已经在最小窗口中达到锁定来表明何时达到锁定，或者
-如果需要切换频带，即如果控制电压没有稳定在幅度窗口内，那么初始化重新开始锁定过程。
24.至少如权利要求20所述的方法，其特征在于包括步骤：
-把来自所述晶体管设备的信号提供到环路滤波器中的控制点(CP)。
25.如权利要求22所述的方法，其特征在于
所述环路滤波器是有源滤波器。
26.如权利要求25所述的方法，其特征在于
所述控制点(CP)位于所述环路滤波器的放大器之前。
27.如权利要求20或21所述的方法，其特征在于
所述设备包括相位频率检测器和电荷泵，所述电荷泵包括环路滤波器功能。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/SE2003/001641 WO2005041415A1 (en) | 2003-10-23 | 2003-10-23 | A multiband pll arrangement and a method of controlling such arrangement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1860685A CN1860685A (zh) | 2006-11-08 |
| CN1860685B true CN1860685B (zh) | 2010-04-28 |
Family
ID=34511390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2003801105918A Expired - Fee Related CN1860685B (zh) | 2003-10-23 | 2003-10-23 | 多频带pll设备和用于控制这种设备的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7738618B2 (zh) |
| EP (1) | EP1676366B1 (zh) |
| CN (1) | CN1860685B (zh) |
| AT (1) | ATE381149T1 (zh) |
| AU (1) | AU2003304653A1 (zh) |
| DE (1) | DE60318129T2 (zh) |
| WO (1) | WO2005041415A1 (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4512502B2 (ja) | 2004-08-10 | 2010-07-28 | 株式会社エヌ・ティ・ティ・ドコモ | 無線制御装置、移動局及び移動通信方法 |
| CN101197571B (zh) * | 2006-12-08 | 2010-10-13 | 智原科技股份有限公司 | 自动切换锁相回路 |
| US7583151B2 (en) * | 2007-01-31 | 2009-09-01 | Intel Corporation | VCO amplitude control |
| US7928812B2 (en) * | 2009-06-04 | 2011-04-19 | International Business Machines Corporation | Automated tuning in wide range multi-band VCO with internal reset concept |
| US8154328B1 (en) * | 2010-06-11 | 2012-04-10 | Altera Corporation | Techniques for measuring phases of periodic signals |
| CN101917188B (zh) * | 2010-07-29 | 2012-07-18 | 西安空间无线电技术研究所 | 一种解调器自恢复锁定的方法 |
| JP5463246B2 (ja) * | 2010-09-01 | 2014-04-09 | 株式会社日立製作所 | 位相同期回路、ｃｄｒ回路及び受信回路 |
| CN102457270B (zh) * | 2010-10-29 | 2013-09-04 | 扬智科技股份有限公司 | 低增益压控振荡器的控制方法 |
| CN102128976B (zh) * | 2011-01-07 | 2013-05-15 | 钜泉光电科技(上海)股份有限公司 | 电能表的能量脉冲输出方法、装置及电能表 |
| US8502609B2 (en) | 2011-06-10 | 2013-08-06 | Broadcom Corporation | Reference-less frequency detector |
| US9281828B2 (en) * | 2011-06-10 | 2016-03-08 | Broadcom Corporation | Reference-less voltage controlled oscillator (VCO) calibration |
| JP5502938B2 (ja) * | 2012-06-19 | 2014-05-28 | 株式会社アドバンテスト | 試験装置 |
| CN103066996A (zh) * | 2012-12-20 | 2013-04-24 | 上海宏力半导体制造有限公司 | 振荡器及其自校准方法 |
| CN103401555B (zh) * | 2013-07-30 | 2016-09-14 | 中科院微电子研究所昆山分所 | 一种锁相环快速频带切换方法及频带切换的锁相环电路 |
| US20150244548A1 (en) * | 2014-02-27 | 2015-08-27 | Qualcomm Incorporated | Frequency adjustment of signals |
| US9350365B2 (en) | 2014-09-18 | 2016-05-24 | Intel Corporation | Digital phase-locked loop supply voltage control |
| CN108715035B (zh) * | 2018-04-27 | 2020-09-25 | 无锡中卓智能科技股份有限公司 | 一种多铆头热铆控制方法 |
| CN116582126B (zh) * | 2023-07-13 | 2023-09-22 | 南京齐芯半导体有限公司 | 一种基于锁相回路的频带搜索方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1271476A (zh) * | 1997-09-24 | 2000-10-25 | 诺基亚网络有限公司 | 集成振荡器的自动调谐 |
| CN1291376A (zh) * | 1998-10-22 | 2001-04-11 | 皇家菲利浦电子有限公司 | 频率合成器 |
| US6469584B1 (en) * | 2000-11-08 | 2002-10-22 | Applied Micro Circuits Corporation | Phase-locked loop system and method using an auto-ranging, frequency sweep window voltage controlled oscillator |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5497127A (en) * | 1994-12-14 | 1996-03-05 | David Sarnoff Research Center, Inc. | Wide frequency range CMOS relaxation oscillator with variable hysteresis |
| GB2339981B (en) * | 1998-07-17 | 2002-03-06 | Motorola Ltd | Phase corrected frequency synthesisers |
| US6664826B1 (en) * | 2000-07-20 | 2003-12-16 | Motorola, Inc. | Loop filter and amplifier for improved phase margin and decreased phase noise with VCOs |
| US6404289B1 (en) * | 2000-12-22 | 2002-06-11 | Atheros Communications, Inc. | Synthesizer with lock detector, lock algorithm, extended range VCO, and a simplified dual modulus divider |
| US6583675B2 (en) * | 2001-03-20 | 2003-06-24 | Broadcom Corporation | Apparatus and method for phase lock loop gain control using unit current sources |
| US6806786B1 (en) * | 2001-05-15 | 2004-10-19 | Rf Micro Devices, Inc. | Phase-locked loop with self-selecting multi-band VCO |
| US6614317B2 (en) | 2001-05-24 | 2003-09-02 | Intel Corporation | Variable lock window for a phase locked loop |
| US20030050029A1 (en) * | 2001-09-06 | 2003-03-13 | Yaron Kaufmann | Fast locking wide band frequency synthesizer |
| CN100373776C (zh) | 2002-06-28 | 2008-03-05 | 先进微装置公司 | 具有自动频率调整的锁相回路 |
| US6778024B2 (en) * | 2002-11-14 | 2004-08-17 | Gennum Corporation | Dynamically trimmed voltage controlled oscillator |
-
2003
- 2003-10-23 AU AU2003304653A patent/AU2003304653A1/en not_active Abandoned
- 2003-10-23 WO PCT/SE2003/001641 patent/WO2005041415A1/en active Application Filing
- 2003-10-23 US US10/595,426 patent/US7738618B2/en not_active Expired - Fee Related
- 2003-10-23 DE DE60318129T patent/DE60318129T2/de not_active Expired - Lifetime
- 2003-10-23 EP EP03756770A patent/EP1676366B1/en not_active Expired - Lifetime
- 2003-10-23 AT AT03756770T patent/ATE381149T1/de not_active IP Right Cessation
- 2003-10-23 CN CN2003801105918A patent/CN1860685B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1271476A (zh) * | 1997-09-24 | 2000-10-25 | 诺基亚网络有限公司 | 集成振荡器的自动调谐 |
| CN1291376A (zh) * | 1998-10-22 | 2001-04-11 | 皇家菲利浦电子有限公司 | 频率合成器 |
| US6469584B1 (en) * | 2000-11-08 | 2002-10-22 | Applied Micro Circuits Corporation | Phase-locked loop system and method using an auto-ranging, frequency sweep window voltage controlled oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003304653A1 (en) | 2005-05-11 |
| US20090141825A1 (en) | 2009-06-04 |
| EP1676366A1 (en) | 2006-07-05 |
| CN1860685A (zh) | 2006-11-08 |
| US7738618B2 (en) | 2010-06-15 |
| DE60318129T2 (de) | 2008-11-27 |
| EP1676366B1 (en) | 2007-12-12 |
| DE60318129D1 (de) | 2008-01-24 |
| ATE381149T1 (de) | 2007-12-15 |
| WO2005041415A1 (en) | 2005-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1860685B (zh) | 多频带pll设备和用于控制这种设备的方法 | |
| US6552618B2 (en) | VCO gain self-calibration for low voltage phase lock-loop applications | |
| US6597249B2 (en) | Fast coarse tuning control for PLL frequency synthesizer | |
| US7486147B2 (en) | Low phase noise phase locked loops with minimum lock time | |
| US8183950B2 (en) | Auto-calibration for ring oscillator VCO | |
| US8791763B2 (en) | Tunable injection locked dividers with enhanced locking range | |
| US6693494B2 (en) | Frequency synthesizer with three mode loop filter charging | |
| US7548124B2 (en) | System and method for self calibrating voltage-controlled oscillator | |
| US8412120B2 (en) | Phase-locked circuit and radio communicating device | |
| US8300753B2 (en) | Triple loop clock and data recovery (CDR) | |
| US20060158235A1 (en) | Phase-locked loops | |
| US8130046B2 (en) | Frequency calibration of radio frequency oscillators | |
| CN110719099B (zh) | 基于合成器的环内混频式锁相环 | |
| WO2011115653A1 (en) | Phase locked loop (pll) with analog and digital feedback controls | |
| WO2009055622A2 (en) | Dynamic biasing of a vco in a phase-locked loop | |
| US20110032011A1 (en) | Auto frequency calibrator, method thereof and frequency synthesizer using it | |
| US7019595B1 (en) | Frequency synthesizer with automatic tuning control to increase tuning range | |
| US8237510B2 (en) | Implementing phase locked loop (PLL) with enhanced locking capability with a wide range dynamic reference clock | |
| US7443259B2 (en) | Fast VCO band selection by frequency to voltage converter | |
| CN1033886C (zh) | 使用连续自适应鉴相器的频率合成器及其方法 | |
| KR102376497B1 (ko) | 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기 | |
| US20050221773A1 (en) | Tuning system | |
| US7388437B2 (en) | System and method for tuning a frequency synthesizer | |
| JP2007266741A (ja) | プリスケーラ及びバッファ | |
| WO2011030464A1 (ja) | Ｐｌｌ回路、ｐｌｌ回路の制御方法、及び受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: CLUSTER CO., LTD. Free format text: FORMER OWNER: TELEFONAKTIEBOLAGET LM ERICSSON (SE) S-126 25 STOCKHOLM, SWEDEN Effective date: 20150209 Owner name: AOPU DISI CELLULAR TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: CLUSTER CO., LTD. Effective date: 20150209 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150209 Address after: Texas, USA Patentee after: Telefonaktiebolaget LM Ericsson (publ) Address before: Delaware Patentee before: Clastres LLC Effective date of registration: 20150209 Address after: Delaware Patentee after: Clastres LLC Address before: Stockholm Patentee before: Telefonaktiebolaget LM Ericsson |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100428 Termination date: 20171023 |