CN1858991A - 一种功率放大器 - Google Patents

Abstract

本发明公开了一种Doherty功率放大器，该Doherty功率放大器包括并联在输入端和输出端的载波功放和峰值功放、连接在载波功放和输出端之间的载波功放的四分之一波长λ/4传输线和连接在输入端和峰值功放之间的峰值功放的λ/4传输线，所述Doherty功率放大器进一步包括：级联在载波功放和载波功放的λ/4传输线之间的第一λ/4阻抗变换器件和第二λ/4阻抗变换器件；级联在峰值功放和输出端之间的第三λ/4阻抗变换器件和第四λ/4阻抗变换器件。本发明保证了载波功放和峰值功放的负载阻抗在较大的功率等级范围内保持为最佳，从而保证了Doherty功放在较大的功率等级范围内保持高的效率。

Description

一种功率放大器

技术领域

本发明涉及功率放大器技术领域，特别是一种杜赫提(Doherty)功率放大器。

背景技术

功率放大器(简称功放)是现代无线通信***中的一个重要部件，高的功放效率不仅可以降低无线通信的运营成本，还可以提高功放的可靠性。在众多的高效率功放中，Doherty功放由于其设计简单、对功放效率改善明显而越来越受到业界的青睐。Doherty功放被认为是今后一段时间内功放的主流技术。

图1是Doherty功放的基本原理图。Doherty功放在其输入端和输出端之间并联有载波功放和峰值功放，其中载波功放也被称作主功放，峰值功放也被称作辅助功放。在载波功放与输出端之间以及峰值功放与输入端之间还分别连接有λ/4传输线，其特征阻抗Zm和Za分别为50Ω，其中主功放的λ/4传输线的主要作用是进行阻抗变换，而辅助功放的λ/4传输线的主要作用是弥补辅助功放支路的延时，从而使得两条支路的时延一致。

Doherty功放的基本设计思想是用两个不同类型的功放来分别承担不同的输入信号功率，尽可能保证两个功放都工作在各自的饱和区中，从而保证整个功放在尽量大的输入信号功率范围内都保持有较高的信号功率。Doherty功放所用到的一个核心设计思想是有源负载迁移(Active-Load-Pulling)，即通过峰值功放的输出功率(电流)来改变载波功放的负载阻抗，使得载波功放工作在一个高效的放大区间中。

在Doherty功放中，通常主功放工作在B或者AB类，而辅助功放则工作在C类。在整个输入信号的功率范围内主功放一直工作，而辅助功放只有在主功放达到饱和时才开始工作。辅助功放开始工作时它所输出的电流会改变主功放的输出阻抗，即发生有源负载迁移，这种负载迁移特征会使主功放在保持饱和的情况下能够给负载输出更多的电流，从而使Doherty功放的整体效率保持较高，线性度不会恶化，直到辅助功放达到饱和。主功放和辅助功放的设计中需要关注的地方是对其1dB压缩点(P1dB点)的选择以及它们各自的输出有效阻抗的大小，这些因素影响着Doherty功放的整体效率。Doherty功放匹配电路的设计核心是要保证峰值功放的输出电流能够对载波功放的负载阻抗进行正确有效的牵引，这就意味着峰值功放和载波功放的输出信号之间必须保持正确的幅度、相位以及时延关系才能发生这种正确的阻抗牵引作用。

现有技术大多是直接采用经典的Doherty结构，图2给出了现有技术中通常的Doherty功放的设计结构图。由于Doherty功放的输入匹配电路设计对功放的整体线性和效率影响不大，它们只要能使峰值功放和载波功放的相位和时延一致就行了，因此在图2中没有给出峰值功放和载波功放的输入匹配电路。

在现有技术中，通常通过调试图2中峰值功放和载波功放输入输出的偏置(offet)线来使得两路信号的相位和延时保持一致。在调试过程中，通过调整图2中载波功放和峰值功放输入输出的offset线可以使两路信号的相位和时延在某个功率等级上保持一致，同时能够使峰值功放和载波功放的负载阻抗基本达到Doherty功放理论所需要的值附近，即要使在小信号下峰值功放不工作时在输出合路节的地方向峰值功放看过去的阻抗为高阻，另外使载波功放的负载阻抗在小信号情况下是其正常工作时的两倍。理论分析和试验结果表明用该方法设计出来的Doherty功放能够显著地提高功放效率。图3和图4描述的是当峰值功放开始工作以前和达到饱和后R1和R2的变化情况。其中，图3给出了峰值功放开始工作以前R1和R2的值；而图4给出了峰值功放达到饱和以后R1和R2的值。从图3和图4可以看出当峰值功放开始工作以前和达到饱和后R1由100Ω变为50Ω，而R2由高阻变为50Ω。

众所周知，功放的输出匹配电路的设计是按照功率匹配来进行的，根据负载线理论，在特定的输出功率情况下功放管的负载阻抗为某一个特定值时功放的线性和效率才能达到最佳，而负载线理论所强调的负载阻抗一般指的是图5中B-B1界面处芯片级三极管的输出，但是在实际应用中一般指的是图5中A-A1处芯片封装后功率管的输出。由图5知，对Doherty功放设计而言最具实际意义的要求应该是：当峰值功放开始工作以前和达到饱和后，载波功放管的负载阻抗的实部R1c变为原来的二分之一，而峰值功放管的负载阻抗的实部R2p由高阻变为它饱和时的最佳负载阻抗。而按照传统的设计，A-A1界面的R1和R2很难由匹配微波网络变换成满足上面条件的B-B1界面的R1c和R2p。也就是说，当在某一功率等级下设计了Doherty功放的匹配电路，使得载波功放的负载阻抗在该功率等级下为最佳，但是，在其它功率等级下，由于A-A1界面的R1和R2与B-B1界面的R1c和R2p不一致，所以此时载波功放和峰值功放的负载阻抗不是处于最佳，使得此时Doherty功放没有很好的信号功率，从而降低了Doherty功放的效率，亦即这种Doherty功放只在某个功率等级附近有较高的效率，而在其它功率等级的效率并不高。

另外，Doherty功放的核心思想是有源负载迁移，这种负载迁移特征会使主功放保持饱和的情况下能够给负载输出更多的电流，从而使功放的整体效率保持较高，线性度不会恶化，直到峰值功放达到饱和，峰值功放对载波功放的负载牵引就是要保证载波功放的负载阻抗在各个功率等级上都要保证为最佳，由于A-A1界面的阻抗变化和B-B1界面的阻抗变化不能同步，因此传统的设计很难做到这一点。

发明内容

有鉴于此，本发明提出了一种Doherty功放，用以保证载波功放和峰值功放的负载阻抗在较大的功率等级范围内保持为最佳，从而保证Doherty功放在较大的功率等级范围内保持高的效率。

根据上述目的，本发明提供了一种Doherty功率放大器，包括并联在输入端和输出端的载波功放和峰值功放、连接在载波功放和输出端之间的载波功放的λ/4传输线和连接在输入端和峰值功放之间的峰值功放的λ/4传输线，所述Doherty功率放大器进一步包括：级联在载波功放和载波功放的λ/4传输线之间的第一λ/4阻抗变换器件和第二λ/4阻抗变换器件；级联在峰值功放和输出端之间的第三λ/4阻抗变换器件和第四λ/4阻抗变换器件。

所述λ/4阻抗变换器件为λ/4阻抗变换线或两端具有并联到地的电容的λ/8阻抗变换线。

较佳地，所述第三λ/4阻抗变换器件与第一λ/4阻抗变换器件相同；所述第四阻λ/4阻抗变换器件与第二λ/4阻抗变换器件相同。

在上述技术方案中，所述第一λ/4阻抗变换器件和第二λ/4阻抗变换器件的阻抗值在不同功率等级下满足 ${\mathrm{RL}}_{\mathrm{opt}}=\left(\frac{{Z_{m1}}^2}{{Z_{m2}}^2}\right)R_{\mathrm{opt}};$ 其中RL_opt为在载波功放输出端的最佳负载阻抗值，R_opt为在第二λ/4阻抗变换器件与载波功放λ/4传输线连接处的最佳负载阻抗值，Z_m1为第一λ/4阻抗变换器件的阻抗值，Z_m2为第二λ/4阻抗变换器件的阻抗值。

在上述技术方案中，所述第一λ/4阻抗变换器件和第二λ/4阻抗变换器件的阻抗值在不同功率等级下满足 ${\mathrm{RL}}_{\mathrm{opt}}=\left(\frac{{Z_{m1}}^2}{{Z_{m2}}^2}\right)R_{\mathrm{opt}};$ 其中RL_opt为在载波功放输出端的最佳负载阻抗值，R_opt为在第二λ/4阻抗变换器件与载波功放λ/4传输线连接处的最佳负载阻抗值，Z_m1为第一λ/4阻抗变换器件的阻抗值，Z_m2为第二λ/4阻抗变换器件的阻抗值。而所述第三λ/4阻抗变换器件和第四λ/4阻抗变换器件的阻抗值在不同功率等级下满足 ${\mathrm{RL}}_{\mathrm{opt}}=\left(\frac{{Z_{m3}}^2}{{Z_{m4}}^2}\right)R_{\mathrm{opt}};$ 其中RL_opt为在峰值功放输出端的最佳负载阻抗值，R_opt为在第四λ/4阻抗变换器件与峰值功放λ/4传输线连接处的最佳负载阻抗值，Z_m3为第三λ/4阻抗变换器件的阻抗值，Z_m4为第四λ/4阻抗变换器件的阻抗值。

进一步，在第一λ/4阻抗变换器件与第二λ/4阻抗变换器件之间连接有奇次谐波分量开路阻抗器件且在第二λ/4阻抗变换器件和载波功放的λ/4传输线之间连接有偶次谐波分量开路阻抗器件；或在第一λ/4阻抗变换器件与第二λ/4阻抗变换器件之间连接有偶次谐波分量短路阻抗器件且在第二λ/4阻抗变换器件和载波功放的λ/4传输线之间连接有奇次谐波分量短路阻抗器件；或在第一λ/4阻抗变换器件与第二λ/4阻抗变换器件之间连接有偶次谐波分量开路阻抗器件且在第二λ/4阻抗变换器件和载波功放的λ/4传输线之间连接有奇次谐波分量开路阻抗器件；或在第一λ/4阻抗变换器件与第二λ/4阻抗变换器件之间连接有奇次谐波分量短路阻抗器件且在第二λ/4阻抗变换器件和载波功放的λ/4传输线之间连接有偶次谐波分量短路阻抗器件。

进一步，在第三λ/4阻抗变换器件与第四λ/4阻抗变换器件之间连接有奇次谐波分量开路阻抗器件且在第四λ/4阻抗变换器件和输出端之间连接有偶次谐波分量开路阻抗器件；或在第三λ/4阻抗变换器件与第四λ/4阻抗变换器件之间连接有偶次谐波分量短路阻抗器件且在第四λ/4阻抗变换器件和输出端之间连接有奇次谐波分量短路阻抗器件；或在第三λ/4阻抗变换器件与第四λ/4阻抗变换器件之间连接有偶次谐波分量开路阻抗器件且在第四λ/4阻抗变换器件和输出端之间连接有奇次谐波分量开路阻抗器件；或在第三λ/4阻抗变换器件与第四λ/4阻抗变换器件之间连接有奇次谐波分量短路阻抗器件且在第四λ/4阻抗变换器件和输出端之间连接有偶次谐波分量短路阻抗器件。

优选地，所述奇次谐波分量开路阻抗器件为三次谐波的λ/4开路阻抗变换线或三次谐波的λ/4开路LC谐振网络；和/或所述偶次谐波分量开路阻抗器件为基频的λ/8开路阻抗变换线或基频的λ/8开路LC谐振网络；和/或所述奇次谐波分量短路阻抗器件为三次谐波的λ/4短路阻抗变换线或三次谐波的λ/4短路LC谐振网络；和/或所述偶次谐波分量短路阻抗器件为基频的λ/8短路阻抗变换线或基频的λ/8短路LC谐振网络。

从上述方案中可以看出，由于本发明在载波功放和载波功放的λ/4传输之间和峰值功放和输出端之间分别增加了两个级联的λ/4阻抗变换线，使得载波功放和峰值功放输出处的负载阻抗与封装后功放输出处的负载阻抗变化同步，从而保证载波功放和峰值功放的负载阻抗在较大的功率等级范围内保持为最佳，保证Doherty功放在较大的功率等级范围内保持高的效率。本发明进一步将载波功放和/或峰值功放设计成F类功放或反F类功放，从而进一步提高了Doherty功放的效率，并且也简化了Doherty功放匹配电路的设计。

附图说明

图1为Doherty功放的基本原理图；

图2为现有技术中通常的Doherty功放的设计结构图；

图3为峰值功放开始工作以前R1和R2的值；

图4为峰值功放开始达到饱和以后的R1和R2的值；

图5为Doherty功放设计中负载阻抗的参考面A-A1以及B-B1；

图6为根据本发明第一实施例的Doherty功放的结构示意图；

图7为F类功放的设计原理图；

图8为载波功放为F类功放的Doherty功放的结构示意图；

图9为载波功放为反F类功放的Doherty功放的结构示意图；

图10为载波功放为F类功放的Doherty功放的另一种结构示意图；

图11为载波功放为反F类功放的Doherty功放的另一种结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下举实施例对本发明进一步详细说明。

根据本发明第一实施例的Doherty功放如图6所示。参照图6，与一般的Doherty功放相比，本发明第一实施例中的Doherty功放进一步包括了级联在载波功放信号路径中载波功放和载波功放的λ/4传输线之间的第一λ/4阻抗变换器件和第二λ/4阻抗变换器件，以及级联在峰值功放信号路径中峰值功放和输出端之间的第二λ/4阻抗变换器件和第四λ/4阻抗变换器件，它们的阻抗值分别为Zm1、Zm2、Zm3和Zm4。这些λ/4阻抗变换器件可以是λ/4阻抗变换线，也可以是两端具有并联到地的电容的λ/8阻抗变换线，下面的叙述中以λ/4阻抗变换线为例。需要注意的是，为了使得示意图更加简明，在图6和后面的图中均未画出输入offset线和输出offset线以及其它部件，这并不表示这些Doherty功放中不包括这些部件。

与图5相比，Ropt为载波功放在A-A1处的负载阻抗的实部，RLopt为载波功放在B-B1处的负载阻抗的实部。根据图6的结构可以得到 ${\mathrm{RL}}_{\mathrm{opt}}=\left(\frac{{Z_{m1}}^2}{{Z_{m2}}^2}\right)R_{\mathrm{opt}},$ 由于Zm1和Zm2是常数，所以Ropt和RLopt的变化是同步的，亦即图5中A-A1界面处的负载阻抗变化和B-B1界面处的负载阻抗变化变为同步了。这样通过Zm1、Zm2以及Doherty功放特有的有源负载牵引作用，就可以使得Doherty功放在较大的功率等级内具有较高的效率。

Zm1和Zm2可以是任意设置的。优选地，可以通过如下的方法得到：将载波功放在不同功率等级下的最佳负载阻抗Ropt和RLopt代入 ${\mathrm{RL}}_{\mathrm{opt}}=\left(\frac{{Z_{m1}}^2}{{Z_{m2}}^2}\right)R_{\mathrm{opt}},$ 根据这些方程联立方程组，通过解方程组得到Zm1和Zm2。其中载波功放在不同功率等级下的最佳负载阻抗可以用电子设计自动化(EDA)仿真软件中提供的负载阻抗牵引(LOAD_PULL)的仿真设计方法得到，也可以用LOAD_PULL测试仪得到。

峰值功放信号路径中的Zm3和Zm4的设置与载波功放信号路径中的Zm1和Zm2相似。Zm3和Zm4可以是任意设置的。优选地，可以通过如下的方法得到：将峰值功放在不同功率等级下的最佳负载阻抗Ropt和RLopt代入 ${\mathrm{RL}}_{\mathrm{opt}}=\left(\frac{{Z_{m3}}^2}{{Z_{m4}}^2}\right)R_{\mathrm{opt}},$ 根据这些方程联立方程组，通过解方程组得到Zm3和Zm4。同样，峰值功放在不同功率等级下的最佳负载阻抗可以用电子设计自动化(EDA)仿真软件中提供的负载阻抗牵引(LOAD_PULL)的仿真设计方法得到，也可以用LOAD_PULL测试仪得到。

另外，为了简化设计过程，一般取第三λ/4阻抗变换器件与第一λ/4阻抗变换器件相同，第四阻λ/4阻抗变换器件与第二λ/4阻抗变换器件相同。

进一步，由于图6中的载波功放和峰值功放后面具有λ/4阻抗变换线，从而可以将载波功放和峰值功放设计成F类(Class F)功放或者反F类功放，进一步提高Doherty功放的效率。

图7是F类功放的原理图。F类功放的基本原理是LC低通滤波器和负载阻抗R_L并联对载波信号所有的奇次谐波分量在R_L处呈现出低阻，经过λ/4阻抗变换线后在功率管的漏极处呈现出高阻，而对于所有的偶次谐波项则在漏极处呈现出低阻，由傅立叶变换知，附加的奇次谐波项使得三极管的输出漏极处的电压波形呈现出方波，三极管从导通到关断产生一个比较陡峭的过渡，减小了漏极处电压和电流的重叠区，从而降低了器件的功耗提高器件的效率。图6中的λ/4阻抗变换线在整个Class F的实现中起到了非常重要的作用，使功放匹配电路的设计简单了很多，而一般普通Doherty匹配电路设计中缺少λ/4阻抗变换线，因此不能将载波功放或峰值功放设计成F类功放。

图8中所示的是将本发明第一实施例中的载波功放设计成F类功放的情况。如图8所示，在第一λ/4阻抗变换线与第二λ/4阻抗变换线之间连接有奇次谐波分量开路阻抗器件，而在第二λ/4阻抗变换线和载波功放的λ/4传输线之间连接有偶次谐波分量开路阻抗器件。这里的奇次谐波分量开路阻抗器件可以是三次谐波(3f₀)的λ/4开路阻抗变换线，也可以是3f₀的λ/4开路LC谐振网络，下面以3f₀的λ/4开路阻抗变换线为例说明。这里的所述偶次谐波分量开路阻抗器件可以是为基频(f₀)的λ/8开路阻抗变换线，也可以是f₀的λ/8开路LC谐振网络，下面以f₀的λ/8开路阻抗变换线为例说明。

参见图8，3f₀的λ/4开路阻抗变换线使得载波功率管的输出漏极处对奇次谐波分量呈现高阻，f₀的λ/8开路阻抗变换线使得载波功率管的输出漏极处对偶次谐波分量呈现出低阻，这样载波功放管输出漏极处的电压波形呈现出方波，载波功放表现为一个高效的F类功放。

图9是所示的是将本发明第一实施例中的载波功放设计成反F类功放的情况。如图9所示，在第一λ/4阻抗变换线与第二λ/4阻抗变换线之间连接有f₀的λ/8开路阻抗变换线，而在第二λ/4阻抗变换线和载波功放的λ/4传输线之间连接有3f₀的λ/4开路阻抗变换线。

参见图9，3f₀的λ/4开路阻抗变换线使得载波功率管的输出漏极处对奇次谐波分量呈现低阻，f₀的λ/8开路阻抗变换线使得载波功率管的输出漏极处对偶次谐波分量呈现出高阻，这样载波功放管输出漏极处的电流波形呈现出方波，载波功放表现为一个高效的反F类功放。

图10中所示的是将本发明第一实施例中的载波功放设计成F类功放的另一种情况。如图10所示，在第一λ/4阻抗变换线与第二λ/4阻抗变换线之间连接有偶次谐波分量短路阻抗器件，而在第二λ/4阻抗变换器件和载波功放的λ/4传输线之间连接有奇次谐波分量短路阻抗器件。这里的所述偶次谐波分量短路阻抗器件可以是为f₀的λ/8短路阻抗变换线，也可以是f₀的λ/8短路LC谐振网络，下面以f₀的λ/8短路阻抗变换线为例说明。这里的奇次谐波分量短路阻抗器件可以是3f₀的λ/4短路阻抗变换线，也可以是3f₀的λ/4短路LC谐振网络，下面以3f₀的λ/4短路阻抗变换线为例说明。

参见图10，f₀的λ/8短路阻抗变换线使得载波功率管的输出漏极处对奇次谐波分量呈现高阻，而3f₀的λ/4短路阻抗变换线使得载波功率管的输出漏极处对偶次谐波分量呈现出低阻，这样载波功放管输出漏极处的电压波形呈现出方波，载波功放表现为一个高效的F类功放。

图11是所示的是将本发明第一实施例中的载波功放设计成反F类功放的另一种情况。如图11所示，在第一λ/4阻抗变换线与第二λ/4阻抗变换线之间连接有3f₀的λ/4短路阻抗变换线，而在第二λ/4阻抗变换器件和载波功放的λ/4传输线之间连接有f₀的λ/8短路阻抗变换线。

参见图11，f₀的λ/8短路阻抗变换线使得载波功率管的输出漏极处对奇次谐波分量呈现低阻，3f₀的λ/4短路阻抗变换线使得载波功率管的输出漏极处对偶次谐波分量呈现出高阻，这样载波功放管输出漏极处的电流波形呈现出方波，载波功放表现为一个高效的反F类功放。

以上图8至图11描述了将载波功放设计成F类或反F类的情况，峰值功放与此相似。以图8为例，只需要在第三λ/4阻抗变换线和第四λ/4阻抗变换线之间连接有3f₀开路阻抗线，并且在第四λ/4阻抗变换线与输出端之间连接有f₀的λ/8开路阻抗线，就可以将峰值功放设计成F类功放。其它情况与此类似，这里不再赘述。

在本发明的实施例中，可以只将载波功放设计成F类功放或反F类功放，也可以只将峰值功放设计成F类功放或反F类功放，还可以将载波功放和峰值功放同时设计成F类功放或反F类功放，或者将载波功放和峰值功放分别设计成F类功放或反F类功放。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1、一种杜赫提Doherty功率放大器，包括并联在输入端和输出端的载波功放和峰值功放、连接在载波功放和输出端之间的载波功放的四分之一波长λ/4传输线和连接在输入端和峰值功放之间的峰值功放的λ/4传输线，其特征在于，所述Doherty功率放大器进一步包括：

级联在载波功放和载波功放的λ/4传输线之间的第一λ/4阻抗变换器件和第二λ/4阻抗变换器件；

级联在峰值功放和输出端之间的第三λ/4阻抗变换器件和第四λ/4阻抗变换器件。

2、根据权利要求1所述的Doherty功率放大器，其特征在于，所述λ/4阻抗变换器件为λ/4阻抗变换线或两端具有并联到地的电容的λ/8阻抗变换线。

3、根据权利要求1所述的Doherty功率放大器，其特征在于，所述第三λ/4阻抗变换器件与第一λ/4阻抗变换器件相同；所述第四阻λ/4阻抗变换器件与第二λ/4阻抗变换器件相同。

4、根据权利要求1或3所述的Doherty功率放大器，其特征在于，所述第一λ/4阻抗变换器件和第二λ/4阻抗变换器件的阻抗值在不同功率等级下满足 ${\mathrm{RL}}_{\mathrm{opt}}=\left(\frac{{Z_{m1}}^2}{{Z_{m2}}^2}\right)R_{\mathrm{opt}};$ 其中RL_opt为在载波功放输出端的最佳负载阻抗值，R_opt为在第二λ/4阻抗变换器件与载波功放λ/4传输线连接处的最佳负载阻抗值，Z_m1为第一λ/4阻抗变换器件的阻抗值，Z_m2为第二λ/4阻抗变换器件的阻抗值。

5、根据权利要求1所述的Doherty功率放大器，其特征在于，

所述第一λ/4阻抗变换器件和第二λ/4阻抗变换器件的阻抗值在不同功率等级下满足 ${\mathrm{RL}}_{\mathrm{opt}}=\left(\frac{{Z_{m1}}^2}{{Z_{m2}}^2}\right)R_{\mathrm{opt}};$ 其中RL_opt为在载波功放输出端的最佳负载阻抗值，R_opt为在第二λ/4阻抗变换器件与载波功放λ/4传输线连接处的最佳负载阻抗值，Z_m1为第一λ/4阻抗变换器件的阻抗值，Z_m2为第二λ/4阻抗变换器件的阻抗值；

所述第三λ/4阻抗变换器件和第四λ/4阻抗变换器件的阻抗值在不同功率等级下满足 ${\mathrm{RL}}_{\mathrm{opt}}=\left(\frac{{Z_{m3}}^2}{{Z_{m4}}^2}\right)R_{\mathrm{opt}};$ 其中RL_opt为在峰值功放输出端的最佳负载阻抗值，R_opt为在第四λ/4阻抗变换器件与峰值功放λ/4传输线连接处的最佳负载阻抗值，Z_m3为第三λ/4阻抗变换器件的阻抗值，Z_m4为第四λ/4阻抗变换器件的阻抗值。

6、根据权利要求1所述的Doherty功率放大器，其特征在于，

在第一λ/4阻抗变换器件与第二λ/4阻抗变换器件之间连接有奇次谐波分量开路阻抗器件且在第二λ/4阻抗变换器件和载波功放的λ/4传输线之间连接有偶次谐波分量开路阻抗器件；或

在第一λ/4阻抗变换器件与第二λ/4阻抗变换器件之间连接有偶次谐波分量短路阻抗器件且在第二λ/4阻抗变换器件和载波功放的λ/4传输线之间连接有奇次谐波分量短路阻抗器件；或

在第一λ/4阻抗变换器件与第二λ/4阻抗变换器件之间连接有偶次谐波分量开路阻抗器件且在第二λ/4阻抗变换器件和载波功放的λ/4传输线之间连接有奇次谐波分量开路阻抗器件；或

在第一λ/4阻抗变换器件与第二λ/4阻抗变换器件之间连接有奇次谐波分量短路阻抗器件且在第二λ/4阻抗变换器件和载波功放的λ/4传输线之间连接有偶次谐波分量短路阻抗器件。

7、根据权利要求1或6所述的Doherty功率放大器，其特征在于，

在第三λ/4阻抗变换器件与第四λ/4阻抗变换器件之间连接有奇次谐波分量开路阻抗器件且在第四λ/4阻抗变换器件和输出端之间连接有偶次谐波分量开路阻抗器件；或

在第三λ/4阻抗变换器件与第四λ/4阻抗变换器件之间连接有偶次谐波分量短路阻抗器件且在第四λ/4阻抗变换器件和输出端之间连接有奇次谐波分量短路阻抗器件；或

在第三λ/4阻抗变换器件与第四λ/4阻抗变换器件之间连接有偶次谐波分量开路阻抗器件且在第四λ/4阻抗变换器件和输出端之间连接有奇次谐波分量开路阻抗器件；或

在第三λ/4阻抗变换器件与第四λ/4阻抗变换器件之间连接有奇次谐波分量短路阻抗器件且在第四λ/4阻抗变换器件和输出端之间连接有偶次谐波分量短路阻抗器件。

8、根据权利要求6所述的Doherty功率放大器，其特征在于，

所述奇次谐波分量开路阻抗器件为三次谐波的λ/4开路阻抗变换线或三次谐波的λ/4开路LC谐振网络；和/或

所述偶次谐波分量开路阻抗器件为基频的λ/8开路阻抗变换线或基频的λ/8开路LC谐振网络；和/或

所述奇次谐波分量短路阻抗器件为三次谐波的λ/4短路阻抗变换线或三次谐波的λ/4短路LC谐振网络；和/或

所述偶次谐波分量短路阻抗器件为基频的λ/8短路阻抗变换线或基频的λ/8短路LC谐振网络。

9、根据权利要求7所述的Doherty功率放大器，其特征在于，

所述奇次谐波分量开路阻抗器件为三次谐波的λ/4开路阻抗变换线或三次谐波的λ/4开路LC谐振网络；和/或

所述偶次谐波分量开路阻抗器件为基频的λ/8开路阻抗变换线或基频的λ/8开路LC谐振网络；和/或

所述奇次谐波分量短路阻抗器件为三次谐波的λ/4短路阻抗变换线或三次谐波的λ/4短路LC谐振网络；和/或

所述偶次谐波分量短路阻抗器件为基频的λ/8短路阻抗变换线或基频的λ/8短路LC谐振网络。

Images