CN1834761A - 液晶显示器 - Google Patents

Abstract

本发明在有源式矩阵液晶显示器的像素电极两侧各增加一补偿分支电极，由此补偿像素电极因工艺偏移与数据线所产生的寄生电容，使像素电极与左右两边的数据线的寄生电容平衡。而在使用点反转驱动或直行反转驱动的情形下，又能平衡寄生电容的效应，同时减低串扰或其它因曝光接合处产生的不均所造成的寄生电容不平衡。

Description

液晶显示器

技术领域

本发明涉及一种薄膜晶体管液晶显示器元件结构与工艺，特别是涉及可以补偿像素电极与信号线之间的寄生电容的设计。

背景技术

一般而言，液晶面板容易因工艺偏差造成数据线与像素电极重叠偏移，使得像素电极与数据线过于接近，产生如图1所示的寄生电容(parasiticcapacitance between pixel and data line，Cpd、Cpd’)，而过大的寄生电容将导致串扰(cross talk)现象；或由于曝光接合处产生的差异，亦容易造成重叠偏移而产生曝光接合不均(shot mura)等问题影响画质。这些都是影响像素电极开口率大小设计的主要因素之一。

因此，为减少寄生电容效应并达到高开口率的需求，现有技术利用不同的设计方式来加以解决，譬如用遮蔽电容(shielding Cs)，和在数据线与像素电极间加一层聚合物绝缘薄膜(polymer insulator film)。其中，多加一层聚合物绝缘薄膜的设计，虽可以减少寄生电容效应，并能让像素电极跨越数据线而达到高开口率，然而，影响聚合物绝缘薄膜减少寄生电容效应的参数，主要取决于所选聚合物绝缘薄膜的介电系数，以及聚合物绝缘薄膜的膜厚大小，亦即像素电极与数据线距离的大小。可是受限于聚合物绝缘薄膜材料开发，与其介电系数值和膜厚又可能受其它工艺步骤影响而改变，故仍会影响寄生电容被减少的能力。因此，像素电极与数据线重叠部分的大小差异，还是会造成Cpd与Cpd’的不平衡，而产生串扰或其它缺陷。

此外，为解决寄生电容所造成的效应，目前也有利用点反转(dot inversion)或直行反转(column inversion)等方式驱动的液晶面板，以使相邻数据线同时间送出的信号正负极性相反，进而让Cpd与Cpd’相抵消。而且，若同时让像素电极跨越左右两边数据线上的面积固定，更可将ΔCpd减到最小。

但是，虽然在光掩模的布局设计上，可以固定像素电极与数据线的重叠面积，如图2所示，图2为原始光掩模的像素电极与数据线重叠的示意图。在原始的光掩模设计中，各像素电极20与左右两侧数据线26、28重叠的面积相等。然而在实际生产工艺上，原先的设计值却可能因为黄光工艺而产生不同对位层的偏移，而发生如图3所绘示的实际面板上像素电极30与左右数据线36、38的重叠面积变异的状况，造成像素电极30与左侧数据线36的重叠面积大于像素电极30与右侧数据线38的重叠面积，导致寄生电容的不平衡。

发明内容

本发明提供一种可以补偿像素电极与信号线之间的寄生电容的薄膜晶体管液晶显示器元件的结构与工艺，以解决现有寄生电容所造成的效应。

根据本发明的权利要求，其在原像素电极两侧各增加一补偿分支电极，以补偿像素电极因工艺偏移与数据线所产生的寄生电容，使像素电极与左右两边的数据线的寄生电容平衡。因此，在使用点反转驱动或直行反转驱动(相邻数据线正负极性相反)的情形下，可以平衡Cpd与Cpd’的效应，并同时减低串扰或其它因曝光接合处产生的不均Cpd、Cpd’不平衡所造成的均Cpd、Cpd’不平衡的现象。

由于本发明具有补偿像素电极的设计，故可有效解决因工艺偏差使数据线与像素电极重叠偏移，以及产生串扰或由于曝光接合处产生的不均等影响画质的问题。此外，本发明不限于直线型数据线的设计，其亦可应用于锯齿状数据线的设计，及以三角型(delta)排列像素设计的液晶显示器。

附图说明

图1所绘示为液晶面板寄生电容示意图。

图2所绘示为现有原始光掩模的像素电极与数据线重叠的示意图。

图3所绘示为现有实际面板的像素电极与左右数据线的重叠面积变异的示意图。

图4所绘示为本发明像素电极与数据线布局设计的示意图。

图5所绘示为本发明像素电极往左或右偏移时的补偿示意图。

图6所绘示为本发明像素电极与数据线布局设计的示意图。

图7所绘示为本发明像素电极往左或右偏移时的补偿示意图。

图8所绘示为本发明像素电极与数据线布局设计的示意图。

图9所绘示为本发明像素电极往左或右偏移时的补偿示意图。

图10所绘示为本发明像素电极与数据线布局设计的示意图。

图11所绘示为本发明像素电极与数据线布局设计的示意图。

图12所绘示为本发明像素电极往左或右偏移时的补偿示意图。

图13所绘示为本发明像素电极与数据线布局设计的示意图。

图14～17所绘示为本发明应用于锯齿状数据线与像素电极布局设计的示意图。

图18、19所绘示为本发明应用于三角型排列像素的数据线与像素电极布局设计的示意图。

简单符号说明

20、30、40、50、70、80、90、100、110、120、130、140、150：像素电极；

42、52、72、82、95、102、112、122、132：第一分支电极；

44、54、74、84、96、104、114、124、134：第二分支电极；

26、36、46、56、76、86、97、146、156：第一数据线；

28、38、48、58、78、88、98、148、158：第二数据线；

91：第一分支数据线；

92：第二分支数据线；

93：第三分支数据线；

94：第四分支数据线；

106、116、126、136：第一锯齿状数据线；

108、118、128、138：第二锯齿状数据线；

141、151：第一子像素电极；

142、152：第二子像素电极；

143、153：第三数据线；

具体实施方式

本发明利用在像素电极两侧各增加一补偿分支电极，以补偿像素电极因工艺偏移与数据线所产生的寄生电容，使像素电极与左右两边的数据线的寄生电容得以补偿平衡，其优选实施方式可概述如下：

实施例一：

请参考图4，图4为原始光掩模的像素电极与数据线布局设计的示意图。如图4所示，像素电极40刚好切齐数据线46、48，亦即不与两侧的数据线46、48相重叠，而补偿用的第一分支电极42及第二分支电极44分别配置在像素电极40相对于数据线46、48的另一侧，且第一分支电极42及第二分支电极44与像素电极40电连接在一起。

请参考图5，图5为实际工艺的面板上像素电极40与左右数据线46、48的重叠面积变异的补偿示意图。如图5所示，当因黄光工艺产生对位偏移等变异，而使像素电极40往左偏移时，会同时增加像素电极40与其左侧的第一数据线46重叠的面积A(以下各图中重叠部分皆以斜线表示)，以及第二分支电极44与其左侧的第二数据线48重叠的面积B，而且两者增加的面积是一样的，亦即A＝B。反之，当像素电极40往右偏移时，则会同时增加第一分支电极42与其右侧的第一数据线46重叠的面积A，以及像素电极40与其右侧的第二数据线48重叠的面积B，而且两者增加的面积亦是一样的，亦即A＝B。因此补偿偏移重叠的面积相同。

实施例二：

请参考图6，图6为原始光掩模的像素电极与数据线布局设计的示意图。如图6所示，像素电极50、第一分支电极52及第二分支电极54分别与数据线56、58有重叠，而且像素电极50与第一数据线56重叠的面积为A’，像素电极50与第二数据线58重叠的面积为B，第一分支电极52与第一数据线56重叠的面积为A，第二分支电极54与第二数据线58重叠的面积为B’。

请参考图7，图7为实际工艺的面板上像素电极50与左右数据线56、58的重叠面积变异的补偿示意图。如图7所示，当因黄光工艺产生对位偏移等变异，而使像素电极50往左偏移时，会增加像素电极50与其左侧的第一数据线56重叠面积A’的大小，以及第二分支电极54与其左侧的第二数据线58重叠面积B’的大小，而且会同时减少第一分支电极52与其右侧的第一数据线56重叠面积A的大小，以及像素电极50与其右侧的第二数据线58重叠面积B的大小；反之，像素电极50往右偏移时，则会增加像素电极50与其右侧的第二数据线58重叠面积B的大小，以及第一分支电极52与其右侧的第一数据线56重叠面积A的大小，而且会同时减少第二分支电极54与其左侧的第二数据线58重叠面积B’的大小，以及像素电极50与其左侧的第一数据线56重叠面积A’的大小。

然而，不论像素电极50因曝光对位工艺向左或向右偏移，在本实施例中，第一分支电极52与第一数据线56重叠的面积加上像素电极50与第一数据线56重叠的面积可以等于像素电极50与第二数据线58重叠的面积加上第二分支电极54与第二数据线58重叠的面积，亦即A+A’面积可以等于B+B’，以使ΔCpd减到最小。

实施例三：

请参考图8，图8为原始光掩模的像素电极与数据线布局设计的示意图。如图8所示，像素电极70切齐第一数据线76的右侧，而与像素电极70电连接的第二分支电极74则与第二数据线78的右侧相切齐。其中，像素电极70与第二数据线78的重叠面积为C，而与像素电极70电连接的第一分支电极72与第一数据线76的重叠面积为D，且像素电极70与第二数据线78的重叠面积等于与像素电极70电连接的第一分支电极72与第一数据线76的重叠面积，即C等于D。

请参考图9，图9为实际工艺的面板上像素电极70与左右数据线76、78的重叠面积变异的补偿示意图。如图9所示，当因黄光工艺产生对位偏移等变异，而使像素电极70往左偏移时，会使像素电极70与其左侧的第一数据线76形成一重叠面积D’，以及使第二分支电极74与其左侧的第二数据线78形成一重叠面积C’，而且会同时减少第一分支电极72与其右侧的第一数据线76重叠面积D的大小，以及减少像素电极70与其右侧的第二数据线78重叠面积C的大小，但C+C’仍等于或接近D+D’；反之，像素电极70往右偏移时，则会增加像素电极70与其右侧的第二数据线78重叠面积C的大小，以及第一分支电极72与其右侧的第一数据线76重叠面积D的大小，而且重叠面积C的增加大小会等于重叠面积D的增加大小。

值得注意的是，本实施例的原始光掩模所设计的重叠的区域可同时位于第一数据线76及第二数据线78的左侧，如图8所示，或同时位于第一数据线76及第二数据线78的右侧，如图10所示。当像素电极70向左或向右偏移时，数据线76、78与各电极70、72、74于左右两侧的总重叠面积都会相同。

实施例四：

请参考图11，图11为原始光掩模的像素电极与数据线布局设计的示意图。如图11所示，像素电极80同时与第一数据线86左侧及第二数据线88右侧相切齐。其中，与像素电极80电连接的第一分支电极82与第一数据线86的重叠面积为E，与像素电极80电连接的第二分支电极84与第二数据线88的重叠面积为F，且与像素电极80电连接的第一分支电极82与第一数据线86的重叠面积等于与像素电极80电连接的第二分支电极84与第二数据线88的重叠面积，即E等于F。

同样地，如图12所示，当因黄光工艺产生对位偏移等变异，而使像素电极80向左或向右偏移时，数据线86、88与各电极80、82、84于左右两侧的总重叠面积都会相同。

实施例五：

本发明的补偿偏移所造成的Cpd设计，亦可以应用在数据线的部份分段，而这些分段可以由分支数据线来达到。如图13所示，第一分支数据线91及第二分支数据线92电连接而成第一数据线97，第三分支数据线93及第四分支数据线94电连接而成第二数据线98。而且像素电极90同时切齐分支数据线92及分支数据线93，第一分支电极95切齐分支数据线92，第二分支电极96切齐分支数据线93。当像素电极90向左或向右偏移时，分支数据线92、93与各电极90、92、94于左右两侧的总重叠面积都会相同。此外，其它分支数据线与像素电极及分支电极的重叠情况类似实施例一至四，在此不多加赘述。本发明补偿偏移所造成的Cpd设计不限于直线型数据线的设计，亦可应用于锯齿状(zigzag)数据线的设计，实施方式如下所述。

实施例六：

如图14所示，像素电极100部份切齐第一锯齿状数据线106及第二锯齿状数据线108，与像素电极100电连接的第一分支电极102切齐第一数据线106，而与像素电极100电连接的第二分支电极104切齐第二数据线108。当因黄光工艺产生对位偏移等变异，而使当像素电极100向左或向右偏移时，数据线106、108与各电极100、102、104于左右两侧的总重叠面积都会相同。实施例七：

图15所示为锯齿状数据线的另一补偿偏移所造成的Cpd设计。像素电极110与第一锯齿状数据线116的重叠面积为G’，像素电极110与第二锯齿状数据线118的重叠面积为H，与像素电极110电连接的第一分支电极112与第一锯齿状数据线116的重叠面积为G，与像素电极110电连接的第二分支电极114与第二锯齿状数据线118的重叠面积为H’，且与像素电极110电连接的第一分支电极112与第一锯齿状数据线116的重叠面积加上像素电极110与第一锯齿状数据线116的重叠面积等于像素电极110与第二锯齿状数据线118的重叠面积加上与像素电极110电连接的第二分支电极114与第二锯齿状数据线118的重叠面积，亦即G+G’等于H+H’。当因黄光工艺产生对位偏移等变异，而使当像素电极110向左或向右偏移时，数据线116、118与各电极110、112、114于左右两侧的总重叠面积都会相同。

实施例八：

图16所示为锯齿状数据线的另一补偿偏移所造成的Cpd设计。像素电极120与第一锯齿状数据线126切齐，与像素电极120电连接的第二分支电极124与第二锯齿状数据线128切齐。其中，像素电极120与第二锯齿状数据线128的重叠面积为C’，与像素电极120电连接的第一分支电极122与第一锯齿状数据线126的重叠面积为D’，且像素电极120与第二锯齿状数据线128的重叠面积等于与像素电极120电连接的第一分支电极122与第一锯齿状数据线126的重叠面积，即C’等于D’。此外，本实施例所设计的重叠的区域亦可同时位于第一锯齿状数据线126及第二锯齿状数据线128的左侧，或同时位于第一锯齿状数据线126及第二锯齿状数据线128的右侧。当因黄光工艺产生对位偏移等变异，而使当像素电极120向左或向右偏移时，数据线126、128与各电极120、122、124于左右两侧的总重叠面积会相同。

实施例九：

图17所示为锯齿状数据线的另一补偿偏移所造成的Cpd设计。像素电极130同时与第一锯齿状数据线136及第二锯齿状数据线138部份切齐。其中，与像素电极电连接的第一分支电极132与第一锯齿状数据线136的重叠面积为E’，与像素电极130电连接的第二分支电极134与第二锯齿状数据线138的重叠面积为F’，且与像素电极130电连接的第一分支电极132与第一锯齿状数据线136的重叠面积等于与像素电极130电连接的第二分支电极134与第二锯齿状数据线138的重叠面积，即E’等于F’。当因黄光工艺产生对位偏移等变异，而使当像素电极130向左或向右偏移时，数据线136、138与各电极130、132、134于左右两侧的总重叠面积都会相同。

与上述应用于一般像素排列设计的补偿方式比较，本发明补偿偏移所造成的Cpd设计，亦可应用于以三角型排列像素的设计，而不限于一般阵列式像素排列设计的补偿方式，实施方式如下所述。

实施例十：

如图18所示。像素电极140由彼此电连接的第一子像素电极141及第二子像素电极142组成。其中，第一子像素电极141与第一数据线146重叠的面积为M，第一子像素电极141与第二数据线148重叠的面积为N，第二子像素电极142与第二数据线148重叠的面积为O，第二子像素电极142与第三数据线143重叠的面积为P，而且第一子像素电极141与第一数据线146重叠的面积加上第二子像素电极142与第三数据线143重叠的面积等于第一子像素电极141与第二数据线148重叠的面积加上第二子像素电极142与第二数据线148重叠的面积，即M+P等于N+O时可以使ΔCpd减到最小。当因黄光工艺产生对位偏移等变异，而使当像素电极140向左或向右偏移时，数据线146、148、143与各电极141、142于左右两侧的总重叠面积会相同。

实施例十一：

图19所示为以三角型排列像素的补偿另一种方式。像素电极150由彼此电连接的第一子像素电极151及第二子像素电极152组成。其中，第一子像素电极151与第一数据线156重叠的面积为M’，第一子像素电极151与第二数据线158重叠的面积为N’，第二子像素电极152与第二数据线158重叠的面积为O’，第二子像素电极152与第三数据线153重叠的面积为P’，而且第一子像素电极151与第二数据线158重叠的面积加上第二子像素电极152与第二数据线158重叠的面积等于像素电极150与第二数据线158重叠的面积且等于第一子像素电极151与第一数据线156重叠的面积加上第二子像素电极152与第三数据线153重叠的面积，即N’+O’等于像素电极150与第二数据线158重叠的面积且等于M’+P’时，可以使ΔCpd减到最小。当像素电极150向左或向右偏移，数据线156、158、153与各电极151、152于左右两侧的总重叠面积都会相同。

以上所述皆为本发明利用补偿分支电极的设计，以补偿像素电极因工艺偏移与数据线所产生的寄生电容，使像素电极与左右两边的数据线的寄生电容平衡。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种液晶显示器，包括：

基板；

多个像素电极，位于所述基板上，以像素矩阵阵列排列方式形成；

第一数据线及第二数据线，形成于所述基板上；

多条扫描线形成于所述基板上，所述些扫描线与所述第一数据线及所述第二数据线彼此交错；

第一分支电极，所述第一分支电极与所述第一数据线至少部份重叠，且所述第一分支电极电连接像素电极；以及

第二分支电极，所述第二分支电极与所述第二数据线至少部份重叠，且所述第二分支电极电连接所述像素电极，其中所述第一分支电极及所述第二分支电极位于所述像素电极的相对侧。

2.如权利要求1所述的液晶显示器，其中：

所述像素电极与所述第一数据线的重叠面积为A’；

所述像素电极与所述第二数据线的重叠面积为B；

与所述像素电极电连接的所述第一分支电极与所述第一数据线的重叠面积为A；以及

与所述像素电极电连接的所述第二分支电极与所述第二数据线的重叠面积为B’，且A+A’等于B+B’。

3.如权利要求1所述的液晶显示器，其中：

所述第一数据线及所述第二数据线为锯齿状。

4.如权利要求3所述的液晶显示器，其中：

所述第一分支电极位于所述像素电极一侧的上方，以及

所述第二分支电极位于所述像素电极相对侧的下方。

5.如权利要求3所述的液晶显示器，其中：

所述第一分支电极位于所述像素电极一侧的上方，以及

所述第二分支电极位于所述像素电极相对侧的上方。

6.如权利要求1所述的液晶显示器，其中：

所述第一数据线是由第一分支数据线及第二分支数据线电连接而成，且所述第二分支数据线介于所述第一分支数据线及所述像素电极之间；以及

所述第二数据线是由第三分支数据线及第四分支数据线电连接而成，且所述第三分支数据线介于所述第四分支数据线及所述像素电极之间。

7.如权利要求6所述的液晶显示器，其中：

所述像素电极与所述第二分支数据线至少部份重叠；以及

所述像素电极与所述第三分支数据线至少部份重叠。

8.如权利要求6所述的液晶显示器，其中：

所述像素电极与所述第一分支数据线及所述第二分支数据线至少部份重叠；以及

所述像素电极与所述第三分支数据线及所述第四分支数据线至少部份重叠。

9.一种液晶显示器，包括：

基板；

多个像素电极，位于所述基板上，以像素矩阵阵列排列方式形成；

第一数据线、第二数据线及第三数据线，分别形成于所述基板上；以及

多条扫描线，形成于所述基板上，所述些扫描线与所述第一数据线、所述第二数据线及所述第三数据线彼此交错；

其中至少一像素电极，具有第一子像素电极及第二子像素电极，且所述第一子像素电极及所述第二子像素电极彼此电连接。

10.如权利要求6所述的有源式矩阵液晶显示器，其中：

所述第一子像素电极与所述第一数据线的重叠面积为M；

所述第一子像素电极与所述第二数据线的重叠面积为N；

所述第二子像素电极与所述第二数据线的重叠面积为O；以及

所述第二子像素电极与所述第三数据线的重叠面积为P，且M+P等于N+O。

Images