CN1832126A - 内连线的制造方法以及复合式介电阻挡层的制造方法 - Google Patents
内连线的制造方法以及复合式介电阻挡层的制造方法 Download PDFInfo
- Publication number
- CN1832126A CN1832126A CN 200510054312 CN200510054312A CN1832126A CN 1832126 A CN1832126 A CN 1832126A CN 200510054312 CN200510054312 CN 200510054312 CN 200510054312 A CN200510054312 A CN 200510054312A CN 1832126 A CN1832126 A CN 1832126A
- Authority
- CN
- China
- Prior art keywords
- dielectric barrier
- barrier layer
- layer
- dielectric
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种内连线的制造方法,包括提供一介电层,且介电层中具有多个开口。接着,形成一金属层以填满这些开口。继之,形成第一介电阻挡层,以覆盖介电层与金属层。然后,再于第一介电阻挡层上形成一第二介电阻挡层,利用此第二介电阻挡层修补第一介电阻挡层,以提高工艺的可靠度与成品率。
Description
技术领域
本发明涉及一种半导体工艺,特别是涉及一种内连线的制造方法以及复合式介电阻挡层的制造方法。
背景技术
随着集成电路产业的快速发展,相对于元件的微型化及集成度的增加,芯片的表面已无法供应足够的面积来制作所需的金属内连线。因此,为了配合元件缩小之后所增加金属内连线的需求,而发展出两层以上的金属层设计。尤其是一些功能较为复杂的产品,如微处理器,甚至需要四到五层的金属层,才得以完成其中各元件之间的连结。
因为金属铜具有高抗电致迁移能力(electromigration resistance)与低电阻可以容许信号传递上减少的时间延迟(time delay),所以已被广泛地应用于联机架构中,来取代金属铝作为内连线的材料。
现有的内连线的制造方法先在已具有元件的基底上形成一层介电层,此介电层例如是氧化硅层。之后,进行一各向异性蚀刻工艺,于介电层中形成一开口,此开口例如是可在开口底部曝露出部分元件或在开口底部曝露出部分介电层。接着,于基底上方形成一层铜金属层以填满开口,然后再进行一化学机械研磨工艺,以移除部分铜金属层至曝露出介电层表面。另外,于形成铜金属层之前,为了避免铜金属层与介电层直接接触,而发生交互作用,通常会在开口表面形成一层钽(Ta)材料层或氮化钽(TaN)材料层。
但是,以铜金属作为内连线材料仍有一些问题存在。举例来说,铜金属很容易在低温下氧化,而产生金属铜氧化物。倘若未将之去除,将导致电致迁移(electromigration)效应发生,而影响工艺的可靠度。因此,为了提高可靠度,一般会对铜金属表面进行表面处理工艺,以除去铜表面产生的氧化物。其中,上述的表面处理工艺例如是利用含氢的等离子体处理来减少与清除金属氧化物。
然而,上述的表面处理工艺除了可帮助减少与清除金属氧化物之外,同时也会移除部分的介电层,而造成介电层表面的损伤。特别是,邻近开口顶部的介电层的部分,上述问题将会更为严重。
另外,铜金属也易于扩散到氧化硅以及用于微型电路***的其它介电材料中。所以为了克服使用铜金属的缺点,可在铜金属与邻接层间提供介电阻挡层,以防止铜金属扩散以及保护铜金属表面。然而,由于上述的介电层表面损伤的问题,会使得后续形成的介电阻挡层特别容易在膜层中形成微小裂缝(seam),而此裂缝将会影响工艺的可靠度。
而且,对于利用高密度等离子体化学气相沉积法(HDP-CVD)所形成的介电阻挡层而言,其例如是以高密度等离子体化学气相沉积法沉积一层氮化硅层而形成之,特别容易形成膜层中有小洞(pinhole)的介电阻挡层。其中,这些微小孔洞(包括裂缝与小孔)将成为遗漏(leakage)的路径,举例来说,于后续的工艺中使用到的酸性溶液或气体,例如蚀刻工艺中的蚀刻剂或蚀刻气体,则会沿着这些孔洞而腐蚀铜表面,同样地铜金属也容易由这些孔洞而向外扩散,如此会严重影响工艺的可靠度与成品率。
发明内容
有鉴于此,本发明的目的就是在提供一种内连线的制造方法以及复合式介电阻挡层的制造方法,能够避免因介电阻挡层中的缺陷而影响工艺的可靠度。
本发明的另一目的是提供一种内连线的制造方法以及复合式介电阻挡层的制造方法,能够防止铜金属的氧化与扩散,且可提高工艺的可靠度与成品率。
本发明提出一种内连线的制造方法,包括提供一介电层,且介电层中具有多个开口。接着,形成一金属层以填满这些开口。继之,形成第一介电阻挡层,以覆盖介电层与金属层。然后,再于第一介电阻挡层上形成一第二介电阻挡层,以修补第一介电阻挡层。
本发明还提出一种复合式介电阻挡层的制造方法,适用于一基底上,基底上已形成有介电层,且介电层中具有多个金属内连线,此制造方法包括于介电层上方形成第一介电阻挡层,覆盖金属内连线以及介电层。然后,再于第一介电阻挡层上形成一第二介电阻挡层,以修补第一介电阻挡层,其中第一介电阻挡层与第二介电阻挡层组成一复合式介电阻挡层。
依照本发明的优选实施例,上述形成金属层以填满开口的方法包括形成一金属材料层于介电层上,然后去除部分金属材料层以曝露出介电层表面,接着进行一金属表面处理工艺。其中,上述的金属表面处理工艺包括一等离子体处理工艺。
依照本发明的优选实施例,上述第一介电阻挡层与第二介电阻挡层的厚度总和小于1000。
依照本发明的优选实施例,上述第一介电阻挡层与第二介电阻挡层的材料相同,且第一介电阻挡层与第二介电阻挡层的形成方法不同,其中第一介电阻挡层与第二介电阻挡层的材料包括氮化硅、碳化硅或氮碳化硅。第一介电阻挡层的形成方法包括利用一高密度等离子体化学气相沉积法,且第二介电阻挡层的形成方法包括利用一等离子体增强化学气相沉积法。
依照本发明的优选实施例,上述第一介电阻挡层与第二介电阻挡层的材料不同,且第一介电阻挡层与第二介电阻挡层的形成方法相同,其中第一介电阻挡层与第二介电阻挡层的材料包括氮化硅、碳化硅或氮碳化硅。并且第一介电阻挡层与第二介电阻挡层的形成方法包括一高密度等离子体化学气相沉积法或一等离子体增强化学气相沉积法。
依照本发明的优选实施例,上述金属层的材料包括铜金属。
本发明于金属内连线完成后,在其上方形成一层第一介电阻挡层,并且在第一介电阻挡层上形成一层第二介电阻挡层,以此第二介电阻挡层当做修补材料层,对第一介电阻挡层进行一修补的动作,以改善因第一介电阻挡层所形成的缺陷而导致工艺可靠度不佳的问题。更详细而言,利用本发明可修补第一介电阻挡层中形成的裂缝与小洞等缺陷,且可避免后续工艺中所使用的酸性溶液或气体流入金属层表面而使得表面产生腐蚀现象的问题,并可以防止铜金属经由第一介电阻挡层的缺陷向外扩散的问题,进而可提升工艺的可靠度与成品率。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图作详细说明如下。
附图说明
图1A至图1G所绘示为依照本发明的优选实施例的内连线的制造方法的流程剖面示意图。
简单符号说明
100:基底
102:介电层
103:开口顶部
104:开口
105:材料层
106:金属材料层
106a:金属层
107:金属氧化物
108、110:介电阻挡层
具体实施方式
图1A至图1G所绘示为依照本发明的优选实施例的内连线的制造方法的流程剖面示意图。
首先,请参照图1A,提供一基底100,此基底100中已形成元件(未绘示)。接着,于基底100上形成介电层102,此介电层102的材料例如是氧化硅,而其形成方法例如是化学气相沉积法。另外,上述的介电层102可为一层或者由多层介电材料层所构成,其可视工艺中电路设计需要加以调整。
然后,请参照图1B,于介电层102中形成多个开口104,这些开口104于后续工艺可填入导体材料以作为内连线之用。其中,开口104的形成方法例如是进行一微影与蚀刻工艺。另外,上述的开口104可例如是镶嵌开口、接触窗开口、介层窗开口或沟渠。
接着,请参照图1C,于介电层102上方形成金属材料层106以填入开口104中。另外,于形成金属材料层106之前,可在开口104表面与介电层102表面上形成一层材料层105,以避免后续形成的金属层106与介电层102直接接触,而交互作用。其中,上述的金属材料层106的材料例如是铜金属,而材料层105的材料例如为钽(Ta)或氮化钽(TaN)优选。
继之,请参照图1D,进行一化学机械研磨工艺,以移除部分金属材料层106至曝露出材料层105。然后,再移除部分材料层105至曝露出介电层102表面,以于介电层102中形成金属内连线。
然而,像现有一样,金属层106a表面容易在低温下或空气中氧化而产生金属氧化物107(如图1D所示),此金属氧化物107例如是氧化铜。
接着,请参照图1E,对金属层106a的表面进行一金属表面处理工艺,以去除金属氧化物107。其中,金属表面处理工艺例如是进行一等离子体处理工艺,其例如是使用含氢的等离子体来减少与清除金属氧化物的工艺。但是,此金属表面处理工艺于去除金属氧化物107的同时也会对介电层102表面造成损伤,例如是其会移除部分介电层102表面上的材料,特别是,在邻近开口顶部103处的介电层102,上述的问题更为严重。
之后,请参照图1F,于基底100上方形成一层介电阻挡层108覆盖介电层102与金属层106a,以防止金属层106a产生扩散。但是,因为上述的介电层102表面的损伤,使得介电层102的表面会有粗糙的现象,而造成介电阻挡层108容易产生隙缝或小洞等缺陷。
接着,请参照图1G,于介电阻挡层108上形成一层介电阻挡层110,以修补其下方的介电阻挡层108所产生的缺陷。亦即是,介电阻挡层110可当作是修补材料层,以修补介电阻挡层108中产生的隙缝或小洞,其除了可防止铜金属扩散之外,亦可避免工艺中所使用的酸性溶液或气体沿着隙缝或小洞流入金属层表面而造成腐蚀的现象。其中,上述的介电阻挡层108与介电阻挡层110可组成一复合式介电阻挡层。
本发明的复合式介电阻挡层的厚度例如是小于1000,亦即是,上述的介电阻挡层108与介电阻挡层110的厚度总和例如是小于1000。此外,于工艺中亦不限定形成二层介电阻挡层的复合式介电阻挡层以改善现有的问题,其可视工艺需要进行调整,以形成至少二层或者是多层的复合式介电阻挡层,以提高工艺的可靠度。
在一实施例中,介电阻挡层108与介电阻挡层110的材料相同而此二介电层108、110的形成方法不同,其材料例如是氮化硅、碳化硅或氮碳化硅,且介电阻挡层108与介电阻挡层110例如分别是以高密度等离子体化学气相沉积法与等离子体增强化学气相沉积法形成。另外,介电阻挡层110的材料还可以例如是碳氧化硅。
在另一实施例中,介电阻挡层108与介电阻挡层110的形成方法相同而此二介电层108、110的材料不同,同样地,其利用介电阻挡层110当作修补材料层修补底下的介电阻挡层108,以提高工艺的可靠度。更详细而言,本发明可利用一高密度等离子体化学气相沉积法,形成材料不同的介电阻挡层108与介电阻挡层110。其中,介电阻挡层108的材料例如是氮化硅、碳化硅或氮碳化硅,而介电阻挡层110的材料例如是氮化硅、碳化硅、氮碳化硅或碳氧化硅。另外,本发明亦可利用一等离子体加强化学气相沉积法,形成材料不同的介电阻挡层108与介电阻挡层110。其中,介电阻挡层108的材料例如是氮化硅、碳化硅或氮碳化硅,而介电阻挡层110的材料例如是氮化硅、碳化硅、氮碳化硅或碳氧化硅。
综上所述,本发明可于金属内连线完成后,在表面形成一层介电阻挡层,并且在此介电阻挡层上再形成一层作为修补材料层之用的介电阻挡层,以修补位于下层的介电阻挡层所形成的隙缝或小洞等缺陷(如图1F所示),如此除了可防止铜金属经由下层的介电阻挡层的缺陷向外扩散之外,亦可避免后续工艺中所使用的酸性溶液或气体流入金属层表面,而造成表面腐蚀的现象,进而可改善工艺的可靠度与成品率。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (21)
1、一种内连线的制造方法,包括:
提供一介电层,且该介电层中具有多个开口;
形成一金属层以填满该些开口;
形成一第一介电阻挡层,覆盖该介电层与该金属层;以及
于该第一介电阻挡层上形成一第二介电阻挡层,以修补该第一介电阻挡层。
2、如权利要求1所述的内连线的制造方法,其中形成该金属层以填满该些开口的方法包括:
形成一金属材料层于该介电层上;
去除部分该金属材料层以曝露出该介电层表面;以及
进行一金属表面处理工艺。
3、如权利要求1所述的内连线的制造方法,其中该金属表面处理工艺包括一等离子体处理工艺。
4、如权利要求1所述的内连线的制造方法,其中该第一介电阻挡层与该第二介电阻挡层的厚度总和小于1000。
5、如权利要求1所述的内连线的制造方法,其中该第一介电阻挡层与该第二介电阻挡层的材料相同,且该第一介电阻挡层与该第二介电阻挡层的形成方法不同。
6、如权利要求5所述的内连线的制造方法,其中该第一介电阻挡层与该第二介电阻挡层的材料包括氮化硅、碳化硅或氮碳化硅。
7、如权利要求5所述的内连线的制造方法,其中该第一介电阻挡层的形成方法包括利用一高密度等离子体化学气相沉积法,且该第二介电阻挡层的形成方法包括利用一等离子体增强化学气相沉积法。
8、如权利要求1所述的内连线的制造方法,其中该第一介电阻挡层与该第二介电阻挡层的材料不同,且该第一介电阻挡层与该第二介电阻挡层的形成方法相同。
9、如权利要求8所述的内连线的制造方法,其中该第一介电阻挡层与该第二介电阻挡层的材料包括氮化硅、碳化硅或氮碳化硅。
10、如权利要求8所述的内连线的制造方法,其中该第一介电阻挡层与该第二介电阻挡层的形成方法包括一高密度等离子体化学气相沉积法或一等离子体增强化学气相沉积法。
11、如权利要求1所述的内连线的制造方法,其中该金属层的材料包括铜金属。
12、一种复合式介电阻挡层的制造方法,适用于一基底上,该基底上已形成有一介电层,且该介电层中具有多个金属内连线,该制造方法包括:
于该介电层上方形成一第一介电阻挡层,覆盖该些金属内连线以及该介电层;以及
于该第一介电阻挡层上形成一第二介电阻挡层,以修补该第一介电阻挡层,其中该第一介电阻挡层与该第二介电阻挡层组成一复合式介电阻挡层。
13、如权利要求12所述的复合式介电阻挡层的制造方法,更包括在形成该第一介电阻挡层之前,对该些金属内连线的表面进行一金属表面处理工艺。
14、如权利要求13所述的复合式介电阻挡层的制造方法,其中该金属表面处理工艺包括一等离子体处理工艺。
15、如权利要求12所述的复合式介电阻挡层的制造方法,其中该复合式介电阻挡层的厚度小于1000。
16、如权利要求12所述的复合式介电阻挡层的制造方法,其中该第一介电阻挡层与该第二介电阻挡层的材料相同,且该第一介电阻挡层与该第二介电阻挡层的形成方法不同。
17、如权利要求16所述的复合式介电阻挡层的制造方法,其中该第一介电阻挡层与该第二介电阻挡层的材料包括氮化硅、碳化硅或氮碳化硅。
18、如权利要求16所述的复合式介电阻挡层的制造方法,其中该第一介电阻挡层的形成方法包括利用一高密度等离子体化学气相沉积法,且该第二介电阻挡层的形成方法包括利用一等离子体增强化学气相沉积法。
19、如权利要求12所述的复合式介电阻挡层的制造方法,其中该第一介电阻挡层与该第二介电阻挡层的材料不同,且该第一介电阻挡层与该第二介电阻挡层的形成方法相同。
20、如权利要求19所述的复合式介电阻挡层的制造方法,其中该第一介电阻挡层与该第二介电阻挡层的材料包括氮化硅、碳化硅或氮碳化硅。
21、如权利要求19所述的复合式介电阻挡层的制造方法,其中该第一介电阻挡层与该第二介电阻挡层的形成方法包括一高密度等离子体化学气相沉积法或一等离子体增强化学气相沉积法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510054312 CN1832126A (zh) | 2005-03-08 | 2005-03-08 | 内连线的制造方法以及复合式介电阻挡层的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200510054312 CN1832126A (zh) | 2005-03-08 | 2005-03-08 | 内连线的制造方法以及复合式介电阻挡层的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1832126A true CN1832126A (zh) | 2006-09-13 |
Family
ID=36994275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200510054312 Pending CN1832126A (zh) | 2005-03-08 | 2005-03-08 | 内连线的制造方法以及复合式介电阻挡层的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1832126A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103128650A (zh) * | 2011-12-05 | 2013-06-05 | 无锡华润上华科技有限公司 | 一种化学机械研磨方法 |
CN103390576A (zh) * | 2012-05-09 | 2013-11-13 | 中芯国际集成电路制造(上海)有限公司 | 铜互连结构及其形成方法 |
CN104022070A (zh) * | 2013-02-28 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
CN104299939A (zh) * | 2013-07-16 | 2015-01-21 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
CN104022071B (zh) * | 2013-02-28 | 2017-02-08 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
-
2005
- 2005-03-08 CN CN 200510054312 patent/CN1832126A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103128650A (zh) * | 2011-12-05 | 2013-06-05 | 无锡华润上华科技有限公司 | 一种化学机械研磨方法 |
CN103390576A (zh) * | 2012-05-09 | 2013-11-13 | 中芯国际集成电路制造(上海)有限公司 | 铜互连结构及其形成方法 |
CN104022070A (zh) * | 2013-02-28 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
CN104022070B (zh) * | 2013-02-28 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
CN104022071B (zh) * | 2013-02-28 | 2017-02-08 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
CN104299939A (zh) * | 2013-07-16 | 2015-01-21 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1191623C (zh) | 以金属硬遮罩层制作双镶嵌插销的方法 | |
CN110189985B (zh) | 一种键合结构及其制造方法 | |
CN1129957C (zh) | 一种用于生产具有双重波纹结构的半导体器件的方法 | |
CN1581475A (zh) | 布线结构 | |
CN101063065A (zh) | 半导体晶片的清洗溶液及内连线结构的形成方法 | |
CN1881558A (zh) | 双镶嵌结构、内连结构及其制造方法 | |
CN1832126A (zh) | 内连线的制造方法以及复合式介电阻挡层的制造方法 | |
CN101196691B (zh) | 改善通孔金属连接缺陷的方法 | |
CN1263109C (zh) | 用于低k工艺的铜通孔的铬粘结层 | |
CN101055421A (zh) | 双镶嵌结构的形成方法 | |
CN1238892C (zh) | 双重镶嵌结构的制造方法 | |
KR100871042B1 (ko) | 반도체 상호 접속부 제조 방법 | |
US20030013211A1 (en) | Mend method for breakage dielectric film | |
CN1692481A (zh) | 半导体装置 | |
CN1447413A (zh) | 使用双波纹技术制造半导体器件的方法 | |
CN1917167A (zh) | 金属插塞与接触窗的制作方法 | |
CN1505139A (zh) | 包括由镶嵌工艺形成内连线的半导体器件及其制造方法 | |
CN1949485A (zh) | 半导体结构及其制作方法 | |
CN100336200C (zh) | 半导体装置及其制造方法 | |
CN1492496A (zh) | 形成多层低介电常数双镶嵌连线的制程 | |
US20070166998A1 (en) | Interconnecting process and method for fabricating complex dielectric barrier alyer | |
US6083823A (en) | Metal deposition process for metal lines over topography | |
CN106611743A (zh) | 一种空气隙/铜互连结构的制造方法 | |
KR100246102B1 (ko) | 반도체장치의 상부배선층 형성방법 | |
KR20000033054A (ko) | 반도체 제조공정에서 저저항을 갖는 비어홀 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |