CN1832049A - 存储器寻址错误检测***和方法 - Google Patents
存储器寻址错误检测***和方法 Download PDFInfo
- Publication number
- CN1832049A CN1832049A CNA2006100003772A CN200610000377A CN1832049A CN 1832049 A CN1832049 A CN 1832049A CN A2006100003772 A CNA2006100003772 A CN A2006100003772A CN 200610000377 A CN200610000377 A CN 200610000377A CN 1832049 A CN1832049 A CN 1832049A
- Authority
- CN
- China
- Prior art keywords
- address
- data
- protection information
- storer
- protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1016—Error in accessing a memory location, i.e. addressing error
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
Abstract
公开了一种用于防止存储器寻址错误的***和方法。当将数据写入存储器中的存储位置时,基于该存储位置的地址来计算地址保护信息,并且基于该地址保护信息和数据二者来计算组合的地址与数据保护信息。所述数据和组合的地址与数据保护信息被存储在所述存储位置中。在读操作期间,数据和组合的地址与数据保护信息是从读地址的存储位置上而被检索的。地址保护信息是基于从其读取数据的地址而被重新计算的,并且在被重新计算的地址保护信息与原始地址保护信息不匹配的情况下,检测寻址错误,其中基于该原始地址保护信息来计算所检索的组合的地址与数据保护信息。
Description
技术领域
本发明通常涉及电子***,并且特别涉及在电子***中检测存储器寻址错误。
背景技术
结合存储器设备访问操作的错误检测,传统上受限于数据错误的检查。然而,在作为通信设备的这种电子***中追求最大化***可靠性和可用性的努力中,例如关于所谓的“5-9s”的运营商(carrier)级目标,检测所有类型的电子***错误的需要变得更加重要,其中包括寻址错误。
防止存储器寻址错误的已知技术的一个例子,包括在存储器写地址上计算地址保护比特,并且在每个写操作上将所述比特存储到存储器中。在每个读操作上,在存储器读地址上计算类似的地址保护比特,并然后将其与存储在存储器中的那些比特进行比较。如果这些地址保护比特不匹配,则产生错误告警。这种特定解决方案的显著缺点是需要存储器中的资源用来存储地址保护比特。
发明内容
考虑到前述内容,需要用于防止电子***中的存储器寻址错误、检测所述存储器寻址错误或二者的有效技术。可能特别希望存储器寻址错误保护或检测,以增强通信设备的可靠性,例如分组交换或路由器,并且更通常地,计算机和其它类型的电子***和设备。
根据本发明的一个方面,提供了一种存储器寻址错误保护***,该***包括:用于接收要被存储在存储器中的数据的数据输入端、用于接收其中存储数据的存储器中存储位置的地址的地址输入端,以及耦合到所述数据输入端和地址输入端的错误保护模块。所述错误保护模块基于所述地址来计算地址保护信息、基于所述地址保护信息和数据二者来计算组合的地址与数据保护信息,并且输出所述数据和组合的地址与数据保护信息以存储在存储位置中。
还提供了一种存储器寻址错误保护方法,该方法包括以下操作:接收要被存储在存储器中的数据和其中存储数据的存储器中存储位置的地址、基于所述地址来计算地址保护信息、基于所述地址保护信息和数据二者来计算组合的地址与数据保护信息,以及输出所述数据和组合的地址与数据保护信息以存储在存储位置中。
根据本发明另一个方面所提供的存储器寻址错误检测***,包括用于在寻址错误检测***和存储器之间传送信息的存储器接口、用于接收从其读取数据的存储器中存储位置的地址的地址输入端,以及耦合到所述地址输入端和存储器接口的错误保护模块。所述错误保护模块通过所述地址输入端来接收从其读取数据的存储器中存储位置的地址。所述错误保护模块还通过存储器接口来接收检索自存储器中读地址上的存储位置的数据和组合的地址与数据保护信息。所述组合的地址与数据保护信息是基于所述数据和原始地址保护信息而被计算的,并且所述原始地址保护信息是基于其中写入数据的存储器中存储位置的写地址而被计算的。所述错误保护模块还基于从其读取数据的地址来重新计算地址保护信息,并且利用被接收数据和组合的地址与数据保护信息,基于所述被重新计算的地址保护信息是否匹配于原始地址保护信息来确定是否发生了寻址错误。
相关的存储器寻址错误检测方法包括:接收从其读取数据的存储器中存储位置的地址;接收检索自存储器中读地址上的存储位置的数据和组合的地址与数据保护信息,所述组合的地址与数据保护信息是基于所述数据和原始地址保护信息而被计算的,并且所述原始地址保护信息是基于其中写入数据的存储器中存储位置的写地址而被计算的;基于从其读取数据的地址来重新计算地址保护信息;并且利用所述被接收数据和组合的地址与数据保护信息,基于所述被重新计算的地址保护信息是否匹配于所述原始地址保护信息来确定是否发生了寻址错误。
根据本发明的又一个方面,还提供了一种数据结构。存储在具有地址的存储位置上的数据结构,包括存储数据的数据字段以及存储组合的地址与数据保护信息的保护信息字段。如上所述,基于数据和原始地址保护信息来计算所述组合的地址与数据保护信息,并且基于其中写入数据的介质中存储位置的写地址来计算原始地址保护信息。通过确定针对读地址所产生的地址保护信息是否匹配于所述原始地址保护信息,所述保护信息字段实现了寻址错误的检测。
地址保护信息可以是地址本身,或利用线性块代码来被计算。在某些实施例中,利用不同的线性块代码来计算所述组合的地址与数据保护信息。
通过检查指定说明性实施例的以下描述,本发明的其它方面和特征对于本领域的技术人员而言将变得显而易见。
附图说明
现在将参考附图详细描述本发明实施例的例子,其中:
图1是实现传统数据保护技术的电子设备的框图;
图2是实现本发明实施例的说明性示例电子设备的框图;
图3是根据本发明实施例的错误保护模块的框图;
图4和5是根据本发明其它实施例的方法的流程图;以及
图6是根据本发明实施例的数据结构的框图。
具体实施方式
如上面简要描述的,结合存储器设备的错误检测主要涉及数据错误的检查。图1是实现传统数据保护技术的电子设备的框图。电子设备10包括总线驱动器和接收器16、数据保护模块18、一个或多个错误处理器19,以及通常指定的其它部件或功能14。例如通过电子***中的总线将电子设备10连接到存储器12。本领域的技术人员将熟悉图1所示的部件和可以包括所述部件以及可能地包括其它部件的各种电子***和设备。
说明性地是专用集成电路(ASIC)或现场可编程门阵列(FPGA)的电子设备10,利用电子设备10和存储器12之间的各个连接上所承载的地址、控制和数据信号来与存储器12连接。包括例如由处理器执行的软件功能的各种部件或功能可以访问存储器12,并且在图1的14上被一般示出。
数据信号承载数据字(data word),该数据字要被存储在存储器12中或从存储器12被检索。这些数据字中的每个都包括数据比特和一个或多个数据保护比特,例如,在存储器12存储36比特数据字的情况下,数据字可以包括35比特的数据和一个奇偶校验比特,或29比特的数据和7个纠错码(ECC)比特。地址信号为存储器访问操作提供了读和写地址,然而控制信号在任何时候都实现读操作或写操作。
在存储器写操作期间,在数据字在16上被供给总线驱动器之前,通过电子设备10中的保护功能而从数据比特产生了用于每个数据字的数据保护比特,其中所述保护功能由所述数据保护模块18来表示。所述总线驱动器然后提供数据字给存储器12。
同样,总线接收器在存储器读操作期间接收数据信号并且将所接收的数据字供给数据保护模块18。数据保护模块18使用数据保护比特,以确定在存储数据字到存储器12并从存储器12检索该数据字的过程期间,是否发生了影响数据字的数据比特的错误,并且该数据保护模块可以在19向错误处理器19提供错误信号或其它数据错误指示。如果采用合适的ECC,则数据保护模块18也能够校正被检索数据中的错误。
图1中的***提供了仅针对数据的错误保护。即使可以检测并且可能地校正从存储器12读取的数据中的错误,电子设备10也不能确保被读取数据从存储器12中的预期地址上被实际读取。数据保护模块18不能检测存储器寻址错误。
根据一个传统寻址错误检测方案,通过计算并且存储存储器中的地址保护比特,数据保护技术被有效地扩展到地址。然而,这种类型的保护对于地址保护比特需要额外的存储器空间,所述地址保护比特是针对特定存储器地址而被产生的并且和数据与数据保护比特一起被存储在存储器中的所述地址上。
本发明的实施例提供了用于防止并检测存储器寻址错误的改进的技术。通过在计算数据保护信息时包括具有数据的地址保护信息,克服了上述额外存储的问题。因此,地址保护被嵌入数据保护中,并且因此在已经用于数据保护的存储上不需要额外的存储,其中假设具有数据的地址保护信息的添加无需使用更多的数据保护比特。当仅采用数据错误检测(而不进行校正)时,通常是所述情况。此外,当采用数据纠错时,通常是这种情况,这是由于纠错码通常能够校正比存储数据所使用的更大的数据字。
图2是实现本发明实施例的说明性示例电子设备20的框图。电子设备20包括存储器接口26,、错误保护模块28、一个或多个错误处理器29,以及访问存储器22的其它部件或功能24。
存储器22、其它部件或功能24以及错误处理器29可以与电子设备10中类似标记的部件基本上相同。在一些实施例中,存储器接口26是包括如上所述的总线驱动器和接收器的总线接口,尽管也设想了用于在寻址错误保护***27和存储器22之间传送信息的其它类型的存储器接口。寻址错误保护***27提供了除数据保护之外的存储器寻址错误保护,如以下将进一步详细描述的。
电子设备10、20之间一个主要的不同之处在于到错误保护模块28的地址的输入,如在25所示。因此,在电子设备20中,寻址错误保护***27包括图2的25所代表的地址输入端,用于接收其中存储数据的存储器22中存储位置的地址。也在数据输入端上从其它部件或功能24接收要被存储在存储器位置上的数据,如图2中的数据线所示。针对读操作,在地址输入端25上接收读地址,并且通过数据线至少将从存储器22读取的数据输出给发起读操作的部件或功能。
根据本发明的实施例,例如,根据电子设备20中所支持的功能,错误保护模块28涉及写操作、读操作或二者。尽管许多电子设备执行写和读操作二者,然而电子设备也可以仅执行所述功能之一。电子设备也可以访问由不同设备写入存储器中的数据。因此,应当理解到,寻址错误保护可以针对写和读操作而基本上独立地被实现,这将在下面被分别描述。
当存储器写操作由部件或功能24发起时,错误保护模块28接收存储器地址和数据,并且基于所述地址来计算地址保护信息。地址保护信息可以包括一个或多个地址保护比特,或在一些实施例中包括地址本身。因而连同数据一起包括了地址保护信息,用于计算数据保护信息。由于数据保护信息在所述情况中是基于要被写入存储器22的存储位置的数据以及利用存储位置地址而被计算的地址保护信息的,因此所述数据保护信息此后主要被称作组合的地址与数据保护信息。
所述数据和组合的地址与数据保护信息由此构成地址保护的数据字,所述地址保护的数据字由错误保护模块28通过存储器接口26来被输出,并且以给定的存储器地址被写入存储器22中。
所述地址保护信息和组合的地址与数据保护信息的计算,可以实际上使用任何错误检测代码。也可以用于实现这里公开的技术的纠错码,提供了数据纠错和地址检错的附加优点。在一个实施例中,各个线性块代码被用来计算地址保护信息和组合的地址与数据保护信息。应当认识到,可以使用其它类型的代码,并且可以使用相同代码来计算地址保护信息和组合的地址与数据保护信息二者。
如上所述,仅数据和组合的数据与地址保护信息被存储到存储器22中,这因而避免了与许多传统地址保护技术相关联的附加存储器空间需求。
现在转向读操作,当电子设备20的部件或功能24发起读操作以从存储器22中的存储位置检索信息时,从其读取数据的地址在地址输入端25上被传送给错误保护模块28。通过存储器接口26,错误保护模块28也从存储器22中读地址的存储位置上接收数据和组合的地址与数据保护信息。接收自存储器22的组合的地址与数据保护信息将基于数据和地址保护信息、基本上如上所述的那样被计算,并且所述地址保护信息将基于要向其写入数据的写地址来被计算。
在读操作或前述的写操作期间缺乏寻址错误的情况下,所述读地址将是地址输入端25上所接收的预期的读地址,并且被接收数据将是在预期读地址上被正确写入的数据。
为了检查存储器寻址错误,错误保护模块28针对预期的读地址重新计算地址保护信息。错误保护***28将所述被重新计算的地址保护信息与读数据以及组合的地址与数据保护信息进行合并,并且确定是否检测到任何错误。如果没有,则所述被重新计算的地址保护信息与原始地址保护信息相匹配,所述原始地址保护信息是基于要向其写入数据的写地址而被计算的。
如果检测到错误,并且采用纠错码(ECC),则错误的位置可以分离于数据或地址保护信息中。如果错误在数据中,则可以校正该错误。如果错误在地址保护信息中,则可以确定发生了寻址错误。
当检测到存储器寻址错误时,错误保护模块28可以提供错误指示给错误处理器29。也可以提供任何被检测数据错误的指示。
尽管图2中作为分离部件而被示出,然而错误处理器29的地址和/或数据错误处理功能可以被包括在访问存储器22的部件或功能24中。许多不同的错误处理操作对于本领域的技术人员是显而易见的,例如包括放弃读取存储器内容以及再试存储器读操作。
可以在使用ECC来计算组合的地址与数据保护信息的情况下而被纠错的被恢复数据,也可以由错误保护***28输出给发起读操作的部件或功能24。在一个实施例中,读数据仅在没有检测到寻址错误的情况下而被输出。
图3是根据本发明实施例的错误保护模块的框图。错误保护模块30实现了上面的例子,在该例子中,使用奇偶校验来产生地址保护信息并且使用ECC来产生组合的地址与数据保护信息。然而如上面指出的,本发明决不限于所述类型的保护信息,或限于图3所示的数据和保护信息比特的特定数量。
错误保护模块30包括奇偶校验产生器32、ECC产生器36和错误检测器/校正器38。所述部件的各种基于硬件和软件的实现对于本领域的技术人员是显而易见的。
在操作中,ECC产生器36和奇偶校验产生器32分别接收向其写入数据的存储器位置的29比特数据和N比特地址。奇偶校验产生器32计算作为地址保护信息的地址奇偶校验比特,并且将其输出给ECC产生器36。地址奇偶校验比特被包括于由ECC产生器36所进行的组合的数据与地址保护ECC比特的计算中。从ECC产生器36输出了在图3的例子中包括29个数据比特和7个ECC比特的数据和组合的地址与数据保护信息,以存储在与被接收的N比特地址相关联的存储器位置上。
根据一个实施例,用于计算组合的地址与数据保护信息的特定ECC,可以在直到63个比特中校正单个比特错误并且检测两个比特错误。这种额外的错误校正容量可以作为用在存储器中的数据字的大小的结果而出现。例如,6个ECC比特可以具有保护仅直到31比特长度的数据字的容量,包括25个数据比特和6个ECC比特。在存储器存储36比特数据字的情况下,需要7个ECC比特。在仅针对数据的保护的情况下,7个ECC比特连同29个数据比特一起被存储在存储器中。然而,7个ECC比特可以保护直到63个比特,以便通过根据在所述例子中具有63比特长度的信息块来计算ECC比特,可以提供基本上相同级别的数据错误保护。因此,与针对每个36比特数据字而被存储在存储器中的仅29比特实际数据一起,存在足够的容量以在组合的地址与数据保护ECC的计算中包括直到27比特的地址保护信息。
当执行读操作时,错误检测器/校正器38在读信息的至少一部分中检测错误并且在所述情况下校正错误,所述信息在图3中包括29个数据比特和7个ECC比特。如上面所指出的,检测地址保护信息中的错误,并且优选地同时检测和校正数据错误。
奇偶校验产生器32基于预期的读地址来重新计算地址奇偶校验比特,并且输出被重新计算的地址奇偶校验比特给错误检测器/校正器38。错误检测器/校正器38将被重新计算的地址奇偶校验比特与读数据以及组合的地址与数据保护信息进行合并,并且确定在被重新计算的地址奇偶校验比特中是否检测到错误。如果在被重新计算的地址奇偶校验比特中检测到错误,则错误检测器/校正器38输出地址错误指示。错误检测器/校正器38还输出被校正的读数据,所述错误检测器/校正器38除被校正数据之外还可以提供被检测且被校正的任何数据错误的指示。
错误保护模块30代表了特定的例子,该例子针对地址保护信息使用奇偶校验码并且针对组合的地址与数据保护信息使用ECC。然而,这里公开的寻址错误保护机制可以使用其它类型的代码,实际上包括任何线性块代码,例如ECC、奇/偶校验、比特交织的奇/偶校验、对角交织的奇/偶校验、循环冗余校验等,以计算地址保护信息、组合的地址与数据保护信息,或二者。如果使用多比特地址保护代码,则用于计算组合的地址与数据保护信息的代码优选地规定了例如单个比特地址故障的公共地址保护故障的检测。例如,如果单个地址比特故障导致了多个比特在地址保护信息代码中改变,则具有多比特错误检测能力的数据保护代码在仅执行单个比特错误检测并且因此不检测地址故障的代码上是优选的。
上面主要就寻址错误保护和检测***主要描述了本发明的实施例。图4和5是根据本发明又一个实施例的方法的流程图。图4和5所示的操作根据前面的***描述是显而易见的,并且因此下面将相对简要地对其进行描述。用于执行图4和5所示的操作和可以被执行的其它操作的各种机制,以及所示方法的其它变型,根据前面的***描述是显而易见的。
现在参考图4,示出了存储器寻址错误保护方法40。所述方法开始于42,其中接收了要被存储到存储器中的数据以及其中存储数据的存储器中存储位置的地址。基于所述地址,在44计算地址保护信息。在46,连同所述数据一起使用地址保护信息,以计算组合的地址与数据保护信息。在48,输出了所述数据和组合的地址与数据保护信息以存储在存储位置中。
图5示出了存储器寻址错误检测方法50,所述方法开始于52,其中进行了这样的操作:接收检索自存储器中读地址上的存储位置的组合的地址与数据保护信息和数据。基于数据和原始地址保护信息,如上所述地那样计算组合的地址与数据保护信息,所述原始地址保护信息是基于其中写入数据的存储器中存储位置的写地址而被计算的。
在54,基于从其读取数据的存储器中存储位置的地址,类似地重新计算地址保护信息。在56,利用数据、被重新计算的地址保护信息和组合的地址与数据保护信息,进行关于被重新计算的地址保护信息是否匹配于原始地址保护信息的确定。如果不匹配,则发生了寻址错误,如在58所示。否则,没有发生寻址错误,并且在59输出被恢复的数据,在该被恢复数据中,可以在使用ECC计算组合的地址与数据保护信息的情况下校正错误。
根据本发明的另一个方面,提供了一种数据结构。图6是根据本发明一个实施例的这种数据结构的框图。数据结构60在机器可读介质中被存储在具有地址的特定存储位置上,并且包括用于存储数据的数据字段62和用于存储组合的地址与数据保护信息的保护信息字段64。基于数据和原始地址保护信息来计算组合的地址与数据保护信息,所述原始地址保护信息是基于其中写入数据的介质中存储位置的写地址而被计算的,如上所述。字段64中的保护信息由此通过确定针对地址所产生的地址保护信息是否匹配于原始地址保护信息,来允许检测寻址错误。
包括以不同顺序的上述字段和/或可能额外的字段的其它数据结构,对于本领域的技术人员是显而易见的。还应当认识到,数据结构60没有超出任何特定的范围。在优选实施例中,数据字段62优选地大于保护字段64,如在上述例子的情况下数据字包括29个数据比特和7个ECC比特。
如这里公开的寻址错误保护和检测技术可以广泛应用于电子***,并且在高可靠性***中特别有用,例如电信***。当运营商(carrier)努力改善其***的可用性到5-9s能力或以上时,检测存储器寻址错误的能力将变得更为重要。此外,除了立即应用于通信***以外,本发明的实施例通常具有对数字电子***的广泛应用。
这里公开的技术的一个主要优点在于,通常不以附加存储器成本来提供存储器寻址错误保护。在当前用于利用例如ECC的存储器数据保护的存储器之上,没有消耗附加的存储器。
以上所述仅是本发明原理的应用的说明。本领域的技术人员可以在不脱离本发明范围的情况下实现其它安排和方法。
例如,电子***可以包括多于图1所示的单个存储器和电子设备。也可以在电子***中提供不同类型的电子设备和存储器以及附加部件,但是为了避免图中的拥塞而没有示出。类似地,电子设备可以包括多于图1所示的部件。因此应当认识到,图1的电子***以及其它图的内容仅用于说明的目的,并且本发明决不限于附图明确示出的以及这里描述的特定示例
实施例。
这里公开的技术的许多不同实现也是显而易见的。这些技术可以如上所述地在电子设备中被实现,或分离地被实现,例如在例如控制对存储器的访问的存储器管理器中。电子设备可以采用上述技术,用于访问内部存储器设备、外部存储器设备或二者。
也可以基本上独立地实现读和写操作,这是由于电子设备可以支持仅写操作,仅读操作或二者。在电子***中,可以提供具有不同存储器访问能力的不止一种类型的电子设备。例如,电子***中的一个电子设备可以通过不同的电子设备或可能地甚至不同的电子***,来读取被写入存储器中的数据,该存储器说明性地是电可编程只读存储器(EPROM)。在EPROM分别提供例如操作内核(operating kernel)或游戏(game)的固件或软件的情况下,所述情形可能出现。
正如电子***可以包括不同类型的电子设备,电子***可以包括地址保护的存储器和未保护的存储器。尽管可能结合相同电子***中的另一个存储器来使用传统技术,然而当寻址被保护的存储器时可以使用上述技术。尽管希望单个存储器设备是被保护的或未保护的,然而也设想基于每个存储的位置或块来提供寻址错误保护,其中存储器设备潜在地包括地址保护的存储位置以及未保护的存储位置。
此外,尽管主要就方法和***进行了描述,然而也设想了本发明的其它实现,例如存储在机器可读介质上的指令。因此,错误保护模块28(图2)可以在硬件或软件中被实现用于由例如处理器来执行。
Claims (20)
1.一种存储器寻址错误保护***,该***包括:
用于接收要被存储在存储器中的数据的数据输入端,以及用于接收其中存储所述数据的所述存储器中存储位置的地址的地址输入端;以及
错误保护模块,其被耦合到所述数据输入端和所述地址输入端,以基于所述地址来计算地址保护信息、基于所述地址保护信息和所述数据二者来计算组合的地址与数据保护信息,并且输出所述数据和所述组合的地址与数据保护信息以存储到所述存储位置中。
2.根据权利要求1的存储器寻址错误保护***,其中,所述地址保护信息包括所述地址。
3.根据权利要求1或2的存储器寻址错误保护***,其中,所述错误保护模块利用各个线性块代码,计算所述地址保护信息和所述组合的地址与数据保护信息。
4.根据权利要求1或2的存储器寻址错误保护***,还包括:
用于在所述寻址错误保护***和所述存储器之间传送信息的存储器接口,
其中,所述错误保护模块被耦合到所述存储器接口,并且:
通过所述地址输入端来接收从其读取数据的所述存储器中存储位置的地址;
通过所述存储器接口来接收检索自所述存储器中读地址上的存储位置的组合的地址与数据保护信息以及数据,所述组合的地址与数据保护信息是基于所述数据和原始的地址保护信息而被计算的,并且所述原始地址保护信息是基于其中写入所述数据的所述存储器中存储位置的写地址而被计算的;
基于从其读取数据的所述地址来重新计算地址保护信息;并且
利用所接收的数据和组合的地址与数据保护信息,基于所述被重新计算的地址保护信息是否匹配于所述原始地址保护信息来确定是否发生了寻址错误。
5.根据权利要求4的存储器寻址错误保护***,其中,所述错误保护模块还在发生寻址错误的情况下输出错误指示。
6.一种电子***,其包括:
存储器;以及
被耦合到所述存储器的多个电子设备,该多个电子设备包括:
至少一个电子设备,其包括根据权利要求1的寻址错误保护***;以及
至少一个电子设备,其包括:
用于接收从其读取数据的所述存储器中存储位置的地址的地址输入端;
用于在所述电子设备和所述存储器之间传送信息的存储器接口;以及
错误保护模块,其被耦合到所述地址输入端和所述存储器接口,用于:
通过所述地址输入端来接收从其读取数据的地址;
通过所述存储器接口,接收检索自所述存储器中读地址上的存储位置的组合的地址与数据保护信息以及数据,所述组合的地址与数据保护信息是基于所述数据和原始的地址保护信息而被计算的,并且所述原始地址保护信息是基于其中写入所述数据的所述存储器中存储位置的写地址而被计算的;
基于从其读取数据的所述地址来重新计算地址保护信息;并且
利用所接收的数据和组合的地址与数据保护信息,基于所述被重新计算的地址保护信息是否匹配于所述原始地址保护信息来确定是否发生了寻址错误。
7.一种存储器寻址错误保护方法,该方法包括下列步骤:
接收要被存储在存储器中的数据以及其中存储所述数据的所述存储器中存储位置的地址;
基于所述地址来计算地址保护信息;
基于所述地址保护信息和所述数据,计算组合的地址与数据保护信息;以及
输出所述数据和所述组合的地址与数据保护信息以存储到所述存储位置中。
8.根据权利要求7的方法,其中,所述计算地址保护信息包括使用奇偶校验码,并且其中,所述计算组合的地址和数据保护信息包括使用纠错码。
9.根据权利要求7或8的方法,还包括下列步骤:
接收从其读取数据的所述存储器中存储位置的地址;
接收检索自所述存储器中读地址上的存储位置中的组合的地址与数据保护信息以及数据,所述组合的地址与数据保护信息是基于所述数据和原始的地址保护信息而被计算的,并且所述原始地址保护信息是基于其中写入所述数据的所述存储器中存储位置的写地址而被计算的;
基于从其读取数据的所述地址来重新计算地址保护信息;并且
利用所接收的数据和组合的地址和数据保护信息,基于所述被重新计算的地址保护信息是否匹配于所述原始地址保护信息来确定是否发生了寻址错误。
10.根据权利要求9的方法,还包括:
在发生了寻址错误的情况下提供错误指示。
11.根据权利要求9的方法,该方法被实现在包括存储器和多个电子设备的电子***中,其中:
在所述多个电子设备的至少一个的每一个中实现了下列操作:接收要被存储在存储器中的数据以及其中存储数据的所述存储器中存储位置的地址、计算地址保护信息、计算组合的地址与数据保护信息,并且输出所述数据和所述组合的地址与数据保护信息;并且
在所述多个电子设备的至少另一个电子设备的每一个中实现了下列操作:接收从其读取数据的所述存储器中存储位置的地址、接收数据和组合的地址与数据保护信息、重新计算地址保护信息,并且确定是否发生了寻址错误。
12.一种存储器寻址错误检测***,其包括:
存储器接口,其用于在所述寻址错误检测***和存储器之间传送信息;以及
地址输入端,其用于接收从其读取数据的所述存储器中存储位置的地址;
错误保护模块,其被耦合到所述地址输入端和所述存储器接口,用于:
通过所述地址输入端来接收从其读取数据的所述存储器中存储位置的地址;
通过所述存储器接口来接收检索自所述存储器中读地址上的存储位置的数据和组合的地址与数据保护信息,所述组合的地址与数据保护信息是基于所述数据和原始的地址保护信息而被计算的,并且所述原始地址保护信息是基于其中写入数据的所述存储器中存储位置的写地址而被计算的;
基于从其读取数据的所述地址来重新计算所述地址保护信息;并且
利用所接收的数据和组合的地址与数据保护信息,基于所述被重新计算的地址保护信息是否匹配于所述原始地址保护信息来确定是否发生了寻址错误。
13.根据权利要求12的存储器寻址错误检测***,其中,利用各个线性块代码来计算所述原始地址保护信息和所述组合的地址与数据保护信息。
14.根据权利要求12或13的存储器寻址错误检测***,其中,所述错误保护模块还在发生寻址错误的情况下输出错误指示。
15.根据权利要求12或13的存储器寻址错误检测***,其中,所述错误保护模块还通过数据输入端来接收要被存储在所述存储器中的数据,并且通过所述地址输入端来接收其中存储数据的所述存储器中存储位置的地址;基于所述地址来计算地址保护信息;基于所述地址保护信息和所述数据二者来计算组合的地址与数据保护信息;并且输出所述数据和所述组合的地址与数据保护信息以存储在所述存储位置中。
16.一种电子***,其包括:
存储器;以及
下列电子设备中的至少一个:
被耦合到所述存储器并且包括根据权利要求12的存储器寻址错误检测***的电子设备;
被耦合到所述存储器的电子设备,该电子设备包括:
用于接收要被存储在所述存储器中的数据的数据输入端,以及用于接收其中存储数据的所述存储器中存储位置的地址的地址输入端;
错误保护模块,其被耦合到所述数据输入端和所述地址输入端,用于基于所述地址来计算地址保护信息、基于所述地址保护信息和所述数据二者来计算组合的地址与数据保护信息以及数据,并且输出所述数据和所述组合的地址与数据保护信息以存储在所述存储位置中;以及
被耦合到所述存储器的电子设备,该电子设备包括:
根据权利要求12的存储器寻址错误保护***,其中,所述错误保护模块还通过数据输入端来接收要被存储在所述存储器中的数据,并且通过所述地址输入端来接收其中存储所述数据的所述存储器中存储位置的地址;基于所述地址来计算地址保护信息;基于所述地址保护信息和所述数据二者来计算组合的地址与数据保护信息;并且输出所述数据和所述组合的地址与数据保护信息以存储在所述存储位置中。
17.一种存储器寻址错误检测方法,该方法包括下列步骤:
接收从其读取数据的存储器中存储位置的地址;
接收检索自所述存储器中读地址上的存储位置的组合的地址与数据保护信息以及数据,所述组合的地址与数据保护信息是基于所述数据和原始地址保护信息而被计算的,并且所述原始地址保护信息是基于其中写入数据的所述存储器中存储位置的写地址而被计算的;
基于从其读取数据的所述地址来重新计算地址保护信息;并且
利用所接收的数据和组合的地址与数据保护信息,基于所述被重新计算的地址保护信息是否匹配于所述原始地址保护信息来确定是否发生了寻址错误。
18.根据权利要求17的方法,还包括:
在发生了寻址错误的情况下提供错误指示。
19.根据权利要求17或18的方法,还包括:
接收要被存储在所述存储器中的数据以及其中存储所述数据的所述存储器中存储位置的地址;
基于所述地址来计算地址保护信息;
基于所述地址保护信息和所述数据二者来计算组合的地址与数据保护信息;以及
输出所述数据和所述组合的地址与数据保护信息以存储在所述存储位置中。
20.一种机器可读介质,该机器可读介质在具有地址的存储位置上存储数据结构,该数据结构包括:
存储数据的数据字段;以及
保护信息字段,其存储组合的地址与数据保护信息,所述组合的地址与数据保护信息是基于所述数据和原始的地址保护信息而被计算的,并且所述原始地址保护信息是基于其中写入数据的所述介质中存储位置的写地址而被计算的,
其中,所述保护信息字段通过确定针对所述地址而产生的地址保护信息是否匹配于所述原始地址保护信息,来实现寻址错误的检测。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/031,433 US20060156191A1 (en) | 2005-01-07 | 2005-01-07 | Memory addressing error protection systems and methods |
US11/031,433 | 2005-01-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1832049A true CN1832049A (zh) | 2006-09-13 |
Family
ID=36569930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006100003772A Pending CN1832049A (zh) | 2005-01-07 | 2006-01-06 | 存储器寻址错误检测***和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20060156191A1 (zh) |
EP (1) | EP1679598A3 (zh) |
CN (1) | CN1832049A (zh) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102208212A (zh) * | 2010-03-30 | 2011-10-05 | 群联电子股份有限公司 | 错误校正方法、存储器控制器与存储器储存*** |
CN104428756A (zh) * | 2012-06-07 | 2015-03-18 | 美光科技公司 | 改善地址总线的完整性 |
CN106815153A (zh) * | 2015-12-02 | 2017-06-09 | 国民技术股份有限公司 | 一种安全存储方法、装置和*** |
CN110678851A (zh) * | 2017-08-25 | 2020-01-10 | 美光科技公司 | 存储器地址验证方法及采用所述方法的存储器装置 |
CN113495677A (zh) * | 2020-04-01 | 2021-10-12 | 长鑫存储技术有限公司 | 读写方法及存储器装置 |
US11663140B2 (en) | 2017-08-25 | 2023-05-30 | Micron Technology, Inc. | Methods of memory address verification and memory devices employing the same |
CN116909489A (zh) * | 2023-09-11 | 2023-10-20 | 北京紫光芯能科技有限公司 | 一种数据的管理方法、装置、电子设备及存储介质 |
US11869615B2 (en) | 2020-04-01 | 2024-01-09 | Changxin Memory Technologies, Inc. | Method for reading and writing and memory device |
US11881240B2 (en) | 2020-04-01 | 2024-01-23 | Changxin Memory Technologies, Inc. | Systems and methods for read/write of memory devices and error correction |
US11894088B2 (en) | 2020-04-01 | 2024-02-06 | Changxin Memory Technologies, Inc. | Method for reading and writing and memory device |
US11899971B2 (en) | 2020-04-01 | 2024-02-13 | Changxin Memory Technologies, Inc. | Method for reading and writing and memory device |
US11914479B2 (en) | 2020-04-01 | 2024-02-27 | Changxin Memory Technologies, Inc. | Method for reading and writing and memory device |
US11922023B2 (en) | 2020-04-01 | 2024-03-05 | Changxin Memory Technologies, Inc. | Read/write method and memory device |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8316441B2 (en) * | 2007-11-14 | 2012-11-20 | Lockheed Martin Corporation | System for protecting information |
US8103934B2 (en) | 2007-12-21 | 2012-01-24 | Honeywell International Inc. | High speed memory error detection and correction using interleaved (8,4) LBCs |
US8949694B2 (en) | 2011-09-23 | 2015-02-03 | International Business Machines Corporation | Address error detection |
DE102012004780B4 (de) * | 2012-03-02 | 2018-02-08 | Fachhochschule Schmalkalden | Verfahren und Anordnung zum Schutz von Datengeheimnissen in Speicher |
US20140089761A1 (en) * | 2012-09-24 | 2014-03-27 | Zion Kwok | Method, apparatus and system for providing error correction information |
US20170180116A1 (en) * | 2015-12-22 | 2017-06-22 | Kirk S. Yap | End-to-end protection scheme involving encrypted memory and storage |
US10489241B2 (en) * | 2015-12-30 | 2019-11-26 | Arteris, Inc. | Control and address redundancy in storage buffer |
DE102016209154A1 (de) | 2016-05-25 | 2017-11-30 | Infineon Technologies Ag | Schaltungen und Verfahren zum Schreiben und Lesen von Daten |
FR3100347B1 (fr) | 2019-09-04 | 2022-07-22 | St Microelectronics Rousset | Détection d'erreurs |
FR3100346B1 (fr) * | 2019-09-04 | 2022-07-15 | St Microelectronics Rousset | Détection d'erreurs |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5691996A (en) * | 1995-12-11 | 1997-11-25 | International Business Machines Corporation | Memory implemented error detection and correction code with address parity bits |
US5841795A (en) * | 1996-02-12 | 1998-11-24 | Compaq Computer Corporation | Error correction codes |
WO1998009219A1 (de) * | 1996-08-30 | 1998-03-05 | Siemens Aktiengesellschaft | Fehlererkennung in einem speichersystem |
US5978953A (en) * | 1996-12-19 | 1999-11-02 | Compaq Computer Corporation | error detection and correction |
US6457067B1 (en) * | 1998-12-18 | 2002-09-24 | Unisys Corporation | System and method for detecting faults in storage device addressing logic |
US6594780B1 (en) * | 1999-10-19 | 2003-07-15 | Inasoft, Inc. | Operating system and data protection |
US6941493B2 (en) * | 2002-02-27 | 2005-09-06 | Sun Microsystems, Inc. | Memory subsystem including an error detection mechanism for address and control signals |
US7225395B2 (en) * | 2003-08-18 | 2007-05-29 | Lsi Corporation | Methods and systems for end-to-end data protection in a memory controller |
-
2005
- 2005-01-07 US US11/031,433 patent/US20060156191A1/en not_active Abandoned
-
2006
- 2006-01-06 CN CNA2006100003772A patent/CN1832049A/zh active Pending
- 2006-01-09 EP EP06300015A patent/EP1679598A3/en not_active Withdrawn
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102208212B (zh) * | 2010-03-30 | 2014-10-22 | 群联电子股份有限公司 | 错误校正方法、存储器控制器与存储器储存*** |
CN102208212A (zh) * | 2010-03-30 | 2011-10-05 | 群联电子股份有限公司 | 错误校正方法、存储器控制器与存储器储存*** |
CN104428756A (zh) * | 2012-06-07 | 2015-03-18 | 美光科技公司 | 改善地址总线的完整性 |
CN104428756B (zh) * | 2012-06-07 | 2017-10-13 | 美光科技公司 | 改善地址总线的完整性 |
CN106815153B (zh) * | 2015-12-02 | 2022-04-22 | 国民技术股份有限公司 | 一种安全存储方法、装置和*** |
CN106815153A (zh) * | 2015-12-02 | 2017-06-09 | 国民技术股份有限公司 | 一种安全存储方法、装置和*** |
US11663140B2 (en) | 2017-08-25 | 2023-05-30 | Micron Technology, Inc. | Methods of memory address verification and memory devices employing the same |
CN110678851A (zh) * | 2017-08-25 | 2020-01-10 | 美光科技公司 | 存储器地址验证方法及采用所述方法的存储器装置 |
CN113495677A (zh) * | 2020-04-01 | 2021-10-12 | 长鑫存储技术有限公司 | 读写方法及存储器装置 |
CN113495677B (zh) * | 2020-04-01 | 2023-10-10 | 长鑫存储技术有限公司 | 读写方法及存储器装置 |
US11869615B2 (en) | 2020-04-01 | 2024-01-09 | Changxin Memory Technologies, Inc. | Method for reading and writing and memory device |
US11881240B2 (en) | 2020-04-01 | 2024-01-23 | Changxin Memory Technologies, Inc. | Systems and methods for read/write of memory devices and error correction |
US11894088B2 (en) | 2020-04-01 | 2024-02-06 | Changxin Memory Technologies, Inc. | Method for reading and writing and memory device |
US11899971B2 (en) | 2020-04-01 | 2024-02-13 | Changxin Memory Technologies, Inc. | Method for reading and writing and memory device |
US11914479B2 (en) | 2020-04-01 | 2024-02-27 | Changxin Memory Technologies, Inc. | Method for reading and writing and memory device |
US11922023B2 (en) | 2020-04-01 | 2024-03-05 | Changxin Memory Technologies, Inc. | Read/write method and memory device |
CN116909489A (zh) * | 2023-09-11 | 2023-10-20 | 北京紫光芯能科技有限公司 | 一种数据的管理方法、装置、电子设备及存储介质 |
CN116909489B (zh) * | 2023-09-11 | 2024-02-27 | 北京紫光芯能科技有限公司 | 一种数据的管理方法、装置、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
US20060156191A1 (en) | 2006-07-13 |
EP1679598A2 (en) | 2006-07-12 |
EP1679598A3 (en) | 2006-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1832049A (zh) | 存储器寻址错误检测***和方法 | |
US8127208B2 (en) | Method and apparatus for error management | |
US7350131B2 (en) | Error protecting groups of data words | |
US6675344B1 (en) | Multiple ECC schemes to improve bandwidth | |
US8880970B2 (en) | Error detection method and a system including one or more memory devices | |
JP4071940B2 (ja) | メモリ設計のための共有式誤り訂正 | |
US20090024902A1 (en) | Multi-channel error correction coder architecture using embedded memory | |
EP0096783A2 (en) | Method for storing data words in fault tolerant memory to recover uncorrectable errors | |
EP0540450A1 (en) | ECC function with self-contained high performance partial write or read/modify/write and parity look-ahead interface scheme | |
US8635508B2 (en) | Systems and methods for performing concatenated error correction | |
US20070226588A1 (en) | Memory Device and Bit Error Detection Method Thereof | |
US7587658B1 (en) | ECC encoding for uncorrectable errors | |
EP2359372B1 (en) | Error detection method and a system including one or more memory devices | |
JP2000112834A (ja) | メモリ部品障害を訂正するためにデ―タを区分するための技法 | |
CN1821970A (zh) | 文件控制***和文件控制装置 | |
JP2000112833A (ja) | 複数の単一エラ―訂正コ―ド・ワ―ドにわたってパリティを共用するための技法 | |
US20040133836A1 (en) | Method and apparatus for performing error correction code (ECC) conversion | |
US5751745A (en) | Memory implemented error detection and correction code with address parity bits | |
JP2008090442A (ja) | メモリ制御装置 | |
US5761221A (en) | Memory implemented error detection and correction code using memory modules | |
CN111221746B (zh) | 数据储存***与其相关方法 | |
US12038807B2 (en) | Method and system for on-ASIC error control encoding | |
US11726864B2 (en) | Data processing device and data processing method | |
US10740179B2 (en) | Memory and method for operating the memory | |
KR100715878B1 (ko) | 데이타의오류방지부호화방법및장치와,데이타복호화방법및장치와,기억매체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |