CN1828555B - 支持多存储器映射方案的快闪存储器控制器件及其方法 - Google Patents

支持多存储器映射方案的快闪存储器控制器件及其方法 Download PDF

Info

Publication number
CN1828555B
CN1828555B CN2006100045949A CN200610004594A CN1828555B CN 1828555 B CN1828555 B CN 1828555B CN 2006100045949 A CN2006100045949 A CN 2006100045949A CN 200610004594 A CN200610004594 A CN 200610004594A CN 1828555 B CN1828555 B CN 1828555B
Authority
CN
China
Prior art keywords
flash memory
access
flash
translation layers
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006100045949A
Other languages
English (en)
Other versions
CN1828555A (zh
Inventor
金辰赫
崔永准
朴赞益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1828555A publication Critical patent/CN1828555A/zh
Application granted granted Critical
Publication of CN1828555B publication Critical patent/CN1828555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63C—SKATES; SKIS; ROLLER SKATES; DESIGN OR LAYOUT OF COURTS, RINKS OR THE LIKE
    • A63C17/00—Roller skates; Skate-boards
    • A63C17/01—Skateboards
    • A63C17/014—Wheel arrangements
    • A63C17/016—Wheel arrangements with wheels arranged in one track
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63C—SKATES; SKIS; ROLLER SKATES; DESIGN OR LAYOUT OF COURTS, RINKS OR THE LIKE
    • A63C17/00—Roller skates; Skate-boards
    • A63C17/004—Roller skates; Skate-boards with auxiliary wheels not contacting the riding surface during steady riding
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63C—SKATES; SKIS; ROLLER SKATES; DESIGN OR LAYOUT OF COURTS, RINKS OR THE LIKE
    • A63C17/00—Roller skates; Skate-boards
    • A63C17/0046—Roller skates; Skate-boards with shock absorption or suspension system
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63C—SKATES; SKIS; ROLLER SKATES; DESIGN OR LAYOUT OF COURTS, RINKS OR THE LIKE
    • A63C17/00—Roller skates; Skate-boards
    • A63C17/10—Roller skates; Skate-boards with endless tracks
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63C—SKATES; SKIS; ROLLER SKATES; DESIGN OR LAYOUT OF COURTS, RINKS OR THE LIKE
    • A63C2203/00—Special features of skates, skis, roller-skates, snowboards and courts
    • A63C2203/20—Shock or vibration absorbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

提供了一种用于控制快闪存储器的设备，其包括：存储器，用于存储多个快闪变换层；以及控制块，用于当从外部请求访问时确定访问的模式，基于确定结果而选择存储在存储器中的快闪变换层中的一个，并基于所选快闪变换层而管理快闪存储器的映射数据。

Description

支持多存储器映射方案的快闪存储器控制器件及其方法
技术领域
本发明涉及数据存储器件，并且，更具体地，涉及快闪存储器件(flashmemory device)和操作快闪存储器件的方法。
背景技术
已为商业和个人用途而开发了诸如用于办公的台式计算机和用于移动环境的膝上型计算机的各种形式的个人计算机。计算机***可包括主存储器和外部存储器件。外部存储器件可具有大存储容量和低单位价格。外部存储器件包括用于盘存储介质的传统的硬盘驱动器(HDD)和软盘驱动器(FDD)。通常，盘存储装置以低价格提供大存储容量，但可能需要精密的机械技术而通过磁头来执行各种操作(例如，盘搜索)。由此，盘存储装置可能被物理冲击损坏，这使其与其它种类的存储器件相比不够可靠。采用例如电子可擦写可编程快闪只读存储器(EEPROM)的快闪存储器的外部半导体存储器件提供了在任意环境中对盘存储装置的可行的替代。快闪存储器件是可进行多于一次编程的非易失性存储器件。此外，快闪存储器件具有可以低成本实现的相对简单的结构。因为快闪存储器件可消耗很低的功率水平，并且很紧凑、轻便、且对于物理冲击不是很脆弱，所以，快闪存储器件频繁地适用于移动环境。使用快闪存储器件的一个缺点包括：需要在编程操作之前执行擦除操作。另一个缺点包括：需要使用高电压(例如，12V或20V)来执行擦除操作。
主机处理器可通过生成逻辑地址来访问外部存储器件。逻辑地址表示由主机软件(即，操作***或应用程序)识别出的逻辑存储空间中的任意位置。逻辑地址被转换为与外部存储器件的物理存储空间相对应的物理地址。通常，使用快闪存储器的外部存储器件需要被称为盘仿真软件的附加软件，以保证在存取操作期间与主机的兼容性。可通过操作例如快闪变换层(flashtranslation layer，FTL)的传统文件***，而实现主机和外部快闪存储器件之间的兼容性。在此情况下，主机处理器将外部快闪存储器件识别为HDD/SDRAM，并以与它访问HDD/SDRAM相同的方式来访问外部快闪存储器件。FTL将快闪存储卡连接到在特定操作***中使用的文件***，并且，它不允许在无先前擦除的情况下向相同的地址写入多于一次。
FTL功能包括逻辑地址-物理地址映射的管理、损坏块的管理、针对于意外电源切断的数据保护、以及磨损的管理。FTL功能之中的核心功能包括地址映射。在标题为“Flash file system(快闪文件***)”的美国专利第5404485号、标题为“Flash file system optimized for page-mode flash technologies(为页面模式快闪技术而优化的快闪文件***)”的美国专利第5937425号、以及标题为“Method of driving remapping in flash memory and flash memoryarchitecture suitable therefore(快闪存储器中驱动重新映射的方法、及适用于其的快闪存储器架构)”的美国专利第6381176号中给出了示例地址映射方案，通过引用而将其公开合并于此。
在基于块而访问快闪存储器的情况中，将快闪存储器划分为多个块。将被称为物理块号码的号码依次分配给每个块，并且，在所谓的逻辑块号码中使用用户所认为的块的虚拟号码。用于将逻辑块号码映射到物理块号码的方法包括：(ii)块映射方案；(iii)段(sector)(或页)映射方案；以及(iii)记录(log)映射方案。在使用映射方案的FTL中，可在物理上不同的位置中记入(register)在逻辑上具有连续地址的数据。由于快闪存储器具有比写入单元或编程单元大的擦除单元，所以，在到不同物理位置中的写入到达了预定级别时，有必要通过使用空闲块，而将分散在物理上不同位置的连续数据收集到相同的地址空间中。此操作被称为合并。
现在，将详细描述使用前述块映射方案、段映射方案、以及记录映射方案的合并操作。在合并操作的描述之前，在此假定，将快闪存储器划分为多个存储块，并且，每个存储块由多个页或段形成。附图标记“PBN”表示物理块号码，并且附图标记“PPN”表示物理页号码，而附图标记“LPN”表示逻辑页号码。
块映射方案
在此，将通过参照图1来描述使用块映射方案的合并操作。根据块映射方案，在将数据存储在任意存储块中时，将其连续地存储在存储块的页中。例如，当在具有物理块号码“2”(即PBN2)的存储块的第i页(即PPNi)中更新或重新记入数据时，将存储在除了请求更新的第i页PPNi之外的其它页中的数据复制到空块的对应页中，空块被称为空闲存储块(例如，PBN3)。然后，将要存储在存储块PBN2的页PPNi中的数据更新/重新记入到存储块PBN3的对应的第i页中。随后，整个存储块PBN2被擦除，并变为空闲存储块。在块映射方案中，只要将新数据更新到包含旧数据的页中，就应执行合并操作。典型地，使用块映射表来管理物理块号码和逻辑块号码之间的数据的块映射。
段(页)映射方案
在此，将通过参照图2A和2B来描述使用段映射方案的合并操作。根据页(或段)映射方案，将数据依次写入到存储块的页中。这里，页具有与段相同的大小，但是，对于本领域的技术人员来说显而易见的是，一个页可由多个段形成。例如，将逻辑页LPN0中的数据存储在物理页PPN0中，而将逻辑页LPN1中的数据存储在物理页PPN1中。将逻辑页LPN2中的数据存储在物理页PPN2中。当要将第一数据更新到逻辑页LPN1中时，将此第一数据存储在物理页PPN3中，并更新物理页PPN1，使得其存储空数据，这在图2A中被标记为“X”。另外，当要将数据更新到逻辑页LPN0中时，将第二数据存储在物理页PPN4中，并更新物理页PPN0，使得其存储空数据，这在图2A中被标记为“X”。如果对于所有页而执行了写入，即如果在存储块PBN0中不存在空闲页，则当请求到存储块PBN0中的写入时执行合并操作。如图2A所示，仅将存储块PBN0的有效数据(即，物理页PPN2至PPN5)复制到空闲存储块PBN1的对应页PPN10至PPN13中。随后，将对其请求了写入操作的存储块PPBN1中的逻辑页LPN0的数据存储在空闲存储块PBN1的物理页PPN14中。随后，将存储块PBN1的物理页PPN0处理为使其存储空数据，这在图2A中被标记为“X”。随后，将擦除物理存储块PBN10。如图2B所示而修改映射表，并且，通过快闪变换层(FTL)来管理修改的映射表。
记录映射方案
在此，将通过参照图3A至3C而详细地描述使用记录映射方案的合并操作。根据记录映射方案，如图3A所示，将存储块划分为数据区域(region)、记录区域、以及元区域，并且，通过FTL来管理映射数据的表。在记录映射方案中，将数据区域的一些存储块指定为记录区域的存储块。例如，假定快闪存储器包括9个存储块PBN0至PBN8。当未使用存储块时，分别将存储块PBN0至PBN4定义为数据区域，并将存储块PBN5至PBN7定义为记录区域，而将存储块PBN8定义为元区域。这里，将数据区域的存储块PBN0和PBN2指定为记录区域的存储块PBN5和PBN6，而将记录区域的存储块PBN7指定为空闲存储块。分别在块映射表、记录块映射表、以及记录映射表中管理存储块之间的映射数据、存储区域和记录区域之间的映射数据、以及记录区域的映射数据。每个存储块由多个页或多个段形成。
当要将数据写入到存储块PBN0中时，不将数据直接写入到存储块PBN0中，而是将其存储在与存储块PBN0相对应的记录区域的存储块PBN5中。例如，当要将与逻辑页LPN2相对应的数据写入到存储块PBN0中时，将该数据写入到记录区域的存储块PBN5的物理页PBN0中。同样，当要将与逻辑页LPN0相对应的数据写入到存储块PBN0中时，将该数据写入到记录区域的存储块PBN5的物理页PBN1中。当要将数据写入到存储块PBN1中时，因为指定了与存储块PBN1相对应的记录区域的存储块，所以，如下执行合并。首先，确定在记录区域或数据区域中是否存在空闲存储块。如果在记录区域中存在空闲存储块，如图3B所示，将存储在任一个存储块(例如，记录区域的存储块PBN5和PBN6之中的存储块PBN5)中的有效数据复制到空闲存储块PBN7中。随后，将存储在与存储块PBN5相对应的数据区域的存储块PBN0中的有效数据复制/转移(transfer)到存储块PBN7中。图3B中示出了复制过程。在擦除存储块PBN0和PBN5之后，如图3C所示，将记录区域的存储块PBN5指定为空闲存储块，并且将数据区域的存储块PBN0指定为记录区域的存储块，而将存储块PBN7指定为数据区域的存储块。最后，将要写入到存储块PBN1中的数据写入到记录区域的存储块PBN0中。通过FTL来管理块映射表、记录块映射表、以及记录映射表的映射数据，并将它们存储在元区域PBN8中。
因为页映射方案基于页而管理映射数据，所以，因为它典型地需要大映射表而存在缺点，同时因为它可容易地写入小量数据而存在优点。记录映射方案具有这样的缺点，即：只要将小量数据写入到不同数据块中，便应执行合并；同时，它具有这样的优点，即：它可容易地写入大量数据。并且，记录映射方案具有这样的优点，即：与页映射方案相比，它具有相对小的映射表。
通常，具有作为存储介质的快闪存储器的快闪存储器***使用单个FTL来管理快闪存储器。快闪存储器具有多种访问模式：更新存储在存储块中的部分内容的模式；以及将空闲存储块均用于新内容的模式。然而，由于仅通过单个FTL来处理不同的访问模式，所以，可降低整个***的性能。
发明内容
本发明的实施例包括用于控制快闪存储器的设备。此设备包括：存储器，用于存储多个快闪变换层；以及控制块，用于在请求外部访问时确定访问的模式，基于确定结果而选择存储在存储器中的快闪变换层中的一个，并基于所选快闪变换层而管理快闪存储器的映射数据。在请求访问时，控制块(单元)可从所输入的数据中提取逻辑地址信息，并基于所提取的逻辑地址信息而确定访问的模式。另外，只要请求了访问，控制块可累积(accumulate)访问模式信息，并基于累积的访问模式信息而确定快闪存储器的访问模式。在请求访问时，控制块还可基于从外部输入的访问信息而确定访问模式。快闪存储器还可包括各自与快闪变换层相对应的多个存储区域，并且，可通过对应的快闪变换层而管理每个存储区域的映射数据。可将快闪存储器划分为至少第一存储区域和第二存储区域，并且，存储器包括用于管理第一存储区域的映射数据的第一快闪变换层、以及用于管理第二存储区域的映射数据的第二快闪变换层。
第一快闪变换层可使用页映射方案，而第二快闪变换层可使用记录和块映射方案中的任一种。快闪存储器和用于控制快闪存储器的设备可被包括在存储卡中。可替换地，用于控制快闪存储器的设备可被包括在半导体固态盘控制器中。
在本发明的另一个方面中，提供了一种快闪存储器***，其包括主机、包括多个存储区域的快闪存储器、以及存储至少两个快闪变换层的控制器件，其中，只要从主机请求访问，控制器件便基于从主机提供的访问信息而确定访问的模式，基于确定的访问模式而选择快闪变换层中的一个，并基于所选快闪变换层而管理用于快闪存储器中的存储区域的映射数据。控制器件可包括：存储器，用于存储多个快闪变换层；以及控制块，用于基于访问信息而确定访问的模式，基于确定的访问模式而选择快闪变换层中的一个，并基于所选快闪变换层而管理用于快闪存储器的存储区域的映射数据。
本发明的另外的实施例包括用于管理快闪存储器的映射数据的方法。此方法包括以下步骤：a)只要请求了对快闪存储器的访问，便确定访问的模式；b)基于确定的访问模式而选择多个快闪变换层中的一个；以及c)基于所选快闪变换层而管理快闪存储器的映射数据。
附图说明
被包括以提供对本发明的进一步理解、且被合并于此并组成此申请的一部分的附图图解了本发明的实施例(多个)，并且与描述一起用来说明本发明的原理。附图中：
图1至3C是图解常规映射方案的图；
图4是描绘根据本发明的实施例的快闪存储器***的框图；
图5A和5B是描绘根据本发明映射策略的存储区域的快闪变换层的图；
图6是示出图4中示出的控制器件根据来自主机的访问请求而进行的确定过程的图；
图7是图解根据本发明的实施例、在将采用了两个快闪变换层的映射策略应用于xD卡时的存储区域的快闪变换层的图；
图8是描述根据图7的映射策略而确定快闪变换层的过程的流程图；
图9是图解根据本发明的实施例、在将采用了两个快闪变换层的映射策略应用于xD卡时的存储区域的快闪变换层的图；以及
图10是描述根据图9的映射策略而确定快闪变换层的过程的流程图。
具体实施方式
现在，在此将通过参照附图而更完整地描述本发明，在附图中示出了本发明的优选实施例。然而，可以很多不同形式来实施本发明，并且，不应将本发明解释为限于在此阐述的实施例；相反，提供了这些实施例使得此公开将变得透彻和完全，并将向本领域的技术人员完整地传达本发明的范围。所有图中的相同附图标记表示相同的元素，并且，可通过相同的标记字符来表示信号线和其上的信号。信号还可被同步，以及/或者被执行局部布尔(minorboolean)运算(例如，取反)，而不被视为不同信号。
图4是图解根据本发明的实施例的快闪存储器***1000的框图。参照图4，根据本实施例的快闪存储器***1000包括主机处理器200、控制器件400、以及快闪存储器600。将控制器件400配置为根据来自主机处理器200的访问请求而控制快闪存储器600。将控制器件400配置为存储多个快闪变换层FTL1至FTLn，并且，它确定来自主机处理器200的访问请求是否针对于快闪存储器600的区域。控制器件400根据确定结果而选择快闪变换层中的一个，并且，它基于所选快闪变换层而管理到快闪存储器600的映射数据。
换句话说，本发明的快闪存储器***1000并非通过仅使用单个快闪变换层而管理快闪存储器600。相反，快闪存储器***1000使用至少两个快闪变换层管理快闪存储器600。因此，只要存在来自主机处理器200的访问请求，本发明的快闪存储器***1000便选择适合于该访问请求的快闪变换层，并且，随后基于访问模式而以有效的方式来管理快闪存储器600。
如图4所示，控制器件400包括控制单元420和存储单元440。存储单元440存储不同的快闪变换层，而控制单元420确定从主机200请求了何种访问模式，并基于确定结果而选择存储在存储器440中的快闪变换层FTL1至FTLn中的任一个。只要主机处理器200请求了对快闪存储器600的访问，便执行此过程。举个例子，假定将使用块映射方案、页映射方案、以及记录映射方案的快闪变换层存储在存储器440中。如前所述，页映射方案在要写入小量数据时是有用的，但它具有这样的缺点，即：在要写入大量数据时，它需要相对大的映射表。相反，记录映射方案在要写入大量数据时是有用的，但它具有这样的缺点，即：在要写入小量数据时，频繁地执行合并。但是，通过控制器件400，有可能通过使用适于每个请求(例如，随机的单个写入请求)(用于小量数据)、以及连续写入请求(用于大量数据)的快闪变换层，而防止整个***的性能降低。
本发明的控制器件400可以多种方式确定访问模式。首先，可根据从主机处理器200接收的访问信息确定访问模式。当使用文件分配表(FAT)文件***时，通常，作为连续写入请求而将大量文件数据传送到控制器件400，而作为随机的单个写入请求将FAT的更新数据传送到控制器件400。由于将FAT数据存储在快闪存储器600的特定区域中，所以，可通过确定当前的访问请求是否用于FAT数据的写入操作，而获知访问模式。
在xD卡的情况中，要写入的数据包括逻辑地址信息。由此，可通过从自主机处理器接收的输入数据中提取逻辑地址信息，而得出访问模式。如果所提取的逻辑地址信息是用于存储FAT数据的地址，则将当前地址请求确定为随机的单个写入请求。否则，如果所提取的逻辑地址信息不是用于存储FAT数据的地址，则将当前地址请求确定为连续写入请求。
不同于先前的确定方法，还有可能通过只要存在访问请求、便累积(accumulate)访问模式，而应用最适合的快闪变换层。例如，有可能对于任意区域而累积有关是否存在频繁的随机写入请求、或是否存在频繁的连续写入请求的信息，并基于累积的信息而选择快闪变换层。并且，有可能基于从外部提供的信息(例如，有关当前访问的模式的信息)而选择快闪变换层。
假定快闪存储器600包括多个存储块，并且，将存储块划分为至少第一存储区域和第二存储区域。还假定根据随机的单个写入请求而将数据存储在第一存储区域中，而根据连续写入请求将数据存储在第二存储区域中。根据这些假定，如图5A所示，可通过第一快闪变换层FTL1来管理第一存储区域的映射数据，而可通过第二快闪变换层FTL2来管理第二存储区域的映射数据。第一和第二快闪变换层FTL1和FTL2遵循不同的映射方案。举个例子，第一快闪变换层FTL1遵循页映射方案，而第二快闪变换层FTL2遵循记录映射方案，或反之亦然。此外，可将快闪存储器600划分为三个或更多存储区域，并且，如图5B所示，可通过不同映射策略的快闪变换层而管理每个存储区域。
由此，如图6所示，当存在来自主机处理器200的访问请求时，控制器件400确定访问模式，并根据确定结果而选择适当的快闪变换层。随后，通过所选快闪变换层而管理快闪存储器的映射数据。
图7是图解根据本发明的实施例、在xD卡中包括的快闪存储器的阵列架构的示例图。在xD存储卡的情况中，快闪存储器阵列包括多个区(zone)，即区0、区1、区2、……区N。每个区由多个存储块形成。xD卡使用支持块写入操作的智能介质文件***(SMFS)。简而言之，主机处理器基于块而执行写入。在xD卡中，基于容量而定义FAT文件***，并且，应当在由总共1024个存储块形成的第一区“区0”中放置FAT。由此，总是将FAT数据仅传送到第一区“区0”之内。在将新数据写入到该卡中时，不更新FAT表的所有数据，而仅更新FAT中的部分数据。例如，尽管将FAT数据存储在至少一个存储块中，但仅在部分存储块中更新改变的数据。相反，基于块而将画面数据存储在xD卡中。换句话说，在输入画面数据时，将所输入的画面数据写入到整个存储块中。
在应用了本发明的映射策略的xD卡中，如图7所示，将第一快闪变换层FTL1应用于第一区“区0”，而将与第一快闪变换层FTL1(例如，采用页映射方案的快闪变换层)不同的第二快闪变换层FTL2(例如，采用记录映射方案的快闪变换层)应用于其它区。如上所述，由于不更新所有FAT数据、而是仅更新该数据的一部分，所以，通过将使用页映射方案的快闪变换层应用于第一区“区0”来管理第一区“区0”的映射数据是有用的。这是因为在无合并的情况下，在页映射方案中，在相同存储块的空闲页(多个)中更新FAT的改变内容。如果使用了任意块的所有页，那么，仅将有效数据复制到新的存储块，并在相同存储块(即，新指定的存储块)的空闲页(多个)中更新FAT的改变的内容。这里，复制的数据是最近更新的数据。
相反，将采用记录/块映射方案的快闪变换层应用于其它区。这是因为：在输入画面数据时，仅更新映射表，以将记录块(即，写入数据的记录区域的存储块)指定为数据块，而不在将输入数据写入记录块中之后进行合并。对于本领域的技术人员来说显而易见的是，可将使用块映射方案而不是记录映射方案的快闪变换层应用于除了第一区“区0”之外的其它区“区1”、“区2”、……“区N”。在此情况下，由于基于块而执行写入，所以，在对应的区的存储块(多个)中依次写入所输入的画面数据。同样，在写入新的画面数据时，仅更新块映射表，而不进行合并。
参照作为描述采用图7的映射策略的快闪存储器***的管理快闪存储器的过程的流程图的图8，首先，在步骤S100中，从主机处理器200请求对快闪存储器600的访问。在步骤S120，控制器件400确定当前请求的访问的模式。为了描述的方便起见，假定第一快闪变换层FTL1使用页映射方案，而第二快闪变换层FTL2使用记录映射方案。并且，假定控制器件400使用前述确定方法中的任一种，例如，基于包括在要写入的数据中的逻辑地址信息而确定访问模式的方法。因此，在请求访问时，控制器件400从输入的数据中提取逻辑地址信息，并确定所提取的逻辑地址信息是否用于指定FAT数据。简而言之，确定当前请求的访问是否是对第一区“区0”的访问。如果当前请求的访问是对第一区“区0”的访问，那么，在步骤S140，控制器件400基于存储在存储单元440中的第一快闪变换层FTL1而管理快闪存储器600的映射数据。如果当前请求的访问不是对第一区“区0”的访问，那么，在步骤S160，控制器件400基于存储在存储单元440中的第二快闪变换层FTL2而管理快闪存储器600的映射数据。只要主机处理器200请求了访问，便重复上述步骤S120至S160。
如上所述，由于在FAT中，仅最近数据有效，所以，将要在合并期间复制的有效页的数目减小为与FAT区域一样小的数目。这意味着：不仅可节省合并操作的频率数目，还可节省用于合并的时间。因此，可通过使用页映射方案来管理第一区“区0”的FAT，而防止整个***的性能降低。
不同于图7的映射策略，不仅可将一个映射方案、而且可将两个映射方案应用于存储FAT数据的第一区“区0”。例如，如图9所示，将使用页映射方案的第一快闪变换层FTL1应用于第一区“区0”的第一区域，而将使用块或记录映射方案的快闪变换层FTL2应用于第一区“区0”的第二区域。对于其它区“区1”、“区2”、……“区N”，应用使用与第一区“区0”的第二区域相同或不同的映射方案(即，块、记录、页映射方案中的任一种)的快闪变换层FTL3。在第一区的第一区域中，存储FAT数据，并且，在第二区域和其它区中，存储画面数据。
参照作为描述采用图9的映射策略的快闪存储器***中管理快闪存储器的映射数据过程的流程图的图10，首先，在步骤S200中，从主机处理器200请求对快闪存储器600的访问。在步骤S220，控制器件400确定当前请求的访问的模式。为了描述的方便起见，假定第一快闪变换层FTL1使用页映射方案，并且第二快闪变换层FTL2使用记录/块映射方案，而第三快闪变换层FTL3使用块/记录映射方案。并且，假定控制器件400使用前述确定方法中的任一种，例如，基于包括在要写入的数据中的逻辑地址信息而确定访问模式的方法。因此，在请求访问时，控制器件400从输入的数据中提取逻辑地址信息，并确定所提取的逻辑地址信息是否用于指定FAT数据。简而言之，确定当前请求的访问是否是对第一区“区0”的访问。如果当前请求的访问不是对第一区“区0”的访问，那么，在步骤S240，控制器件400基于存储在存储单元440中的第三快闪变换层FTL3而管理快闪存储器600的数据的映射。如果当前请求的访问是对第一区“区0”的访问，那么，在步骤S260，控制器件400确定当前请求的访问是否是对FAT区域的访问。如果当前请求的访问是对FAT区域的访问，那么，在步骤S280，控制器件400基于存储在存储器440中的第一快闪变换层FTL1而管理第一区“区0”的第一区域的数据的映射。如果当前请求的访问不是对FAT区域的访问，那么，在步骤S300，控制器件400基于存储在存储器440中的第二快闪变换层FTL2而管理第一区“区0”的第二区域的映射数据。只要主机处理器200请求了访问，便重复上述过程S220至S300。
根据映射策略，在连续的画面数据之后，不产生FAT区域，并在独立空间中更新FAT数据。因此，由FAT区域引起的不连续消失，并且，也是由FAT区域引起的合并操作的频率数目显著减小。特别地，由于在FAT中仅最近数据有效，所以，要在应用页映射方案时的合并操作期间复制的有效页的数目可减小为与FAT区域一样小的数目。这意味着：不仅可减小合并的频率数目，还可减小合并操作所消耗的时间。因此，可通过基于页映射方案而管理FAT表，来防止整个***的性能降低。
尽管通过采用存储卡的例子而描述了本发明的映射策略，但对于本领域的技术人员来说显而易见的是，本发明不限于此。众所周知，使用快闪存储器的***必然应使用快闪变换层。因此，可将本发明的映射策略应用于该***。例如，可将本发明的映射策略应用于：用于控制作为存储装置的快闪存储器的半导体固态盘控制器。尽管基于数据量而划分应用了不同快闪变换层的存储区域，但对于本领域的技术人员来说显而易见的是，可基于不同条件而划分存储区域。如上所述，本发明的技术可通过基于访问模式而在多个快闪变换层之中选择适当的快闪变换层、并管理映射数据，而防止整个***的性能降低。
对于本领域的技术人员来说显而易见的是，可在本发明中做出各种修改和变化。由此，意图使本发明涵盖在所附权利要求及其等价物的范围内的此发明的修改和变化。
对优先权申请的引用
此申请要求于2005年2月7日提交的韩国专利申请第10-2005-0011300号的优先权，由此，通过引用而将其公开合并于此。

Claims (30)

1.一种快闪存储器控制器件，包括：
存储单元，被配置为存储多个快闪变换层；以及
控制单元，其被电耦接到所述存储单元，所述控制单元被配置为响应于与至少一个所施加的存储器访问请求相关联而确定快闪存储器访问的模式，来选择多个快闪变换层中的一个，并且，所述控制单元还被配置为基于多个快闪变换层中的所选的一个，管理数据到快闪存储器件的映射。
2.如权利要求1所述的快闪存储器控制器件，其中，所述控制单元还被配置为：利用至少一个施加的存储器访问请求，从施加到快闪存储器控制器件的数据中提取逻辑地址信息；并且，其中，确定快闪存储器访问的模式包括：根据所提取的逻辑地址信息而确定快闪存储器访问的模式。
3.如权利要求1所述的快闪存储器控制器件，其中，所述控制单元还被配置为：从至少一个施加的存储器访问请求而累积访问信息；并且，其中，确定快闪存储器访问的模式包括：使用累积的访问信息确定快闪存储器访问的模式。
4.如权利要求1所述的快闪存储器控制器件，其中，多个快闪变换层中的每一个映射到快闪存储器件内的相应的存储区域。
5.如权利要求1所述的快闪存储器控制器件，其中，多个快闪变换层中的第一个对应于页映射方案，而多个快闪变换层中的第二个对应于从由记录映射方案和块映射方案组成的组中选择的映射方案。
6.如权利要求1所述的快闪存储器控制器件，其中，所述存储单元和所述控制单元被封装在快闪存储卡内。
7.如权利要求1所述的快闪存储器控制器件，其中，所述存储单元和所述控制单元被封装在固态盘控制器内。
8.一种快闪存储器控制器件，包括：
存储单元，被配置为存储多个快闪变换层；以及
控制单元，其被电耦接到所述存储单元，所述控制单元被配置为：响应于从由快闪存储器控制器件接收的数据中提取逻辑地址信息、并根据所提取的逻辑地址信息而确定快闪存储器访问的模式，来选择多个快闪变换层中的一个。
9.如权利要求8所述的快闪存储器控制器件，其中，所述控制单元还被配置为：基于多个快闪变换层中的所选的一个，而管理数据到快闪存储器件的映射。
10.一种用于控制快闪存储器的设备，包括：
存储器，用于存储多个快闪变换层；以及
控制块，用于当从外部请求访问时确定访问的模式，基于确定结果而选择存储在存储器中的快闪变换层中的一个，并基于所选快闪变换层而管理快闪存储器的映射数据。
11.如权利要求10所述的设备，其中，在请求访问时，控制块从所输入的数据中提取逻辑地址信息，并基于所提取的逻辑地址信息而确定访问的模式。
12.如权利要求10所述的设备，其中，每当请求访问时，控制块累积访问模式信息，并基于累积的访问模式信息而确定快闪存储器的访问模式。
13.如权利要求10所述的设备，其中，当请求访问时，控制块基于从外部输入的访问信息而确定访问模式。
14.如权利要求10所述的设备，其中，快闪存储器包括各自与快闪变换层相对应的多个存储区域，并且，通过对应的快闪变换层而管理每个存储区域的映射数据。
15.如权利要求10所述的设备，其中，将快闪存储器划分为至少第一存储区域和第二存储区域，并且，存储器包括用于管理第一存储区域的映射数据的第一快闪变换层、以及用于管理第二存储区域的映射数据的第二快闪变换层。
16.如权利要求15所述的设备，其中，第一快闪变换层使用页映射方案，而第二快闪变换层使用记录和块映射方案中的任一种。
17.如权利要求10所述的设备，其中，快闪存储器和用于控制快闪存储器的设备被包括在存储卡中。
18.如权利要求10所述的设备，其中，用于控制快闪存储器的设备被包括在半导体固态盘控制器中。
19.一种快闪存储器***，包括：
主机；
快闪存储器，其包括多个存储区域；以及
控制器件，其包含：存储器，用于存储多个快闪变换层；和控制块，用于每当从主机请求访问时，基于从主机提供的访问信息而确定访问的模式，基于确定的访问模式而选择快闪变换层中的一个，并基于所选快闪变换层而管理用于快闪存储器中的存储区域的映射数据。
20.如权利要求19所述的快闪存储器***，其中，当请求访问时，控制块从所输入的数据中提取逻辑地址信息，并基于所提取的逻辑地址信息而确定访问的模式。
21.如权利要求19所述的快闪存储器***，其中，每当请求访问时，控制块累积访问模式信息，并基于累积的访问模式信息而确定快闪存储器的访问模式。
22.如权利要求19所述的快闪存储器***，其中，当请求访问时，控制块基于从外部输入的访问信息而确定访问模式。
23.如权利要求19所述的快闪存储器***，其中，在快闪变换层之中，第一快闪变换层使用页映射方案，而第二快闪变换层使用记录和块映射方案中的任一种。
24.如权利要求23所述的快闪存储器***，其中，在存储区域之中，通过第一快闪变换层管理一些存储区域的映射数据，并通过第二快闪变换层管理其它区域的映射数据。
25.如权利要求19所述的快闪存储器***，其中，快闪存储器和控制器件形成存储卡。
26.如权利要求19所述的快闪存储器***，其中，快闪存储器***是半导体固态盘控制器。
27.一种用于管理快闪存储器的映射数据的方法，包括以下步骤：
a)每当请求对快闪存储器的访问时，确定访问的模式；
b)基于确定的访问模式而选择多个快闪变换层中的一个；以及
c)基于所选快闪变换层而管理快闪存储器的映射数据。
28.如权利要求27所述的方法，其中，步骤a)包括以下步骤：
a1)当请求访问时，从所输入的数据中提取逻辑地址信息；以及
a2)基于所提取的逻辑地址信息而确定所请求的访问的模式。
29.如权利要求27所述的方法，其中，步骤a)包括以下步骤：
a3)每当请求访问时，累积访问模式信息；以及
a4)基于累积的访问模式信息而确定对快闪存储器的访问的模式。
30.如权利要求27所述的方法，其中，在请求访问时，基于从外部输入的访问信息而确定访问模式。
CN2006100045949A 2005-02-07 2006-02-06 支持多存储器映射方案的快闪存储器控制器件及其方法 Active CN1828555B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR11300/05 2005-02-07
KR1020050011300A KR100684942B1 (ko) 2005-02-07 2005-02-07 복수의 사상 기법들을 채용한 적응형 플래시 메모리 제어장치 및 그것을 포함한 플래시 메모리 시스템

Publications (2)

Publication Number Publication Date
CN1828555A CN1828555A (zh) 2006-09-06
CN1828555B true CN1828555B (zh) 2013-03-20

Family

ID=36781209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100045949A Active CN1828555B (zh) 2005-02-07 2006-02-06 支持多存储器映射方案的快闪存储器控制器件及其方法

Country Status (5)

Country Link
US (1) US8117374B2 (zh)
JP (1) JP4988215B2 (zh)
KR (1) KR100684942B1 (zh)
CN (1) CN1828555B (zh)
DE (1) DE102006005876A1 (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1912123A4 (en) * 2005-07-29 2008-10-29 Matsushita Electric Ind Co Ltd MEMORY CONTROL UNIT, NON-VOLATILE MEMORY, NON-VOLATILE MEMORY SYSTEM, AND MEMORY ADDRESS MANAGEMENT METHOD
KR100845552B1 (ko) * 2006-12-18 2008-07-10 (재)대구경북과학기술연구원 Ｆｔｌ의 어드레스 매핑 방법
CN101616765A (zh) * 2007-01-08 2009-12-30 阿绍克·威施瓦那兹·赛泽 用于接合和脱开旋转工具架驱动的驱动连接器的启动***
JP2008181243A (ja) * 2007-01-23 2008-08-07 Hitachi Ltd ストレージシステムのキャッシュパーティション領域の設定を制御するデータベース管理システム
US8560760B2 (en) * 2007-01-31 2013-10-15 Microsoft Corporation Extending flash drive lifespan
KR100823171B1 (ko) * 2007-02-01 2008-04-18 삼성전자주식회사 파티션된 플래시 변환 계층을 갖는 컴퓨터 시스템 및플래시 변환 계층의 파티션 방법
JP4241839B2 (ja) * 2007-02-02 2009-03-18 ソニー株式会社 データ及びファイルシステム情報の記録装置及び記録方法
KR100881052B1 (ko) * 2007-02-13 2009-01-30 삼성전자주식회사 플래시 메모리의 매핑 테이블 검색 시스템 및 그에 따른검색방법
US7657572B2 (en) * 2007-03-06 2010-02-02 Microsoft Corporation Selectively utilizing a plurality of disparate solid state storage locations
TWI338856B (en) * 2007-03-09 2011-03-11 Ite Tech Inc A flash memory storing device and a data storing method thereof
KR101447188B1 (ko) * 2007-07-31 2014-10-08 삼성전자주식회사 플래시 메모리에 최적화된 입출력 제어 방법 및 장치
WO2009084724A1 (en) * 2007-12-28 2009-07-09 Kabushiki Kaisha Toshiba Semiconductor storage device
KR101465789B1 (ko) * 2008-01-24 2014-11-26 삼성전자주식회사 페이지 복사 횟수를 줄일 수 있는 메모리 카드 시스템의쓰기 및 병합 방법
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
JP4592774B2 (ja) * 2008-03-01 2010-12-08 株式会社東芝 メモリシステム
JP4653817B2 (ja) * 2008-03-01 2011-03-16 株式会社東芝 メモリシステム
KR101067457B1 (ko) 2008-03-01 2011-09-27 가부시끼가이샤 도시바 메모리 시스템
KR101017067B1 (ko) * 2008-04-08 2011-02-25 재단법인서울대학교산학협력재단 낸드 플래시 메모리를 위한 지역성 기반의 가비지 컬렉션기법
JP2009301491A (ja) * 2008-06-17 2009-12-24 Tdk Corp メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
KR101086857B1 (ko) * 2008-07-25 2011-11-25 주식회사 팍스디스크 데이터 머지를 수행하는 반도체 스토리지 시스템의 제어 방법
KR100965051B1 (ko) 2008-10-01 2010-06-21 서울시립대학교 산학협력단 플래시 메모리 장치를 위한 가변 공간 페이지 사상 방법 및그 장치
EP2189895A1 (en) 2008-11-24 2010-05-26 Deutsche Thomson OHG Flash based memory comprising a Flash translation layer and method for storing a file therein
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
US8364931B2 (en) * 2009-06-29 2013-01-29 Mediatek Inc. Memory system and mapping methods using a random write page mapping table
KR20110018157A (ko) * 2009-08-17 2011-02-23 삼성전자주식회사 플래시 메모리 장치의 액세스 방법
US8285920B2 (en) 2010-07-09 2012-10-09 Nokia Corporation Memory device with dynamic controllable physical logical mapping table loading
CN102339255B (zh) * 2010-07-16 2014-04-23 安凯(广州)微电子技术有限公司 一种Nand写平衡处理方法
US20120317377A1 (en) * 2011-06-09 2012-12-13 Alexander Palay Dual flash translation layer
DE102012111829A1 (de) 2011-12-06 2013-06-06 Samsung Electronics Co., Ltd. Speichersysteme und Blockkopierverfahren davon
KR101893145B1 (ko) 2011-12-06 2018-10-05 삼성전자주식회사 메모리 시스템들 및 그것들의 블록 복사 방법들
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
WO2013171792A1 (en) 2012-05-16 2013-11-21 Hitachi, Ltd. Storage control apparatus and storage control method
US20130311700A1 (en) * 2012-05-20 2013-11-21 Chung-Jwu Chen Extending Lifetime For Non-volatile Memory Apparatus
WO2014123372A1 (ko) * 2013-02-07 2014-08-14 서울대학교 산학협력단 증명 가능하고 정확한 오류 복구를 위한 플래시 변환 계층 설계 프레임워크
US9448928B2 (en) * 2013-04-26 2016-09-20 Oracle International Corporation System and method for two-tier adaptive heap management in a virtual machine environment
US20150160873A1 (en) * 2013-12-10 2015-06-11 Memory Technologies Llc Filesystem tuned firmware for storage modules
US9846567B2 (en) 2014-06-16 2017-12-19 International Business Machines Corporation Flash optimized columnar data layout and data access algorithms for big data query engines
WO2016046880A1 (ja) * 2014-09-22 2016-03-31 株式会社日立製作所 ストレージ装置、半導体記憶装置及びその制御方法
US9952808B2 (en) 2015-03-26 2018-04-24 International Business Machines Corporation File system block-level tiering and co-allocation
US9898200B2 (en) 2016-02-18 2018-02-20 Samsung Electronics Co., Ltd Memory device having a translation layer with multiple associative sectors
US10235198B2 (en) * 2016-02-24 2019-03-19 Samsung Electronics Co., Ltd. VM-aware FTL design for SR-IOV NVME SSD
US10089243B2 (en) * 2016-02-25 2018-10-02 SK Hynix Inc. Memory controller and system including variable address mapping tables and a fixed address mapping table
US10642497B2 (en) 2016-08-31 2020-05-05 International Business Machines Corporation System, method and computer program product for instantiating blocks of a solid-state disk to include different flash characteristics
KR102340094B1 (ko) * 2017-03-31 2021-12-17 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10754789B1 (en) 2017-11-15 2020-08-25 Amazon Technologies, Inc. Address translation for storage class memory in a system that includes virtual machines
US10810133B1 (en) 2017-11-15 2020-10-20 Amazon Technologies, Inc. Address translation and address translation memory for storage class memory
US10762137B1 (en) * 2017-11-15 2020-09-01 Amazon Technologies, Inc. Page table search engine
US11030106B2 (en) 2019-06-18 2021-06-08 Western Digital Technologies, Inc. Storage system and method for enabling host-driven regional performance in memory
CN110471861B (zh) * 2019-07-10 2022-02-11 华为技术有限公司 一种闪存设备中的数据存储方法及闪存设备
US11086786B2 (en) 2019-12-09 2021-08-10 Westem Digital Technologies, Inc. Storage system and method for caching a single mapping entry for a random read command
US11860791B2 (en) * 2020-04-24 2024-01-02 Netapp, Inc. Methods for managing input-output operations in zone translation layer architecture and devices thereof
US11537325B2 (en) * 2020-11-17 2022-12-27 Western Digital Technologies, Inc. Storage system and method for token provisioning for faster data access
US11755495B2 (en) * 2021-03-16 2023-09-12 Micron Technology, Inc. Storing a logical-to-physical mapping in NAND memory
US11734189B2 (en) * 2021-03-16 2023-08-22 Micron Technology, Inc. Caching of logical-to-physical mapping information in a memory sub-system
CN114327272A (zh) * 2021-12-28 2022-04-12 深圳大普微电子科技有限公司 一种数据处理方法、固态硬盘控制器及固态硬盘
CN116303120A (zh) * 2022-12-14 2023-06-23 超聚变数字技术有限公司 确定闪存转换层ftl算法的方法及设备
CN117931728A (zh) * 2024-01-24 2024-04-26 无锡众星微***技术有限公司 一种片上存储器及其访问方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812814A (en) * 1993-02-26 1998-09-22 Kabushiki Kaisha Toshiba Alternative flash EEPROM semiconductor memory system
US5963983A (en) * 1996-04-15 1999-10-05 International Business Machines Corporation Method and apparatus for dynamically creating conversion tables to access a semiconductor memory device
CN1542624A (zh) * 2003-04-29 2004-11-03 大唐移动通信设备有限公司 一种在Flash文件***中加快逻辑块映射速度的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2251323B (en) * 1990-12-31 1994-10-12 Intel Corp Disk emulation for a non-volatile semiconductor memory
DE69320900T3 (de) * 1992-08-13 2007-04-26 Matsushita Electric Industrial Co., Ltd., Kadoma IC-Karte mit hierarchischer Dateienstruktur
US5537585A (en) 1994-02-25 1996-07-16 Avail Systems Corporation Data storage management for network interconnected processors
US6014724A (en) * 1995-10-27 2000-01-11 Scm Microsystems (U.S.) Inc. Flash translation layer block indication map revision system and method
JP3524428B2 (ja) 1999-04-20 2004-05-10 東京エレクトロンデバイス株式会社 記憶装置、記憶システム、メモリ管理方法及び記録媒体
JP4439096B2 (ja) 2000-08-28 2010-03-24 株式会社東芝 メモリカード及び同カードに適用されるアドレス変換方法
JP2001142774A (ja) * 1999-11-11 2001-05-25 Toshiba Corp メモリカード及び同カードに適用されるアドレス変換方法
JP2001243110A (ja) * 1999-12-20 2001-09-07 Tdk Corp メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリへのアクセス方法
JP3719897B2 (ja) 2000-02-29 2005-11-24 富士通株式会社 データ転送装置、データ転送方法及び記録媒体
US7155559B1 (en) 2000-08-25 2006-12-26 Lexar Media, Inc. Flash memory architecture with separate storage of overhead and user data
KR100389867B1 (ko) 2001-06-04 2003-07-04 삼성전자주식회사 플래시 메모리 관리방법
US6704852B2 (en) * 2001-11-16 2004-03-09 Key Technology Corporation Control device applicable to flash memory card and method for building partial lookup table
US7533214B2 (en) * 2002-02-27 2009-05-12 Microsoft Corporation Open architecture flash driver
US7085879B2 (en) * 2002-02-27 2006-08-01 Microsoft Corporation Dynamic data structures for tracking data stored in a flash memory device
KR100484147B1 (ko) 2002-07-26 2005-04-18 삼성전자주식회사 플래시 메모리 관리 방법
KR100914646B1 (ko) * 2002-08-31 2009-08-28 지인정보기술 주식회사 멀티-플레인 구조의 플래시 메모리 관리 방법
JP2004208246A (ja) 2002-12-20 2004-07-22 Hagiwara Sys-Com:Kk フラッシュメモリー制御方法、デジタルカメラ
US8041878B2 (en) * 2003-03-19 2011-10-18 Samsung Electronics Co., Ltd. Flash file system
JP2005084479A (ja) * 2003-09-10 2005-03-31 Matsushita Electric Ind Co Ltd 撮像レンズおよび撮像ユニットおよび光学機器
DE60311462T2 (de) * 2003-09-19 2008-01-03 Sun Microsystems, Inc., Santa Clara Verfahren und Vorrichtung zur Protokollverarbeitung in Computersystemen unter Verwendung der Übersetzung von Speicheradressen
KR100608602B1 (ko) * 2003-12-10 2006-08-03 삼성전자주식회사 플래시 메모리, 이를 위한 사상 제어 장치 및 방법
KR20060007667A (ko) * 2004-07-20 2006-01-26 엘지전자 주식회사 플래시 메모리 관리 방법과 장치 및 그 구조
KR100706242B1 (ko) * 2005-02-07 2007-04-11 삼성전자주식회사 메모리 시스템 및 그것의 런 단위 어드레스 매핑 테이블 구성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812814A (en) * 1993-02-26 1998-09-22 Kabushiki Kaisha Toshiba Alternative flash EEPROM semiconductor memory system
US5963983A (en) * 1996-04-15 1999-10-05 International Business Machines Corporation Method and apparatus for dynamically creating conversion tables to access a semiconductor memory device
CN1542624A (zh) * 2003-04-29 2004-11-03 大唐移动通信设备有限公司 一种在Flash文件***中加快逻辑块映射速度的方法

Also Published As

Publication number Publication date
KR20060090087A (ko) 2006-08-10
CN1828555A (zh) 2006-09-06
KR100684942B1 (ko) 2007-02-20
JP2006221627A (ja) 2006-08-24
US20060179212A1 (en) 2006-08-10
US8117374B2 (en) 2012-02-14
DE102006005876A1 (de) 2006-09-14
JP4988215B2 (ja) 2012-08-01

Similar Documents

Publication Publication Date Title
CN1828555B (zh) 支持多存储器映射方案的快闪存储器控制器件及其方法
US7487303B2 (en) Flash memory device and associated data merge method
US7529879B2 (en) Incremental merge methods and memory systems using the same
US8386698B2 (en) Data accessing method for flash memory and storage system and controller using the same
JP4155463B2 (ja) 順次書き込みのみを用いるフラッシュ管理システムを有するシステム、及びその方法
KR100526879B1 (ko) 플래쉬 파일 시스템
CN100454273C (zh) 用于块内页面分组的方法及设备
KR100771519B1 (ko) 플래시 메모리를 포함한 메모리 시스템 및 그것의 머지방법
KR101300657B1 (ko) 비휘발성 메모리 및 버퍼 메모리를 포함하는 메모리 시스템및 그것의 데이터 읽기 방법
JP4834676B2 (ja) オンチップ不揮発性メモリ書き込みキャッシュを使用するシステムおよび方法
CN101563729B (zh) 具有易失性和非易失性存储器的混合固态存储器***
US8055873B2 (en) Data writing method for flash memory, and controller and system using the same
US20100318754A1 (en) Apparatus and methods using invalidity indicators for buffered memory
US20100332732A1 (en) Memory systems and mapping methods thereof
US20150261668A1 (en) Semiconductor Device and Method of Controlling Non-Volatile Memory Device
CN102292711A (zh) 固态存储器格式化
WO2014074449A2 (en) Wear leveling in flash memory devices with trim commands
JP2000505215A (ja) メモリ管理
CN103294604A (zh) 闪存器件和使用闪存器件的电子设备
WO2011068109A1 (ja) 記憶装置、およびメモリコントローラ
JP2008546053A (ja) 磁気抵抗ランダム・アクセス・メモリ（ｍｒａｍ）を用いた不揮発性メモリ・システム
US20050169058A1 (en) Data management apparatus and method used for flash memory
JP4829202B2 (ja) 記憶装置及びメモリ制御方法
US20080109588A1 (en) Memory Card and Method of Driving the Same
JP2003216506A (ja) フラッシュメモリを搭載した記憶装置及び計算機

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant