CN1826779B - 用于接收机的时钟再训练方法 - Google Patents

用于接收机的时钟再训练方法 Download PDF

Info

Publication number
CN1826779B
CN1826779B CN2004800209276A CN200480020927A CN1826779B CN 1826779 B CN1826779 B CN 1826779B CN 2004800209276 A CN2004800209276 A CN 2004800209276A CN 200480020927 A CN200480020927 A CN 200480020927A CN 1826779 B CN1826779 B CN 1826779B
Authority
CN
China
Prior art keywords
data
retraining
sheet
payload
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800209276A
Other languages
English (en)
Other versions
CN1826779A (zh
Inventor
维克托·李
法宁德拉·马纳瓦
阿克希莱什·库马
桑杰伊·达布瑞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1826779A publication Critical patent/CN1826779A/zh
Application granted granted Critical
Publication of CN1826779B publication Critical patent/CN1826779B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0094—Bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Communication Control (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

再训练接收机的***和方法用于确定到接收机的导出时钟数据链路的最小跳变密度。基于该最小跳变密度生成再训练片。在一种方法中，通过定义再训练片的控制数据和有效载荷数据而生成再训练片。基于控制数据和有效载荷数据确定再训练片的检错数据。控制数据、有效载荷数据和检错数据具有满足所述最小跳变密度的足够跳变。

Description

用于接收机的时钟再训练方法
背景
技术领域
本发明的实施方案总地涉及点到点数据链路。更具体地说，这些实施方案涉及接收机在导出时钟数据链路中的再训练。
讨论
数据链路是主体之间的点到点互连，其中在给定的事务中，一个主体是“发射机”，而另一个主体是“接收机”。示例性的数据链路包括处理器向盘驱动器写数据，一个计算机***中的各个独立电路板上的处理器相互传输数据，同一电路板上的处理器传输数据，等等。在任何数据链路的情况下，为了让两个主体进行通信，这两个主体必须就发送和接收数据的精确定时达成协定。这种协定在链路设计中通常被称为计时(clocking)方案。虽然有几种计时方案已用于工业中，但是还存在着相当大的改进空间。
例如，在被称为“公共时钟”方案的计时方案中，互连中的所有主体在发送和接收数据时共享单个时钟。传输协议定义了发射机何时发送数据以及接收机何时采样数据。虽然这样的方案消除了在主体之间实现同步的需要，但是由于时钟必须在整个***中传播，以让所有的主体发现并使用，所以可用的时钟频率的范围很有限。
在“源同步”计时方案中，时钟信号与数据信号一同发送。这种方法缓解了与公共时钟方案相关的时钟频率限制，但是可能会增加在发射机和接收机之间发送的非有效载荷数据的量。
“嵌入式”计时方案将时钟信号嵌入数据传输当中，从而改进了源同步计时方案。结果，可以消除对外部时钟信号的需求。接收机通过由数据信号的跳变实现内插，而从数据信号中恢复出时钟。跳变被定义为从逻辑“0”到逻辑“1”或相反的改变。然而，由于环境的变化，每个接收机必须周期性地再训练其内插器，以保持与发射机同步。
某些嵌入式计时方案，例如8比特/10比特(8B10B)方案通过试图对传出的数据信号保持某种最小跳变密度(transition density)，来解决有关漂移的顾虑。根据在长“m”个周期的时间段上的最小“n”次跳变来定义这样一种最小跳变密度，其中n是在2和5之间的一个小整数，m是在1024和4096之间的一个较大整数。这些类型的嵌入式计时方案分配相对大量的信号，以保证整个数据信号的最小跳变密度以及其他特征，例如DC均衡和运行非均匀性。DC均衡是指一种具有相同数量的1和0的属性。一个信号具有良好的DC均衡，意味着该数据信号的频谱有一个低截止频率，在该频率之下不传送任何有用信息。这样的截止频率有时可以提供明显的滤波和电路设计优势。运行非均匀性通过定义1和0的数量之间正在发生的最大差值，来帮助发射器实现DC均衡。对于整个数据信号保持DC均衡和运行非均匀性约束可以提供高质量的信号，但是也可能导致不期望出现的大量额外开销。事实上，与常见的8B10B方案相关联的额外开销在20％的量级上。虽然这样的额外开销在某些环境下是可以接受的，但是对于另外一些环境而言，就需要改进了。例如，当短距离、高速发送少量数据时，例如在同一电路板上或在邻近电路板上的处理器到处理器的通信，与DC均衡相关的额外开销可能就不值得了。因此，需要一种给出相对较低额外开销的计时方案。
附图说明
通过阅读以下说明书和所附权利要求，并且参考附图，本领域的技术人员将会清楚本发明的实施方案的各种优点，在附图中：
图1A是根据本发明一个实施方案的通信***的实施例的图；
图1B是根据本发明一个实施方案的链路控制器的实施例的图；
图2是根据本发明一个实施方案的再训练片数据结构的实施例的图；
图3是根据本发明一个实施方案的满足最小跳变密度的再训练片的实施例的图；
图4是根据本发明的一个实施方案将再训练片***数据信号中的实施例的时序图；
图5是根据本发明的一个实施方案再训练接收机的方法的实施例的流程图；
图6是根据本发明的一个实施方案生成再训练片的过程的实施例的流程图；
图7是根据本发明的一个实施方案确定检错数据的过程的实施例的流程图；
图8是根据本发明的一个实施方案确定再训练片的有效载荷数据的过程的实施例的流程图；
图9是根据本发明的一个实施方案向接收机发送再训练片的方法的实施例的流程图；以及
图10是根据本发明的一个实施方案接收再训练片的过程的实施例的流程图。
具体实施方式
图1A示出了具有发射机22和接收机24的电路板20，其中发射机22和接收机24通过一条导出时钟数据链路26进行通信。通常，导出时钟数据链路26是基于一个从传统的嵌入式时钟方案派生出的方案。具体地说，导出时钟方案消除了与嵌入式时钟方案相关联的某些特征和额外开销。然而，发射机22仍能够保持期望的(或必需的)最小跳变密度。具体地说，发射机22具有一个链路控制器28，用于为数据链路26确定最小跳变密度，并基于该最小跳变密度，通过数据链路26向接收机24发送再训练片(retraining flit)30。再训练片30的发送使得导出时钟数据链路26能够在最大化有效载荷数据的吞吐率的同时保持最小跳变密度。
发射机22和接收机24可以是占用个人计算机(PC)主板的处理器，其中数据链路26是互连处理器的总线。可替换地，发射机22和接收机24可以是位于不同电路板上的芯片。在这一方面，应当注意，虽然发射机22和接收机24被图示为彼此非常靠近(例如，在当今的PCB技术下信号迹线约小于40英寸长)，但是本发明的实施方案并不局限于此。例如，接收机24可以是在距离发射机22100英寸量级处运行的盘驱动器，这取决于信号强度。尽管如此，仍存在很多所述实施方案特别适于局部化通信的方面。实际上，在发射机22和接收机24相对靠近，传输率相对较高，并且正在传输少量数据的环境中，再训练片的使用是特别有益的。
继续参考图1A和图1B，更详细地示出了实现链路控制器28′的一种途径。通常，链路控制器28′接收输入数据信号，并将该信号发送到数据链路26。为了保持最小跳变密度，链路控制器28′周期性地向数据信号中***再训练片30。具体地说，链路控制器28′具有一个数据模块32，用于定义再训练片30的有效载荷和控制数据。差错模块34基于控制数据和有效载荷数据，确定再训练片30的检错数据。控制数据、有效载荷数据和检错数据具有足够的跳变，以满足最小跳变密度。如上所述，可以用在长“m”个周期的时间段上的最小“n”次跳变来定义这样一种跳变密度，其中“n”是2和5之间的小整数，“m”是1024和4096之间的较大整数。跳变被定义为从逻辑“0”到逻辑“1”或相反的改变。下面更详细地讨论再训练片30的数据结构。链路控制器28′还具有发送模块36，用于通过数据链路26向接收机24发送再训练片32作为数据信号的一部分。
在一个实施方案中，差错模块34标识多个循环冗余码(CRC)多项式，并且基于控制数据和有效载荷数据为所述多个CRC多项式中的每一个确定对应的CRC校验和。差错模块34因此可以从所述多个CRC多项式中选择一个CRC多项式，其中选出的CRC多项式所得出的CRC校验和具有满足最小跳变密度的足够跳变。在这种情况下，检错数据包括得出的CRC校验和。差错模块34计算每个对应的CRC校验和。
虽然以示例的方式描述了CRC差错校验技术，但是也可以使用其他技术，而不会偏离本发明的实施方案的精神和范围。例如，奇偶校验，它比CRC略微简单一点，还有纠错码(ECC)，它比CRC略微复杂一点，以及其他适合的替换技术。实际上检错数据可以完全不考虑。
现在看图2和3，分别示出了再训练片30的数据结构40和示例性的再训练片30′的内容。具体地说，数据结构40提供的片宽度具有有效载荷区42和边带区43。有效载荷区42包括有效载荷数据，边带区43包括检错数据和控制数据。再训练片的宽度由数据链路26(图1A)中的位数(或导线/线路数)来定义。发送片所需的数据传输的数量取决于该片的总尺寸。在图示的实施例中，再训练片是在四次数据传输中被发送的。也可以用不同的方式来构造片，例如在每条导线上放置所有的数据有效载荷并在所有的线路上分布控制信号，等等。例如，快速外设部件互连(PCI ExpressTM，1.0基本和卡电气机械规范，PCI特殊兴趣组/SIG)片是按垂直方式定义的。
因而，再训练片30′是20位宽，其中16位专用于有效载荷区42′，4位专用于边带区43′。再训练片30′有80位长。在图示的情形中，数据模块32(图1B)定义了每条线路具有最大可能跳变数的有效载荷数据。例如，分配给再训练片30′的第0位位置的线路从0跳变到1到0再到1(即，三次跳变)。数据模块32(图1B)还基于切换噪声约束在有效载荷区42′上交错有效载荷数据。换言之，在给定的传输中，并非所有的有效载荷线路具有相同的值。这样一种方法降低了同时切换噪声。如果必要的话，控制数据也可以具有最大可能数量的跳变以及交错分布。
图4示出的时序图46更详细地图示了再训练片30(30a-30f)的发送。一般，链路控制器28(图1A)为了满足最小跳变密度，发送再训练片30的多份拷贝。例如，在图示的第一再训练时段期间发送再训练片30a-30c，在图示的第二再训练时段期间发送再训练片30d-30f。有关再训练片30的每条线路上的跳变次数的知识可被用来计算在每个再训练时段期间必须被发送的再训练片的数量。在图示的实施例中，需要三个再训练片30以满足最小跳变密度。此外，为发射器提供了计时器48(图1A)，以计数从前一再训练片被发送以来所过去的时间量。链路控制器28(图1A)因此可以基于过去的时间量来发送再训练片30。
现在回去看图1A，接收机24具有链路控制器50，其接收作为数据信号一部分的再训练片30。由于再训练片30被包括在数据信号中，所以链路控制器50可以基于在数据信号中跳变的数量来调整接收机24的内部时钟。链路控制器50在对接收的片进行差错检验并且确定没有发生任何差错后，还可以在物理层(PHY)以上的层中处理数据信号之前从数据信号中滤除再训练片。应当注意的是，在双向通信的情形中，接收机24可以包括发射机22的组件，反之亦然。
图5示出了再训练接收机的方法52。可以使用众多种类的商业上可获得的硬件和/或软件编程技术来实现方法52。例如，方法52可以在发射机中被实现为存储在机器可读介质中的一组指令，所述介质例如包括只读存储器(ROM)、致密盘ROM(CD-ROM)、电可擦除可编程ROM(EEPROM)、随机访问存储器(RAM)、硬件状态机等，其中所述指令能够由处理器来执行，以确定所需的再训练频率和跳变密度。具体地说，处理框54用于确定到接收机的导出时钟数据链路的最小跳变密度。在框56基于该最小跳变密度生成再训练片。
现在看图6，在框56′中更详细地示出了一种生成再训练片的方法。具体地说，在框58处，为再训练片定义了控制数据和有效载荷数据。框60用来基于所述控制数据和有效载荷数据，确定再训练片的检错数据。控制数据、有效载荷数据和检错数据具有可满足最小跳变密度的足够跳变。在框62处，在所述数据链路上作为数据信号的一部分发送再训练片。
图7在框60′处更详细地示出了确定检错数据的一种方法。具体地说，框64用于标识多个CRC多项式，其中框66基于控制数据和有效载荷数据，为所述多个CRC多项式中的每一个确定相应的CRC校验和。在框68处从所述多个CRC多项式中选择一个CRC多项式。所选出的CRC多项式得出的CRC校验和具有满足最小跳变密度的足够跳变，其中检错数据包括得出的CRC校验和。
CRC将输入位的各块视为多项式的系数组。例如，二进制数10100000意味着以下多项式：1*x^7+0*x^6+1*x^5+0*x^4+0*x^3+0*x^2+0*x^1+0*x^0。这是“信息多项式”。具有恒定系数的第二多项式被称为“发生器多项式”。发生器多项式被划分成信息多项式，得出商式和余数式。余数式的系数形成最终CRC校验和的各个位。因此，次数为32的多项式对于生成32位CRC校验和而言是必需的。用于发生器多项式的准确位组将自然影响到所计算的CRC校验和。应当注意，校验和可以替换性地被用作纠错数据。纠错码(例如ECC码)与相同大小的检错码相比，其检错能力要低一些。
图8在框58′处更详细地示出了定义有效载荷数据的一种方法。具体地说，框70用来定义具有最大可能跳变数的有效载荷数据。有效载荷数据基于切换噪声约束，在再训练片的有效载荷区上交错。可以对控制数据进行类似的定义，以获得最大可能的跳变数并降低切换噪声。
现在看图9，在框62′处更详细地示出了一种发送再训练片的方法。具体地说，框74用于计数从前一再训练片被发送以后所过去的时间量。如果在框76处确定开始另一个再训练时段所需的时间量已经期满，则在框78处发送再训练片的一份拷贝。如果在框80处确定需要再训练片的多份拷贝，则该过程返回到框78以发送多份拷贝，从而满足最小跳变密度。
现在看图10，示出了一种处理再训练片的方法82。可以使用众多种类的商业上可获得的硬件和/或软件编程技术来实现方法82。例如，方法82可以在接收机中被实现为存储在机器可读介质中的一组指令，其中所述指令可由处理器执行来处理再训练片。具体地说，处理框84用于在接收机处接收作为数据信号一部分的再训练片。框88基于数据信号中的跳变来调整接收机的内部时钟。一旦在框86处检验数据信号以发现传输差错，则在框90处从数据信号中滤除没有差错的再训练片。
本领域的技术人员从以上描述中将会理解，可以用多种不同的形式来实现本发明的实施方案的宽广技术。因此，虽然已经结合具体的实施例描述了本发明的实施方案，但是本发明的实施方案的真实范围不应当受限于此，因为本领域的技术人员在研究了附图、说明书和权利要求书后将会清楚其他的修改。

Claims (27)

1.一种再训练接收机的方法，所述方法包括：
为到所述接收机的导出时钟数据链路确定最小跳变密度；以及
基于所述最小跳变密度生成再训练片，
其中生成再训练片包括：
为所述再训练片定义控制数据和有效载荷数据；
基于所述控制数据和所述有效载荷数据确定所述再训练片的检错数据，所述控制数据、所述有效载荷数据和所述检错数据具有满足所述最小跳变密度的足够跳变；以及
在所述数据链路上作为数据信号的一部分向所述接收机发送所述再训练片，
其中所述片具有由有效载荷区和边带区定义的宽度，所述有效载荷区包括所述有效载荷数据，所述边带区包括所述检错数据和所述控制数据。
2.一种再训练接收机的方法，所述方法包括：
为到所述接收机的导出时钟数据链路确定最小跳变密度；以及
基于所述最小跳变密度生成再训练片，
其中生成再训练片包括：
为所述再训练片定义控制数据和有效载荷数据；
基于所述控制数据和所述有效载荷数据确定所述再训练片的检错数据，所述控制数据、所述有效载荷数据和所述检错数据具有满足所述最小跳变密度的足够跳变；以及
在所述数据链路上作为数据信号的一部分向所述接收机发送所述再训练片，
其中发送所述再训练片包括发送所述再训练片的多份拷贝，以满足所述最小跳变密度。
3.一种再训练接收机的方法，所述方法包括：
为到所述接收机的导出时钟数据链路确定最小跳变密度；以及
基于所述最小跳变密度生成再训练片，
其中生成再训练片包括：
为所述再训练片定义控制数据和有效载荷数据；
基于所述控制数据和所述有效载荷数据确定所述再训练片的检错数据，所述控制数据、所述有效载荷数据和所述检错数据具有满足所述最小跳变密度的足够跳变；以及
在所述数据链路上作为数据信号的一部分向所述接收机发送所述再训练片，
其中发送所述再训练片包括：
计数从前一再训练片被发送以后过去的时间量；以及
基于所述过去的时间量发送所述再训练片。
4.如权利要求1-3中任一权利要求所述的方法，还包括：
标识多个循环冗余码(CRC)多项式；
基于所述控制数据和所述有效载荷数据，为所述多个CRC多项式中的每一个确定相 应的CRC校验和；以及
从所述多个CRC多项式中选择一个CRC多项式，所选出的CRC多项式得出的CRC校验和具有满足所述最小跳变密度的足够跳变，所述检错数据包括所述得出的CRC校验和。
5.如权利要求4所述的方法，还包括计算每个相应的CRC校验和。
6.如权利要求1-3中任一权利要求所述的方法，还包括：
定义具有最大可能跳变数的有效载荷数据；以及
基于切换噪声约束，在所述片的有效载荷区上交错所述有效载荷数据。
7.如权利要求2或3所述的方法，其中所述片具有由有效载荷区和边带区定义的宽度，所述有效载荷区包括所述有效载荷数据，所述边带区包括所述检错数据和所述控制数据。
8.如权利要求3所述的方法，还包括发送所述再训练片的多份拷贝，以满足所述最小跳变密度。
9.如权利要求1-3中任一权利要求所述的方法，还包括：
在所述接收机处接收作为数据信号一部分的所述再训练片；以及
检验所述数据信号以发现传输差错。
10.如权利要求9所述的方法，还包括：
基于在所述数据信号中的跳变数，调整所述接收机的内部时钟；以及
从所述数据信号中滤除所述再训练片。
11.一种再训练接收机的方法，所述方法包括：
为到所述接收机的导出时钟数据链路确定所需的最小跳变密度；
计数从前一再训练片被发送到所述接收机以后过去的时间量；
为当前再训练片定义控制数据和有效载荷数据；
基于切换噪声约束，在所述当前再训练片的有效载荷区上交错所述有效载荷数据；
基于所述控制数据和所述有效载荷数据确定所述再训练片的循环冗余码(CRC)校验和，所述控制数据、所述有效载荷数据与所述校验和具有满足所述所需的最小跳变密度的足够跳变；
基于所述所需的最小跳变密度和所述过去的时间量，发送所述当前再训练片的多份拷贝；
在所述接收机处接收作为数据信号一部分的所述当前再训练片；
基于所述数据信号中的跳变数，调整所述接收机的内部时钟；
检验所述数据信号以发现传输差错；以及 
从所述数据信号中滤除所述再训练片。
12.如权利要求11所述的方法，还包括：
标识多个CRC多项式；
基于所述控制数据和所述有效载荷数据，为所述多个CRC多项式中的每一个确定相应的CRC校验和；以及
从所述多个CRC多项式中选择一个CRC多项式，所选出的CRC多项式得出的CRC校验和具有满足所述最小跳变密度的足够跳变，所述检错数据包括所述得出的CRC校验和。
13.如权利要求11所述的方法，还包括计算每个相应的CRC校验和。
14.一种发射机，包括：
链路控制器，该链路控制器为到接收机的导出时钟数据链路确定最小跳变密度，并且基于所述最小跳变密度生成再训练片，
其中所述链路控制器还包括：
为所述再训练片定义控制数据和有效载荷数据的数据模块；
差错模块，该模块基于所述控制数据和所述有效载荷数据确定所述再训练片的检错数据，所述控制数据、所述有效载荷数据和所述检错数据具有满足所述最小跳变密度的足够跳变；以及
在所述数据链路上作为数据信号的一部分向所述接收机发送所述再训练片的发送模块，
其中所述片具有由有效载荷区和边带区定义的宽度，所述有效载荷区包括所述有效载荷数据，所述边带区包括所述检错数据和所述控制数据。
15.一种发射机，包括：
链路控制器，该链路控制器为到接收机的导出时钟数据链路确定最小跳变密度，并且基于所述最小跳变密度生成再训练片，
其中所述链路控制器还包括：
为所述再训练片定义控制数据和有效载荷数据的数据模块；
差错模块，该模块基于所述控制数据和所述有效载荷数据确定所述再训练片的检错数据，所述控制数据、所述有效载荷数据和所述检错数据具有满足所述最小跳变密度的足够跳变；以及
在所述数据链路上作为数据信号的一部分向所述接收机发送所述再训练片的发送模块，
其中所述链路控制器发送所述再训练片的多份拷贝，以满足所述最小跳变密度。
16.一种发射机，包括：
链路控制器，该链路控制器为到接收机的导出时钟数据链路确定最小跳变密度，并且 基于所述最小跳变密度生成再训练片，
其中所述链路控制器还包括：
为所述再训练片定义控制数据和有效载荷数据的数据模块；
差错模块，该模块基于所述控制数据和所述有效载荷数据确定所述再训练片的检错数据，所述控制数据、所述有效载荷数据和所述检错数据具有满足所述最小跳变密度的足够跳变；以及
在所述数据链路上作为数据信号的一部分向所述接收机发送所述再训练片的发送模块，
其中所述发射机还包括计数从前一再训练片被发送以后过去的时间量的计时器，所述链路控制器基于所述过去的时间量发送所述再训练片。
17.如权利要求14-16中任一权利要求所述的发射机，其中所述差错模块标识多个循环冗余码(CRC)多项式，基于所述控制数据和所述有效载荷数据，为所述多个CRC多项式中的每一个确定相应的CRC校验和，并且从所述多个CRC多项式中选择一个CRC多项式，所选出的CRC多项式得出的CRC校验和具有满足所述最小跳变密度的足够跳变，所述检错数据包括所述得出的CRC校验和。
18.如权利要求17所述的发射机，其中所述差错模块计算每个相应的CRC校验和。
19.如权利要求14-16中任一权利要求所述的发射机，其中所述数据模块定义具有最大可能跳变数的有效载荷数据，并且基于切换噪声约束，在所述片的有效载荷区上交错所述有效载荷数据。
20.如权利要求16或17所述的发射机，其中所述片具有由有效载荷区和边带区定义的宽度，所述有效载荷区包括所述有效载荷数据，所述边带区包括所述检错数据和所述控制数据。
21.如权利要求17所述的发射机，其中所述链路控制器发送所述再训练片的多份拷贝，以满足所述最小跳变密度。
22.一种通信***，包括：
数据链路；
耦合到所述数据链路的接收机；以及
耦合到所述数据链路的如权利要求14-16中任一权利要求所述的发射机，所述发射机包括链路控制器，该链路控制器确定所述数据链路的最小跳变密度，并且基于所述最小跳变密度，通过所述数据链路向所述接收机发送再训练片。
23.如权利要求22所述的通信***，其中所述接收机和所述发射机是处理器，所述数据链路是互连所述处理器的总线。 
24.如权利要求22所述的通信***，其中所述差错模块标识多个CRC多项式，基于所述控制数据和所述有效载荷数据，为所述多个CRC多项式中的每一个确定相应的CRC校验和，并且从所述多个CRC多项式中选择一个CRC多项式，所选出的CRC多项式得出的CRC校验和具有满足所述最小跳变密度的足够跳变，所述检错数据包括所述得出的CRC校验和。
25.一种再训练接收机的设备，包括：
用于为到接收机的数据链路确定最小跳变密度的装置；以及
用于基于所述最小跳变密度生成再训练片的装置，
其中用于生成再训练片的装置包括：
用于为所述再训练片定义控制数据和有效载荷数据的装置；
用于基于所述控制数据和所述有效载荷数据确定所述再训练片的检错数据的装置，所述控制数据、所述有效载荷数据和所述检错数据具有满足所述最小跳变密度的足够跳变；以及
用于在所述数据链路上作为数据信号的一部分向所述接收机发送所述再训练片的装置，
其中所述片具有由有效载荷区和边带区定义的宽度，所述有效载荷区包括所述有效载荷数据，所述边带区包括所述检错数据和所述控制数据。
26.一种再训练接收机的设备，包括：
用于为到所述接收机的导出时钟数据链路确定最小跳变密度的装置；以及
用于基于所述最小跳变密度生成再训练片的装置，
其中用于生成再训练片的装置包括：
用于为所述再训练片定义控制数据和有效载荷数据的装置；
用于基于所述控制数据和所述有效载荷数据确定所述再训练片的检错数据的装置，所述控制数据、所述有效载荷数据和所述检错数据具有满足所述最小跳变密度的足够跳变；以及
用于在所述数据链路上作为数据信号的一部分向所述接收机发送所述再训练片的装置，
其中用于发送所述再训练片的装置包括用于发送所述再训练片的多份拷贝，以满足所述最小跳变密度的装置。
27.一种再训练接收机的设备，包括：
用于为到所述接收机的导出时钟数据链路确定最小跳变密度的装置；以及
用于基于所述最小跳变密度生成再训练片的装置，
其中用于生成再训练片的装置包括：
用于为所述再训练片定义控制数据和有效载荷数据的装置；
用于基于所述控制数据和所述有效载荷数据确定所述再训练片的检错数据的装置，所 述控制数据、所述有效载荷数据和所述检错数据具有满足所述最小跳变密度的足够跳变；以及
用于在所述数据链路上作为数据信号的一部分向所述接收机发送所述再训练片的装置，
其中用于发送所述再训练片的装置包括：
用于计数从前一再训练片被发送以后过去的时间量的装置；以及
用于基于所述过去的时间量发送所述再训练片的装置。 
CN2004800209276A 2003-07-22 2004-07-14 用于接收机的时钟再训练方法 Expired - Fee Related CN1826779B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/623,605 2003-07-22
US10/623,605 US7320094B2 (en) 2003-07-22 2003-07-22 Retraining derived clock receivers
PCT/US2004/022485 WO2005011222A1 (en) 2003-07-22 2004-07-14 Clock retraining method for receivers

Publications (2)

Publication Number Publication Date
CN1826779A CN1826779A (zh) 2006-08-30
CN1826779B true CN1826779B (zh) 2011-01-26

Family

ID=34079824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800209276A Expired - Fee Related CN1826779B (zh) 2003-07-22 2004-07-14 用于接收机的时钟再训练方法

Country Status (7)

Country Link
US (1) US7320094B2 (zh)
JP (1) JP4417381B2 (zh)
CN (1) CN1826779B (zh)
DE (1) DE112004001329B4 (zh)
GB (1) GB2421330B (zh)
TW (1) TWI254520B (zh)
WO (1) WO2005011222A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804890B2 (en) * 2005-06-23 2010-09-28 Intel Corporation Method and system for response determinism by synchronization
US7836144B2 (en) * 2006-12-29 2010-11-16 Intel Corporation System and method for a 3-hop cache coherency protocol
JP4558028B2 (ja) * 2007-11-06 2010-10-06 ザインエレクトロニクス株式会社 クロックデータ復元装置
JP5326107B2 (ja) * 2009-09-29 2013-10-30 双葉電子工業株式会社 ラジオコントロール送信機、ラジオコントロール送信機における通信方法
KR101125504B1 (ko) * 2010-04-05 2012-03-21 주식회사 실리콘웍스 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템
US8918690B2 (en) 2013-01-02 2014-12-23 International Business Machines Corporation Decreasing power supply demand during BIST initializations

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1153580A (zh) * 1994-03-18 1997-07-02 格莱纳瑞电子公司 将引导符号用于均衡和帧同步的高性能调制解调器
EP0886407A2 (en) * 1992-11-06 1998-12-23 Hewlett-Packard Company 5B6B coding for split channel transmission
US6346895B1 (en) * 2000-10-10 2002-02-12 Electronics And Telecommunications Research Institute Apparatus and method for using nibble inversion code
CN1346190A (zh) * 2000-09-28 2002-04-24 华为技术有限公司 一种构造用户训练序列的方法
US6557124B1 (en) * 1999-07-12 2003-04-29 International Business Machines Corporation Method and system for encoding data for high performance error control

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4536876A (en) * 1984-02-10 1985-08-20 Prime Computer, Inc. Self initializing phase locked loop ring communications system
GB8912471D0 (en) * 1989-05-31 1989-07-19 Int Computers Ltd Data transmission code
EP0537407B1 (en) * 1991-10-14 1996-04-17 International Business Machines Corporation Flexible encoding method and architecture for high-speed data transmission and storage
GB2309859B (en) * 1996-01-31 2000-02-16 Nokia Mobile Phones Ltd Radio receivers and methods of operation
KR100198448B1 (ko) * 1996-12-20 1999-06-15 이계철 Nb2p 부호화 장치 및 nb2p 복호화 장치
JPH10233700A (ja) * 1997-02-20 1998-09-02 Oki Electric Ind Co Ltd Ｃｒｃ誤り検出方法、ｃｒｃ誤り検出システム、監視制御方法及び監視制御システム
US6496540B1 (en) * 1998-07-22 2002-12-17 International Business Machines Corporation Transformation of parallel interface into coded format with preservation of baud-rate
US7010607B1 (en) * 1999-09-15 2006-03-07 Hewlett-Packard Development Company, L.P. Method for training a communication link between ports to correct for errors
US6684363B1 (en) * 2000-10-25 2004-01-27 Sun Microsystems, Inc. Method for detecting errors on parallel links
WO2003007300A1 (en) * 2001-07-09 2003-01-23 Seagate Technology Llc Method and apparatus for suppressing low frequency content in digital data
US6941425B2 (en) * 2001-11-12 2005-09-06 Intel Corporation Method and apparatus for read launch optimizations in memory interconnect
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US6897792B1 (en) * 2003-05-21 2005-05-24 Marvell International Ltd. Reducing number of consecutive ones in data-dependent scrambler

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0886407A2 (en) * 1992-11-06 1998-12-23 Hewlett-Packard Company 5B6B coding for split channel transmission
CN1153580A (zh) * 1994-03-18 1997-07-02 格莱纳瑞电子公司 将引导符号用于均衡和帧同步的高性能调制解调器
US6557124B1 (en) * 1999-07-12 2003-04-29 International Business Machines Corporation Method and system for encoding data for high performance error control
CN1346190A (zh) * 2000-09-28 2002-04-24 华为技术有限公司 一种构造用户训练序列的方法
US6346895B1 (en) * 2000-10-10 2002-02-12 Electronics And Telecommunications Research Institute Apparatus and method for using nibble inversion code

Also Published As

Publication number Publication date
US7320094B2 (en) 2008-01-15
DE112004001329T5 (de) 2009-12-24
GB2421330A (en) 2006-06-21
US20050022100A1 (en) 2005-01-27
WO2005011222A1 (en) 2005-02-03
TW200515728A (en) 2005-05-01
GB2421330B (en) 2007-07-18
CN1826779A (zh) 2006-08-30
TWI254520B (en) 2006-05-01
DE112004001329B4 (de) 2011-04-28
JP2006528463A (ja) 2006-12-14
JP4417381B2 (ja) 2010-02-17
GB0603349D0 (en) 2006-03-29

Similar Documents

Publication Publication Date Title
EP1825382B1 (en) Low protocol, high speed serial transfer for intra-board or inter-board data communication
US7650450B2 (en) Serial bus system
US5907566A (en) Continuous byte-stream encoder/decoder using frequency increase and cyclic redundancy check
JP4279672B2 (ja) データ有効インジケータ及びスキュー不耐性データグループを有するパラレルデータ通信
JP2004520778A (ja) スキュー耐性のないデータグループを有するパラレルデータ通信
US9672182B2 (en) High-speed serial ring
EP0813153A2 (en) Serial-to-parallel converter in a data communication system
US9621303B2 (en) Method and apparatus for valid encoding
KR102516027B1 (ko) 헤더 처리 장치, 프로세서 및 전자장치
WO2020010742A1 (zh) 单线传输方法、芯片以及通信***
CN1826779B (zh) 用于接收机的时钟再训练方法
US20230375610A1 (en) Systems and techniques for line diagnostics
US7007115B2 (en) Removing lane-to-lane skew
US20050144342A1 (en) Receiver symbol alignment for a serial point to point link
WO2008143937A2 (en) Asymmetric transmit/receive data rate circuit interface
CN115004587B (zh) 用于数据传输的位反转
CN107852320B (zh) 通过半双工有线通信链路来传输和接收数据的设备和方法
KR20040090817A (ko) 데이터 전송속도를 향상시키는 송신기, 수신기 및 이를포함하는 데이터 인터페이스 시스템
US20240004825A1 (en) Serial daisy-chained bus power for serial daisy-chained communication system
US12038864B2 (en) Signal processing circuit and reception device
US10846085B2 (en) Multi-lane data processing circuit and system
Boye et al. 11b/14b Encoding–A Fault Tolerant, DC-Balanced Line Code for AC-Coupled Channel Link Transceivers
Biancamano Error detection for data communication systems
JPH0653938A (ja) シリアルデータ伝送方式
JP2000224253A (ja) 通信制御装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110126

Termination date: 20170714

CF01 Termination of patent right due to non-payment of annual fee