CN1802746A - 高频电子器件的封装 - Google Patents

高频电子器件的封装 Download PDF

Info

Publication number
CN1802746A
CN1802746A CNA2004800160880A CN200480016088A CN1802746A CN 1802746 A CN1802746 A CN 1802746A CN A2004800160880 A CNA2004800160880 A CN A2004800160880A CN 200480016088 A CN200480016088 A CN 200480016088A CN 1802746 A CN1802746 A CN 1802746A
Authority
CN
China
Prior art keywords
substrate
frequency
electronic device
signal
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800160880A
Other languages
English (en)
Other versions
CN100456468C (zh
Inventor
安德烈亚斯·B·M·简斯曼
罗纳德·德克尔
戈德弗里德斯·A·M·胡克斯
维博·D·范诺尔特
安东尼厄斯·L·A·M·克默尔恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1802746A publication Critical patent/CN1802746A/zh
Application granted granted Critical
Publication of CN100456468C publication Critical patent/CN100456468C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种电子器件，包括具有其中存在有源器件(8)的空腔(6)的衬底(1)。在衬底的第一侧面(2)上，互连结构(17)在空腔和衬底上延伸。在衬底的第二侧面上，可得到热沉(23)，空腔延伸到所述衬底的第二侧面。该器件特别适合用于例如高于2GHz的高频和高散热的条件下。

Description

高频电子器件的封装
本发明涉及一种电子器件，该电子器件包括具有第一和第二相对侧面的半导体材料的衬底，其设置有从第一侧面延伸到第二侧面的第一通孔，该衬底在其第一侧面上设置有第一电元件；具有设置有连接焊盘的耦合表面的有源器件，该器件存在于衬底的第一通孔中，其耦合表面在衬底的第一侧面；设置在衬底第一侧面上的薄膜互连结构，其在第一通孔上延伸并将有源器件与电元件互连，该互连结构包含与连接焊盘相对应的连接面；存在于衬底第二侧面上的热沉，其在第一通孔和至少部分衬底上延伸；以及用于连接外部***的键合焊盘。
从US-A-5,506,383中获知这种电子器件。这里有源器件为集成电路，并且如此设计互连结构以便于将该集成电路与另一集成电路互连。作为整体的电子器件在这里为多芯片组件，其中同时获得尺寸减小与充分的散热。衬底设置有多层互连结构，其中存在接地平面，且选择地存在无源元件。这里通孔延伸穿过衬底并且穿过互连结构。
如此处理有源器件以便于具有第一层和第二层，其中第一、底层具有较大的宽度。这允许其中有源器件悬挂在互连结构内。一装配好，有源器件设置有焊料层并被悬置在互连结构内。这里，使焊料回流以填充互连结构与器件之间的任何间隙。然后，如此淀积导电层以便于向有源器件的连接焊盘提供连接表面。最后，将热沉层叠到衬底的第二侧面。
该公知器件的缺点是与其中将第一集成电路和第二集成电路叠置的电子器件相比较，最终的尺寸减小在整体上是很少的。这种叠置管芯结构本身是公知的，例如US-A 5,977,640。此外，该结构看来导致高成本，因为没有标准化具有第一和第二层的有源器件。
因此，本发明的目的是提供一种在第一段中所提及的电子器件，其中技术利益相对于叠置管芯方案胜在成本和尺寸上。
在本发明中实现该目的，就在于将有源器件制造成处理第一频率信号，并且第一电元件为转换器的一部分，该转换器用于将第一频率信号转换成第二较低频率，反之亦然，从而在操作中键合焊盘在第二频率下传输信号，而热沉用作接地平面。
本发明的器件非常适合于高频，大约2GHz，并且特别适合于大约10GHz，因为它限制了信号处理的高频部分和到电子器件的传输。其优点是，器件将包括所有相关的高频功能。它可以用作即插即用(plug-and-play)组件。此外，可以将高频部分作为整体来设计，没有任何不期望的和不可控的高频行为失真。
最为优选地，存在用于在第一频率下向外部***和/或从外部***传送信号的无线耦合装置。具体地讲，该无线耦合装置为一个或多个天线。适当地与其结合，有源器件用作天线发射信号的放大器，在该电子器件中可以存在比唯一一个有源器件多得多的元件，如公知的，移动电话的前端通常包括带通滤波器、低噪声放大器、不同级的功率放大器、收发器、阻抗匹配电路、波段开关、功率控制功能元件、振荡器等等。由于本发明的器件不仅是装配平台(assembly platform)，还是薄膜网络，所以可以将不同的元件按照所期望的技术来限定并适当地集成。这里并不排除利用倒装片技术组装一些元件。没有必要每一个有源器件存在于分离的空腔中。例如，单个空腔中的这些有源器件例如为彼此直接耦合的不同的放大器级。
考虑到其非常有限的电损耗，该电子器件非常适合在较高的频率下的应用。由于在包括到有源器件的连接的互连与用作接地平面的热沉之间的现存场，所以发生电损耗。由于有源器件与衬底之间的引线键合，引起电场的主要失真，导致大约500pH的寄生电感。这还归因于键合线的固有电感。在叠置的管芯结构中，该寄生电感下降十倍至大约为50pH。然而，作为其中利用焊料或金属凸起将连接表面连接到连接焊盘的区域处的不连续的结果，仍存在相当大的电场失真。在当前的解决方案中，不存在这种不连续，因为互连结构在有源器件上延伸。最终的寄生电感下降到小于10pH，同时将寄生电容限制为小于10fF。
将电路的无源部分与有源部分集成本身从US-A-4,739,389中而得知。有源器件为半导体器件，其具有半导体材料不同于半导体衬底的主体。通过引线键合来实现有源与无源元件之间的电连接。其结果是，该器件对高频的要求根本不起作用，并且如上所述，产生主要的信号失真和衰减。
本发明的优点是，能够用于宽频带应用。除去任何寄生电感的常规解决方案是添加电容器，该电容器的阻抗为复倒数，从而至少消除(level out)阻抗的虚数部分。然而，仅对特定的频率发生这种消除。在当前的方案中，全阻抗保持很低，从而不需要这种消除。
非常优选地，转换器包括多路复用器和多路分解器。采用该装置的转换看来导致转换到第二频率的信号可以为低频信号。这种低频信号为从诸如录像播放器、计算机、移动电话的音频/视频传输设备中的不同于该器件的其他单元中提供的那些信号。这里应将术语“低频信号”理解为可以由键合引线、柔性箔连接或任何常规的耦合装置传输的信号。对该器件的唯一其他供电为电源电压。
优选地，无线耦合装置包括偶极天线。在这种情况下，可以将信号处理成差动信号并且不进行从差动到单端形式的转换。因此，不需要平衡-不平衡转换器。对于这种差动信号的传输，从天线来和到天线去都需要双线。然而由于使寄生电感减小得相当多，这不再成为问题。适合于该目的的天线为分级阻抗偶极天线(stepped impedancedipole)。该分级阻抗偶极天线例如包括通向两个偶极子条(dipole bar)的两条线，连接线与偶极子条之间的线宽之差形成分级阻抗偶极天线的级。这种天线与波长相比是小的并且其相对于地对称。
在另一实施例中，还存在用于使无线耦合装置的阻抗与有源器件特别是放大器的阻抗匹配的匹配电路。与偶极天线结合，可以将这种匹配电路实施为并联谐振阻抗匹配电路，其中第一和第二传输线彼此基本上平行设置且通过一侧上的连接线和另一侧上的电容器而相互耦合。将该电容器优选实施为薄膜电容器。
本发明的器件可以适合用于手提设备，其中需要独立处理多个频带。这些频带的例子包括GSM、蓝牙、无线LAN、802.11、UMTS和LDMS。该器件还可以用于特定的高频应用，如防撞雷达所需要的，其旨在用于交通工具，特别是汽车。
优选地，本发明的器件包括用于至少两个频带的信号传输装置。
本发明的器件还适合用于家庭和专业应用，其中需要将光信号转换成电信号。就通信光纤的使用来说可以预见这种应用。光电二极管，且在通信是双向的情况下，激光二极管在其中将代替在无线通信情况下使用的天线。从EP-A 733288中得知实现这一应用的***。这是具有设置成同轴的独立光电二极管和激光二极管的***。然而，横向管脚二极管(lateral pin diode)与光电二极管一样非常适合使用。考虑到互连结构中的传输线的良好宽带特性，于是可以有利地使用本发明的器件。
此外，本发明的器件还非常适合包括光耦合装置和无线耦合装置。光耦合可以用作到外部纤维网络的宽频带连接，而无线耦合可以用于与诸如放大器和扬声器、或光开关的内部不同功能元件的通信。其应用为先进的电视机以及视频电话。或者，该器件包含在手提设备中，如移动电话或便携式计算机中。无线通信则是主要的通信介质，但是除此之外还可以使用光通信，例如其中将光纤临时连接到设备上。
可以看出，无线耦合装置的存在不是必要的。替代物是CMA连接器或同轴电缆兼容连接器。这些连接器不能直接连接到有源器件，因为有源器件的分辨率(resolution)非常高。这里有源器件优选设置有III-V族材料例如InP的衬底，其中限定几个半导体元件。这些半导体元件用作混频器，其设计对于本领域技术人员来说是公知的。衬底优选包括高欧姆硅，而且如果需要，可以将滤波器和多路复用器添加到高欧姆硅。热沉对于这一应用是必需的，因为混频器产生大量的热。
在可选择的应用中，有源器件为发光二极管阵列。必须利用所期望的电路对该阵列进行寻址。此外，在操作期间存在大量的热消散。本发明的器件非常适合于以成本有效地方式提供所需要的寻址电路和热沉。可以在衬底中或在装配在衬底中或装配在衬底上的另一有源器件中实现需要寻址所需要的任何有源部件。
参考附图，将进一步阐明本发明的这些和其它方案，其中：
图1-8示出根据本发明的第一方法的不同阶段的示意性横截面图；
图9示出在图7中可获得的半导体器件的SEM缩微照片；
图10-22示出根据本发明的第一方法的另外阶段的概略性横截面图；
图23示出最终器件的概略性横截面图；
图24-30示出根据本发明的第二方法的不同阶段的概略性横截面图；
图31示出最终器件的概略性横截面图；
图32和33示出该器件的另外实施例的概略性横截面图；
图34示出图33的一部分的详细横截面图；
图35示出显示用键合引线、金属球和薄膜互连制成的耦合的传输的曲线图；以及
图36示出根据本发明的电子器件的方框图。
优选实施例的说明
相同的参考标记表示同样的结构部件。
图1-8示出根据本发明的方法的不同阶段的示意性横截面图。
图1示出具有第一侧面2和相对的第二侧面3的700μm厚的硅衬底1。衬底1在其第一侧面2上设置有热氧化层4，例如1μm厚。如果要获得(图8的)无源衬底(passive substrate)，衬底1优选包括高电阻率(优选大于500ohm.cm且更为优选地大于2000ohm.cm)衬底。硅为优选的半导体材料，但是不排除其它材料。高电阻率的硅可以为高电阻率浮置区域硅、高电阻率多晶硅等。一个优选的实施例为单晶硅衬底设置有诸如非晶硅的高电阻率层的表面层，在其顶部存在氧化层。
然而，如果最终要获得有源衬底(参见图23)，衬底1的电阻率将取决于最终要获得的有源半导体，衬底的电阻率通常在从用于双极性半导体的20ohm.cm到用于CMOS半导体的20mohm.cm的范围内。在后一种情况下，衬底1可以包括充分处理过的IC晶片。通常，在衬底的第一侧面上设置热氧化层(例如1μm厚)以防止短路。衬底材料不一定是硅，而可以是SiGe、SiC或者III-V族材料。衬底还可以包括其电阻率不同的区域。对于有源元件，可以在需要提供结的区域中掺杂诸如Si或SiGe的半导体材料。
在图1中示出的衬底1的第一侧面2上，施加可构图材料层5，如10μm厚的抗蚀剂掩模。然后对可构图材料5进行构图，在衬底的第一侧面2上留下可构图材料的图形。然后，例如通过蚀刻，除去衬底1没有设置有可构图材料层5的部分，在衬底1的第一侧面2上形成第一空腔6(参见图2)。本领域技术人员容易理解，如果需要，还可以将第一空腔6形成为通孔(参见图10和16的第二空腔13)。此外，空腔6可以具有相同或不同的深度(通常在不同步骤中获得)。优选地，利用Bosch工艺来形成第一空腔6，因为第一空腔6具有非常好的侧壁倾斜面。
在图3中，例如以热或化学的方式，从衬底1的第一侧面2上除去可构图材料5。
如图4所示，衬底3的第一侧面2涂敷有苯并环丁烯(BCB)层7以允许将有源器件8(图5中所示)附着到衬底1的第一侧面2上。有源器件8可以为IC、管芯等，可以通过利用标准的“拾取和放置”技术来将其放置在第一空腔6中。衬底1中的第一空腔6和电子元件8一起限定出间隙9，间隙9围绕有源器件8。有源器件8设置有连接焊盘(未示出)。通常在有源器件的耦合表面的边缘处以格栅阵列图形来限定这些连接焊盘。在本发明中不需要这样做。取而代之地，可以在整个表面上限定连接焊盘。这能够减小有源器件的复杂性。
如图6所示，间隙9填充有材料10，优选为BCB。在所示的实施例中，通过在间隙9的正上方放置一小滴材料10来进行该填充，然后材料10通过毛细作用遍布整个间隙9。用于填充空腔的填充剂材料优选为具有与半导体衬底相当的介电常数的材料。这具有在信号线与地之间的分布电容沿着传输线的长度均匀的优点。在这点上，有源器件与衬底侧壁之间的距离优选尽可能地小。通常，采用诸如旋涂、喷射、卷绕镀膜(web coating)等湿法化学工艺来提供这种填充剂材料。例如，适合的材料为苯并环丁烯和聚酰亚胺，因为它们提供非常好的粘结特性。然而，填充材料还可以为金属，直到可以在电镀槽中到达衬底与有源器件之间的间隔。
然后，通过在衬底1的第一侧面2上施加例如BCB或聚酰亚胺层11来平坦化衬底的第一侧面2。如果BCB用于填充电子元件8之间的间隙并用于镀覆第一空腔6的壁，则将电子元件8密封在BCB中(参见图7)。通常，层11具有5-10μm的厚度。如图9的SEM缩微照片中所示，可以采用根据本发明的方法来获得非常平的第一侧面2。
最后，通过除去层11在衬底1的第一侧面2上的所选位置处的部分，来限定和打开连接焊盘12(参见图8)。连接焊盘的尺寸可以从垂直互连区域的尺寸改变到适合用于金属或焊料球的键合焊盘的尺寸。优选地，该尺寸小于50*50μm，更为优选地小于20*20μm。可以通过蚀刻来执行通过对层11进行构图而打开连接焊盘。
可以进一步处理图8中获得的无源半导体器件或中间产品或将其互连到其它半导体器件。
图9示出在利用(图7的)层11平坦化第一侧面2之后的被剖开(cavitied)的IC的SEM缩微照片。值得注意的是第一侧面2的非常平的表面。
图10-23示出根据本发明的方法的不同阶段的示意性横截面图。
可以根据图8中获得的半导体器件，或者根据已经制造(中间)的半导体器件，继续本发明的方法。
进一步处理图8中获得的半导体器件。如果需要，在衬底1中形成第二空腔13，以便允许在衬底1变薄之后形成通路(参见图16)。然而，可以与图2中的第一空腔6同时形成这些第二空腔13。
例如，通过在图8中获得的衬底1的第一侧面2上施加可构图材料层14；然后对层14进行构图，在衬底1的第一侧面2上留下可构图材料的图形；并通过除去衬底1没设有层14的部分来在衬底的第一侧面2上形成第二空腔13，来形成第二空腔。结果显示在图10中。
随后，从衬底1的第一侧面2除去被构图的层14。然后在衬底1的第一侧面2上施加导电材料(例如，铜、Cr/Cu、Ti/Cu等)的籽晶层15(参见图11)，由此至少覆盖在图8中所获得的接触12。
为了提供有源器件8与互连结构之间的连接，可以使用任何适当的方式。这包括标准IC互连技术(即，如生长Al、AlCu或Cu金属层)，以及标准的装配互连技术，如使用金属或焊料凸起或各向异性导电胶。在本例中，如图12所示，然后在籽晶层15的第一侧面上施加电镀掩模16。之后，在籽晶层15的顶表面上施加导电材料(例如铜)层17，由此至少部分填充满电镀掩模16(参见图13)。然后，从衬底1的第一侧面2除去电镀掩模16(图14)。
在本例中，互连结构显示为单层，但是也可能是多层结构。可以将器件的第一元件限定在衬底中，如具有二极管和晶体管的情况，但是可选择地将其限定在互连结构中。特别地，电镀层提供充足的厚度以便用于电感器。此外，元件的进一步例子包括微机电***(MEMS)开关和电容器、谐振器、耦合器、天线、平衡-不平衡转换器、带通滤波器、匹配电路等。
作为另一步骤，使衬底1变薄，由此暴露出电子元件8的底表面并使第二空腔13打通到衬底1的第二侧面3(参见图16)，以便提供通孔。
然而，先前，如图15所示，衬底的第一侧面2可以已经设置有可除去的支撑体18以提高衬底1的机械稳定性。可以利用粘合剂层19将支撑体18连接到衬底1。本领域技术人员容易理解可以利用任何其它适合的手段来提供支撑体18，例如其可以包括金属、玻璃、塑料等。例如，支撑体18可以是UV可除去箔。支撑体18连接到衬底1的第一侧面2的底表面优选尽可能地平。
在图16中，示出衬底1变薄的结果。变薄减小了从有源器件到热沉的路径长度。可以采用诸如研磨和/或蚀刻的常规技术来实现变薄。例如使衬底变薄到小于100微米的厚度，优选小于50微米，更为优选地小于20微米，最为优选地小于10微米。
如图17所示，在图16中被开通的第二空腔13填充有导电材料20(例如铜)。可以通过电镀将材料20填充在第二空腔13中，同时层17用作电镀基体。最终的通孔用于将互连结构中的另一接地平面连接到热沉附加主接地平面。需要互连结构中的另一接地平面，从而通过将其设计为微带、带状线、共面波导或耦合传输线来减小互连电阻。考虑到可获得的图形密度，共面波导是优选的。特别优选的是共面波导和微带的组合。这是在一个平面中的两个接地线之间具有一个或两个信号线，并且在相邻平面中具有地的结构。这样，最佳地保护互连(例如信号线)不受外部影响。或者或另外，可以使用这种垂直互连来限定器件第二侧面的键合焊盘。
然后，在图17中所获得的衬底1的第二侧面3上施加导电材料(例如铜)的籽晶层21。随后，在籽晶层21上施加锯线(saw lane)图形22(例如通过SU8抗蚀剂)(参见图18)。
如图19所示，然后优选通过电镀在籽晶层21的第二侧面上施加导电材料(例如铜)层23，由此至少部分填充满锯线图形22。导电材料层用作热沉和接地平面。另外，其具有机械支撑的功能。作为从半导体衬底到热沉的机械支撑功能的这种转移的结果，能够减小衬底厚度。这导致更好的散热，以及到接地平面的较短路径。考虑到接地平面和衬底减小的厚度，互连结构中在微米量级的实质长度上延伸的横向互连具有传输线特征。
在图20中，将衬底1安装在标准的分离箔24上。之后，如图21所示，除去可除去支撑体18和粘合剂19。
然后，除去籽晶层15在从图14中的衬底1的第一侧面2除去电镀掩模16之后暴露出的部分(参见图22)。
最后，通过在锯线22处分离，例如通过锯，来分离半导体器件。然后获得如图23所示的有源半导体器件。
接着，进一步处理独立的器件，例如将其焊接到封装体中或之上，并且随后连接(例如利用引线键合、倒装芯片和其它常规封装技术等)。可能的几种选择：
在第一适当的实施例中，不需要引线框架。用作热沉但与其电绝缘的层的部分用作键合焊盘。通过垂直互连将这种键合焊盘适当地连接到互连结构。在这种方式下，键合焊盘和热沉的实际布图等同于诸如HVQFN-型的标准引线框架的布图。
在第二实施例中，将键合焊盘限定在衬底第一侧面处的互连结构中，并且将器件装配到引线框架中的导电平面，热沉在其第二侧面处。在仅传送低频信号的操作中利用引线键合将键合焊盘连接到引线框架。
在另一实施例中，除热沉之外，用于有效热去除(active heatremoval)的装置存在于衬底的第二侧面上。这种装置的例子为热导管。可以将这种热导管设置在热沉的顶部上，也可以与其相邻，因为可以借助光刻胶在面积上限制采用电镀等生长的热沉。
根据本发明的半导体十分适合用于10且甚至20GHz以上的频率。
图24-31示意性示出产生本发明的器件的第二方法的不同阶段。第二方法不同于第一方法，因为不将有源器件8设置在从第一侧面2延伸的空腔6中，而是设置在从第二侧面3延伸的空腔中。
图24是在该方法中的第一阶段的概略性横截面图。基本上，其示出充分处理过的半导体材料晶片，在这种情况下为硅，在其顶部上设置互连结构40。互连结构40包括传输线17和延伸到半导体衬底1的第一侧面并穿过热氧化层4的垂直互连27。与常规处理相反，垂直互连27不连接到下层半导体元件。互连结构还包括用于外部连接的键合焊盘29。这些键合焊盘可以用于引线键合。然而，为了好的高频行为，优选使用焊料球。更为优选地，将所有高频功能元件集成在衬底1上或集成在衬底1中。在这种情况下，仅需要用于电源和相对的低频输入和输出信号的连接。因此可以使用柔性箔。为了简便，示出一层互连结构40。然而，实际上优选多层互连结构。
图25示出在处理的第二阶段中的衬底1。首先，如图24所示的衬底1在其第一侧面1上设置有机械支撑体18。在这种情况下，使用玻璃支撑体晶片18，利用UV可除去胶19将其粘附到衬底1。之后，使衬底1从其第二侧面变薄。这些步骤与图15和16示出的步骤一致。最后，淀积适当的蚀刻掩模31并对其进行构图。在这种情况下，使用由铝的蚀刻掩模，通过化学气相淀积来提供该掩模并对其进行光刻构图。还可以以不同的方式来提供这种蚀刻掩模31，例如采用任何种类的印刷、采用通过掩模的溅射等。
图26示出在已经通过蚀刻掩模31蚀刻衬底之后的第三阶段中的衬底1。蚀刻掩模31适合于干法蚀刻，也适合于例如采用氢氧化钾或四甲基氢氧化铵的湿法蚀刻。该湿法蚀刻的结果为空腔6，其具有相对于衬底1的平面围住45°至50°角的侧壁。这些锥形侧壁的优点是有源器件的放置变得更容易，因为空腔中的适合度不太紧。
本发明第二方法的优点是可以将如图25和图26所示的处于第二或第三阶段的衬底1转移到用于进一步处理的装配设备。这种进一步的处理在更大的规模上进行且包括诸如管芯放置、电镀和分离的标准步骤。
图27示出在有源器件8放置之后的处于第四阶段的衬底1。为了确保良好的接触，优选地，出现在空腔6中的表面上的垂直互连27通过Ni/Au的无电淀积来设置金属接触，特别是Au的金属接触。有源器件8设置有焊料或金属凸起32。在放置之后，提供底层填料(underfill)并执行热处理，从而在凸起32与垂直互连27之间提供金属接触。取代底层填料，可以使用在有源器件8放置之前在空腔6中提供的液化层。这种液化层的一个好的例子是丙烯酸盐层，其在加热到大约60-100℃下液化。另一个例子是苯并环丁烯(BCB)，其在大约170℃下变成水状液体。当温度超出200℃时，BCB固化成硬粘合剂层。替代底层填料的另一种选择是在有源器件的表面上提供胶层。优选地对胶层进行构图，从而能够提供凸起32。优选的胶层为BCB。
图28示出在提供底层填料之后且在有源器件8的后侧面和衬底1的第二侧面3的平坦化之后处于第五阶段的衬底1。
要不是空腔6要被填充并且要施加热沉23，器件100现在已经可以使用。在本实施例中，热沉23填充空腔6，并且其基本上覆盖衬底1的整个第二侧面3。然而，不一定用热沉填充空腔。可以使用具有与有源器件8的热膨胀相匹配的热膨胀系数的材料来填充空腔。或者，可以选择弹性材料，从而吸收有源器件8与衬底1之间的机械应力。
图29示出在已经将电镀基体21施加到衬底1的第二侧面3之后并且已经提供抗蚀剂22并在不期望有热沉的区域中对其进行构图之后的衬底1。适当的电镀基体为Cr/Cu。适当的抗蚀剂为SU8。
图30示出在通过电镀生长铜的热沉23之后的衬底1。电镀铜的优点是其具有低应力。使用铜填充空腔6的优点是有源器件8被金属包围。该金属用作法拉第笼，于是抑制与外界的电磁耦合。热沉23可以具有大于100μm的厚度。由此最优化机械稳定性。然而这不是必需的，特别是如果将器件附着到引线框架并密封在保护模具中就更是这样。
图31示出在除去支撑晶片18且分离之后的器件100。应该理解的是，可以将垂直互连设置在互连结构与热沉之间，如图19所示。虽然附图提出很大程度地除去衬底1的建议，但是不一定这样并且通常不是这种情况。
图32示出本发明的器件100的另一实施例的概略性横截面图。在该实施例中，热沉不完全地在衬底1的第二侧面3上延伸。取而代之，除热沉23之外，设置接触43，于是能够在载体上放置器件100而不需要引线框架。然而，接触43和热沉23的图形至少大致上与常规的引线框架一致，如HVQFN(高压四侧无引脚扁平)引线框架。为了实现该目的，热沉23可以仅部分覆盖有源器件8，如附图所示。在另一实施例(未示出)中，可以分两步来施加热沉，第一层热沉具有与第二热沉不同的图形。这可以称为热沉的“重新布线(rerouting)”。
在本实施例中，衬底1的第一侧面2设置有密封层41。该材料例如为填充的环氧树脂或聚酰亚胺，如本领域技术人员所公知的那样。例如在器件分离之前，可以在晶片这一级设置该密封层41。其可以具有任何期望的厚度，例如在0.1-100μm的数量级上，并且如此选择以便于容易利用常规的锯割设备来切割。可以在附着支撑晶片之前，或者除去支撑晶片之后提供密封层。原则上，可以使用其来代替支撑晶片。然而，密封层优选具有足够的厚度。优选地，然后将其设置为多层叠层。该叠层例如可以包括不透明且不能或几乎不能被除去的保护涂层从而防止下层电路的逆向工程。
图33示出本发明的器件100的另一实施例。在本实施例中，衬底1包括有源元件，在这种情况下，为具有源电极、漏电极和栅电极的场效应晶体管81、82、83。本实施例中的互连结构40不仅包括有源器件8与其它元件之间的互连，而且还包括在集成电路自身内的单个晶体管81、82、83之间的互连。在这种情况下，互连结构40还包括延伸到衬底1的第二侧面3上的接触43的垂直互连27。
虽然这里未示出，但是优选地，仅在互连结构的第三或更高层制作接触43与互连结构之间的连接。为了实现这一目的，将互连结构分割成用于集成电路的区域和用于有源器件8的区域。通过在非互连下层处的绝缘材料来将这些区域相互绝缘，从而到有源器件8的信号不影响单个晶体管81、82、83的信号。
图34示出图33的细节，更为清晰地显示出到处于与晶体管81相同层的接触43的连接。到有源器件8的连接基本上与到接触43的连接相同。这里示出的半导体晶片具有各种掺杂区51、52、53、54、55。被部分除去的衬底1的主要部分51为P+区。将晶体管81形成在p型外延层52中或之上。源和漏电极53、54是处于该外延层52表面处的重掺杂区。最后，存在用作互连的重掺杂n++区。晶体管还设置有栅电极59，其通过未示出的薄栅氧化物与外延层52分离。衬底1在其第一侧面2上设置有热氧化物4。对该热氧化物4进行构图，并提供垂直互连27以及到源、漏和栅电极的接触63、64(到栅极的接触未示出)。
应该理解，可以使用适当地与半导体衬底绝缘的金属连接来替代硅自身中的重掺杂区。可以通过使用适当的设计规则，例如5至10μm的最小距离，来防止垂直互连与晶体管之间的不希望有的相互反应。考虑到外延层52通常仅具有非常有限的厚度，最终的效果可以忽略不记。
图35示出其中对于各种耦合技术比较作为频率函数的传输的曲线图。实线从底部到顶部示出键合引线、金属或焊料球、以及薄膜互连的传输。虚线示出在30GHz被电容量补偿的键合引线。曲线图是对从50Ω的源到另一个50Ω的源的传输(transfer)进行模拟的结果。使用没有补偿的引线的结果是在30GHz下的-3dB的传输。这对应于信号强度减小50％。被补偿的键合引线在那些频率下提供更好的结果，但缺点是仅对于精确的30GHz，传输是不受影响的。在大约25GHz下传输仅为-1dB。考虑到要处理的大量信号，特别是考虑到优选在这些频率下将信号保持得较小以便减小热消散的事实，这已经成问题了。
图36示出根据本发明的电子器件的方框图，其仅包含低频输入信号。器件100包括设置有六个输入的收发器111。通过多路复用器和多路分解器单元119来转换这些输入信号和相应的输出信号。VCO振荡回路(tank)116、PLL环路滤波器117和电源去耦单元118连接到收发器。收发器111能够向天线131发送信号并从天线131接收信号。存在TX/RX开关114，用于从接收器切换到发射器功能，并且反之亦然。收发器111与开关114之间的传输路径包括功率放大器121和阻抗匹配功能元件122，以及滤波器123。功率放大器121通常包括两级或多级，其中一个可以被旁通。开关114与收发器111之间的接收路径包括滤波器124和低噪声放大器125。该低噪声放大器可以集成在收发器111中。带通滤波器126存在于天线131和开关114之间。
虽然这里为了清晰而未示出，但是TX/RX开关114通常包括在不同频带，例如DSC频带、GSM频带、蓝牙频带和其它任何频带之间的开关功能。TX/RX开关还包括无源元件和需要防止任何放大信号到达接收路径的开关，在所述接收路径中，其将损害(blow up)放大器。然而，特别是如果存在高频，则针对不同频率范围使用不同的天线是有利的。用于20GHz高频的天线可以非常小，并且频带分离变得容易。
在本发明中，利用MEMS电容器和开关来实现TX/RX114和阻抗匹配功能元件，将所述MEMS电容器和开关设置为互连结构的一部分。将功率放大器121实现为有源器件，其具有诸如GaAs或GaN的III-V族材料的衬底。因为有源器件包括HBT-型晶体管，所以获得好的结果。收发器111实施为具有III-V族材料特别是InP的衬底的有源器件，其适合于10-40GHz的频率。对于电压受控振荡器116，使用SiGe衬底的有源器件。将这些有源器件都设置在空腔中，但可选择地，VCO116可以实施在衬底自身中。PLL环路滤波器115复盖在互连结构和衬底上。或者，可以将VCO116安装到该分离单元。带通滤波器和其它滤波器可以是集成在互连结构中的平衡-不平衡转换器和LC滤波器。至少它们中的一些可选择地为BAW滤波器。这些可以作为分离的功能块适当地设置在衬底中的空腔中或利用凸起设置在互连结构上。可以利用凸起将这些无源功能元件设置在衬底的顶部上，因为它们不需要连接到热沉。
本领域技术人员应理解，在不脱离附属权利要求的范围的情况下可以进行许多修改。

Claims (13)

1、一种电子器件，包括：
-具有第一和第二相对侧面的半导体材料衬底，其设置有从所述第一侧面延伸到所述第二侧面的第一通孔，该衬底在其第一侧面上设置有第一电元件；
-有源器件，具有设置有连接焊盘的耦合表面，该器件存在于所述衬底的所述第一通孔中，其耦合表面在所述衬底的所述第一侧面上；
-薄膜互连结构，设置在所述衬底的所述第一侧面上，在所述第一通孔上延伸并将所述有源器件与所述电元件互连，该互连结构包括与所述连接焊盘相对应的连接面；
-热沉，存在于所述衬底的所述第二侧面上，在所述第一通孔和至少部分的所述衬底上延伸，以及
-键合焊盘，用于连接到外部***，
其特征在于，使所述有源器件处理第一频率的信号，并且所述第一电元件是转换器的一部分，该转换器用于将第一频率的信号转换成第二、较低频率和/或反之亦然，从而在操作期间，所述键合焊盘传输第二频率信号，并且所述热沉用作接地平面。
2、如权利要求1所述的电子器件，其特征在于，存在无线耦合装置，用于向外部***和/或从外部***在第一频率下传输信号。
3、如权利要求2所述的电子器件，其中所述转换器包括多路复用器和多路分解器，并且所述第二频率的信号为低频信号。
4、如权利要求2所述的电子器件，其中所述无线耦合装置包括偶极天线，并且将信号作为差动信号从所述偶极天线传输到一个或多个有源器件，而不转换成单端形式。
5、如权利要求2所述的电子器件，还包括至少部分地实施为第二有源器件的阻抗匹配电路，该第二有源器件存在于所述衬底中的第二通孔内。
6、如权利要求5所述的电子器件，其中所述第二有源器件包括微机电***(MEMS)元件。
7、如权利要求1所述的电子器件，其中所述半导体材料衬底是高欧姆硅衬底。
8、如权利要求1所述的电子器件，其中垂直互连穿过所述衬底从所述互连结构延伸到所述接地平面。
9、如权利要求1所述的器件，包括用于在至少两个频带中的信号传输和放大的装置。
10、如权利要求2所述的器件，其中所述无线耦合装置包括光电半导体元件，能够使光信号转变成电信号。
11、如权利要求10所述的器件，还包括天线。
12、一种音频和视频传输***，包括如权利要求1-11中的任何一项所述的器件。
13、使用如权利要求1-11中的任何一项中所述的电子器件用于在至少2GHz的频率下传输和放大信号。
CNB2004800160880A 2003-06-12 2004-06-08 高频电子器件的封装 Expired - Fee Related CN100456468C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101729.6 2003-06-12
EP03101729A EP1487019A1 (en) 2003-06-12 2003-06-12 Electronic device and method of manufacturing thereof

Publications (2)

Publication Number Publication Date
CN1802746A true CN1802746A (zh) 2006-07-12
CN100456468C CN100456468C (zh) 2009-01-28

Family

ID=33185964

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800160880A Expired - Fee Related CN100456468C (zh) 2003-06-12 2004-06-08 高频电子器件的封装

Country Status (5)

Country Link
US (1) US7098530B2 (zh)
EP (2) EP1487019A1 (zh)
JP (1) JP2006527499A (zh)
CN (1) CN100456468C (zh)
WO (1) WO2004112134A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552071A (zh) * 2014-10-22 2016-05-04 英飞凌科技股份有限公司 在隔离材料上使用rf电路的***和方法
CN106876356A (zh) * 2017-03-09 2017-06-20 华天科技（昆山）电子有限公司 芯片嵌入硅基式扇出型封装结构及其制作方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059792A (ja) * 2001-08-21 2003-02-28 Toshiba Corp 仕様情報交換サーバ、仕様情報交換方法、仕様情報交換プログラム、特殊仕様製品の購入方法及び特殊仕様製品の販売方法
US6960490B2 (en) * 2002-03-14 2005-11-01 Epitactix Pty Ltd. Method and resulting structure for manufacturing semiconductor substrates
US7514759B1 (en) * 2004-04-19 2009-04-07 Hrl Laboratories, Llc Piezoelectric MEMS integration with GaN technology
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
JP4810958B2 (ja) * 2005-02-28 2011-11-09 ソニー株式会社 ハイブリット回路装置
JP4810957B2 (ja) * 2005-02-28 2011-11-09 ソニー株式会社 ハイブリットモジュール及びその製造方法
US7586192B2 (en) * 2005-03-21 2009-09-08 Intel Corporation Routing configuration for high frequency signals in an integrated circuit package
US7754507B2 (en) * 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
US8102039B2 (en) * 2006-08-11 2012-01-24 Sanyo Semiconductor Co., Ltd. Semiconductor device and manufacturing method thereof
JP5010247B2 (ja) * 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
KR100875955B1 (ko) * 2007-01-25 2008-12-26 삼성전자주식회사 스택 패키지 및 그의 제조 방법
FR2917234B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Dispositif multi composants integres dans une matrice semi-conductrice.
US8102045B2 (en) * 2007-08-08 2012-01-24 Infineon Technologies Ag Integrated circuit with galvanically bonded heat sink
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US8581113B2 (en) 2007-12-19 2013-11-12 Bridgewave Communications, Inc. Low cost high frequency device package and methods
WO2009108136A1 (en) * 2008-02-27 2009-09-03 Agency For Science, Technology And Research Substrate cavity semiconductor package
US7928525B2 (en) * 2008-04-25 2011-04-19 Qimonda Ag Integrated circuit with wireless connection
TWI573201B (zh) 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
US8847703B2 (en) * 2009-02-12 2014-09-30 Thomson Licensing Filtering network in HR-Si silicon technology
US7949024B2 (en) * 2009-02-17 2011-05-24 Trilumina Corporation Multibeam arrays of optoelectronic devices for high frequency operation
US7977785B2 (en) * 2009-03-05 2011-07-12 Freescale Semiconductor, Inc. Electronic device including dies, a dielectric layer, and a encapsulating layer
US9072464B2 (en) * 2009-07-22 2015-07-07 Koninklijke Philips N.V. Thermal flow sensor integrated circuit with low response time and high sensitivity
US8350381B2 (en) * 2010-04-01 2013-01-08 Infineon Technologies Ag Device and method for manufacturing a device
US10115654B2 (en) * 2010-06-18 2018-10-30 Palo Alto Research Center Incorporated Buried thermally conductive layers for heat extraction and shielding
EP2965356A1 (en) 2013-03-08 2016-01-13 Northrop Grumman Systems Corporation Waveguide and semiconductor packaging
WO2015171597A1 (en) 2014-05-05 2015-11-12 3D Glass Solutions, Inc. 2d and 3d inductors antenna and transformers fabricating photoactive substrates
US20160172274A1 (en) * 2014-12-16 2016-06-16 Qualcomm Incorporated System, apparatus, and method for semiconductor package grounds
WO2019118761A1 (en) 2017-12-15 2019-06-20 3D Glass Solutions, Inc. Coupled transmission line resonate rf filter
US11536800B2 (en) * 2017-12-22 2022-12-27 Hrl Laboratories, Llc Method and apparatus to increase radar range
US11527482B2 (en) * 2017-12-22 2022-12-13 Hrl Laboratories, Llc Hybrid integrated circuit architecture
CN111480230B (zh) * 2017-12-22 2024-06-21 Hrl实验有限公司 混合集成电路结构
EP3735743A4 (en) 2018-01-04 2021-03-03 3D Glass Solutions, Inc. CONDUCTIVE IMPEDANCE ADAPTATION STRUCTURE FOR HIGH EFFICIENCY RF CIRCUITS
US10957537B2 (en) * 2018-11-12 2021-03-23 Hrl Laboratories, Llc Methods to design and uniformly co-fabricate small vias and large cavities through a substrate
CA3107810C (en) 2018-12-28 2024-05-14 3D Glass Solutions, Inc. Heterogenous integration for rf, microwave and mm wave systems in photoactive glass substrates
WO2020206323A1 (en) 2019-04-05 2020-10-08 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
CA3136642C (en) 2019-04-18 2023-01-03 3D Glass Solutions, Inc. High efficiency die dicing and release
JP2023516817A (ja) 2020-04-17 2023-04-20 スリーディー グラス ソリューションズ，インク 広帯域誘導

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8202470A (nl) * 1982-06-18 1984-01-16 Philips Nv Hoogfrequentschakelinrichting en halfgeleiderinrichting voor toepassing in een dergelijke inrichting.
US5351001A (en) * 1990-04-05 1994-09-27 General Electric Company Microwave component test method and apparatus
US5138436A (en) * 1990-11-16 1992-08-11 Ball Corporation Interconnect package having means for waveguide transmission of rf signals
JP3267409B2 (ja) * 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
US5418687A (en) * 1994-02-01 1995-05-23 Hewlett-Packard Company Wafer scale multi-chip module
JP3727063B2 (ja) * 1994-05-24 2005-12-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ レーザおよびフォトダイオードを具える光電子半導体装置
JPH0844831A (ja) * 1994-07-27 1996-02-16 Nippon Telegr & Teleph Corp <Ntt> ハイブリッドカードとそれを使用した無線通信システム
JPH11187143A (ja) * 1997-12-25 1999-07-09 Oki Electric Ind Co Ltd パーソナル通信端末におけるデータ転送方法及びその装置
JP3737297B2 (ja) * 1998-10-27 2006-01-18 シャープ株式会社 携帯型テレビ電話装置
US6118357A (en) * 1999-02-15 2000-09-12 Trw Inc. Wireless MMIC chip packaging for microwave and millimeterwave frequencies
JP3598060B2 (ja) * 1999-12-20 2004-12-08 松下電器産業株式会社 回路部品内蔵モジュール及びその製造方法並びに無線装置
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP2002282218A (ja) * 2001-03-28 2002-10-02 Matsushita Electric Ind Co Ltd 携帯型検査端末、検査システム、通信端末及び検査方法
JP4210978B2 (ja) * 2001-08-10 2009-01-21 日立金属株式会社 マルチバンドアンテナスイッチ回路及びマルチバンドアンテナスイッチ積層モジュール複合部品並びにこれを用いた通信装置
EP1298728A1 (en) * 2001-09-27 2003-04-02 Agilent Technologies, Inc. (a Delaware corporation) IC package with an electromagnetic interference screening device
JP2003100989A (ja) * 2001-09-27 2003-04-04 Hitachi Ltd 高周波モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105552071A (zh) * 2014-10-22 2016-05-04 英飞凌科技股份有限公司 在隔离材料上使用rf电路的***和方法
CN105552071B (zh) * 2014-10-22 2019-05-10 英飞凌科技股份有限公司 在隔离材料上使用rf电路的***和方法
CN106876356A (zh) * 2017-03-09 2017-06-20 华天科技（昆山）电子有限公司 芯片嵌入硅基式扇出型封装结构及其制作方法
CN106876356B (zh) * 2017-03-09 2020-04-17 华天科技（昆山）电子有限公司 芯片嵌入硅基式扇出型封装结构及其制作方法

Also Published As

Publication number Publication date
WO2004112134A1 (en) 2004-12-23
EP1636843A1 (en) 2006-03-22
US20060131736A1 (en) 2006-06-22
EP1487019A1 (en) 2004-12-15
JP2006527499A (ja) 2006-11-30
US7098530B2 (en) 2006-08-29
CN100456468C (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
CN100456468C (zh) 高频电子器件的封装
KR102652721B1 (ko) 고주파수 통신을 위한 3d 적층된 초박형 패키지 모듈로 설계된 마이크로 전자 디바이스
JP4423210B2 (ja) 高周波モジュール及びそれを用いた通信機器
CN108172564A (zh) 一种毫米波天线与硅基组件三维集成封装
US10910705B2 (en) Antenna in package device having substrate stack
WO2017111767A1 (en) Microelectronic devices designed with integrated antennas on a substrate
JP2790033B2 (ja) 半導体装置
KR100986230B1 (ko) 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지
KR100548244B1 (ko) 저가형 능동 스마트 안테나 시스템 및 그 제조 방법
CN108292648A (zh) 设计有包括集成在封装上的管芯结构上的化合物半导体器件的高频通信器件的微电子器件
US20150380343A1 (en) Flip chip mmic having mounting stiffener
CN115699326A (zh) 具有源极、栅极和/或漏极导电通孔的基于iii族氮化物的射频晶体管放大器
CN110676287A (zh) 单片集成射频器件、制备方法以及集成电路***
KR20230037543A (ko) 캡슐화 층에 위치된 인덕터 및 커패시터를 포함하는 기판
JP5709352B2 (ja) 背面多層信号ルーティングを有するｍｍｉｃ
CN115763446B (zh) 射频集成化设备及制备方法、包含其的收发机芯片
US6933603B2 (en) Multi-substrate layer semiconductor packages and method for making same
TW202341396A (zh) 電子裝置與天線裝置
US10868573B2 (en) Antenna integrated amplifier and transmitter
WO2004112136A1 (en) Electronic device
US20210280478A1 (en) Radio Frequency Package Implementing a Window Frame with Edge Plating and Processes of Implementing the Same
KR100583239B1 (ko) 통신 송수신 모듈
CN115698748B (zh) 增加雷达范围的方法和设备
US20230144055A1 (en) Heat sinking by thru-mold vias in shielded modules
US20230352850A1 (en) Microelectronic device package with integral slotted waveguide antenna

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071019

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071019

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090128

Termination date: 20130608