CN1797914A - 降压调整器 - Google Patents

Abstract

一种降压调整器包括第一晶体管、第二晶体管、滤波电路、电容与开关。第一晶体管的漏极接收第一直流电压，其栅极接收第一控制信号，及其源极耦接至节点。第二晶体管的漏极耦接此节点，其栅极接收第二控制信号，及其源极耦接至固定电压。滤波电路与节点电性连结并输出第二直流电压。开关具有第一端、第二端及控制端。第一端经由电容与第二晶体管的栅极电性连接。第二端与第二晶体管的源极电性连接。控制端接收第一控制信号。开关的切换速度大于第一晶体管的切换速度。当第一控制信号致能时，第一晶体管与开关导通，电容并联于第二晶体管的栅极与源极两端。

Description

降压调整器

技术领域

本发明有关一种降压调整器(buck converter)，且特别是有关一种抑制贯穿电压(shoot through voitage)的同步降压调整器(Synchronous buck converter)。

背景技术

请参照图1，其是传统同步降压调整器的电路图。同步降压调整器(Synchronous buck converter)100接收第一直流电压Vin，并据以输出可调整的第二直流电压Vout。同步降压调整器100包括第一晶体管Q1、第二晶体管Q2、滤波电路102。第一晶体管Q1的漏极D1接收第一直流电压Vin。第一晶体管Q1的栅极G1接收第一控制信号C1，其源极S1耦接至一节点N。第二晶体管Q2的栅极G2耦接第二控制信号C2，其源极S2耦接固定电压，例如为接地。滤波电路102耦接节点N，用以将节点N的电压滤除交流杂讯后输出第二直流电压Vout。

因第二晶体管Q2的漏极D2与栅极G2间具有栅-漏极寄生电容Cgd2，而栅极G2与源极S2间也具有栅-源极寄生电容Cgs2，所以当第一晶体管Q1导通(turn on)时，第一直流电压Vin施加于第一晶体管Q1、栅-漏极寄生电容Cgd2、与栅-源极寄生电容Cgs2，因此会于第二晶体管Q2的栅极G2产生一贯穿电压(Shoot-throughvoitage)SV，请参照图2，其为栅极端G1的电压VG1与栅极端G2的电压VG2的波形图。从图2中可以看出当第一晶体管Q1导通时，第一直流电压Vin会于第二晶体管Q2的栅极端G2产生贯穿电压SV，严重时，因为两个晶体管Q1、Q2的通道电阻值都不大，当此贯穿电压SV比第二晶体管Q2的顺向偏压(threshold)还大时，将使得两个晶体管Q1、Q2同时导通而被第一直流电压Vin烧毁。

而传统解决贯穿电压的方法是利用一电容Cadd与栅-源极寄生电容Cgs2并联，使得第一直流电压Vin经由电容Cadd与栅-源极寄生电容Cgs2分压后以降低贯穿电压的大小。但增加的电容Cadd会造成第二晶体管Q2导通(turn on)的时间变慢，因第二控制信号C2得先对电容Cadd充电，使得第二晶体管Q2的切换功率损失增加，而降低同步降压调整器100的效率。因此，增加电容Cadd解决贯穿电压烧毁第一晶体管Q1与第二晶体管Q2的问题，却造成同步降压调整器100的效率变低。因此，为了抑制贯穿电压并同时提高同步降压调整器100的效率，这是业界急需解决的课题。

发明内容

有鉴于此，本发明的目的是提供一种降压调整器，其具有抑制贯穿电压的大小与提高降压调整器的效率的功效。

根据本发明的降压调整器(buck converter)，其包括第一晶体管、第二晶体管、滤波电路、电容与开关。第一晶体管的漏极接收第一直流电压，其栅极接收第一控制信号，及其源极耦接至节点。第二晶体管的漏极耦接此节点，其栅极接收第二控制信号，及其源极耦接至固定电压。滤波电路与节点电性连结并输出第二直流电压。开关具有第一端、第二端及控制端。第一端经由电容与第二晶体管的栅极电性连接。第二端与第二晶体管的源极电性连接。控制端接收第一控制信号。

其中，开关的切换速度大于第一晶体管的切换速度。当第一控制信号致能时，第一晶体管与开关导通，电容并联于第二晶体管的栅极与源极两端。电容的电容值足以使第一直流电压于第二晶体管的栅极产生的贯穿电压(Shoot-through voitage)低于第二晶体管的临界电压。

为让本发明之上述目的、特点和优点能更明显易懂，下面将特举一较佳实施例，并配合附图进行详细说明。

附图说明

图1为传统同步降压调整器的电路图。

图2为栅极端G1的电压VG1与栅极端G2的电压VG2的波形图。

图3为依照本发明一较佳实施例的一种降压调整器的电路图。

具体实施方式

请参照图3，其是依照本发明一较佳实施例的一种降压调整器的电路图。降压调整器200例如为同步降压调整器(Synchronous buck converter)，其包括第一晶体管Q1′、第二晶体管Q2′、滤波电路202、电容Cadd′与开关SW。晶体管Q1′、Q2′例如为NMOS。第一晶体管Q1′的漏极D1′接收第一直流电压Vin，其栅极G1′接收第一控制信号Ctrl 1，及其源极S1′耦接至节点N′。

第二晶体管Q2′的漏极D2′耦接节点N′，其栅极G2′接收第二控制信号Ctrl2，及其源极S2′耦接至固定电压，固定电压例如为接地电压。滤波电路202与节点N′电性连结并输出第二直流电压Vout′。

开关SW具有第一端X1、第二端X2及控制端CX。第一端X1经由电容Cadd′与晶体管Q2′的栅极G2′电性连接。第二端X2与晶体管Q2′的源极S2′电性连接。控制端CX接收第一控制信号Ctrl 1。当第一控制信号Ctrl 1致能时，晶体管Q1′与开关SW便会导通，电容Cadd′并联于晶体管Q2′的栅极G2′与源极S2′间。电容Cadd′的电容值足以使第一直流电压Vin于晶体管Q2′的栅极G2′产生的贯穿电压(Shoot-through voltage)低于晶体管Q2′的临界电压。

进一步来说，开关SW例如为第三晶体管Q3，其依据第一控制信号Ctrl 1导通或截止。晶体管Q3例如为NMOS，其漏极为开关SW的第一端X1，其源极为开关SW的第二端X2，及其栅极为开关SW的控制端CX。经由适当的设计，使得晶体管Q3的寄生输入电容是小于晶体管Q1′的寄生输入电容，因此晶体管Q3的切换速度会大于晶体管Q1′的切换速度。故当第一控制信号Ctrl 1致能时，晶体管Q3比晶体管Q1′先导通，以先将电容Cadd′并联于晶体管Q2′的栅极G2′与源极S2′间，以抑制晶体管Q1′导通后于第二晶体管Q2′的栅极G2′产生的贯穿电压(Shoot-through voltage)。

利用第三晶体管Q3的切换速度(switching speed)大于第一晶体管Q1′的切换速度，使第三晶体管Q3和第一晶体管Q1′同样依据第一控制信号Ctrl 1以导通时，第三晶体管Q3却比第一晶体管Q1′更快导通。所以当第一控制信号Ctrl 1致能时，第三晶体管Q3先导通，使得电容Cadd′与第二晶体管Q2′的栅-源极寄生输入电容Cgs2′并联，因此第二晶体管Q2′的栅极G2′与源极S2′间的等效电容值增加。故第一晶体管Q1′接着导通时，第一直流电压Vin经由电容Cadd′与栅-源极寄生输入电容Cgs2′分压后以降低贯穿电压的大小，使贯穿电压不至于高过第二晶体管Q2′的顺向偏压(threshold)，以避免贯穿电压比第二晶体管Q2′的顺向偏压还大时，使得两个晶体管Q1′、Q2′同时导通而被第一直流电压Vin烧毁的情况。

而当第二控制信号Ctrl 2致能时，由于控制第三晶体管Q3的第一控制信号Ctrl 1为非致能，所以第三晶体管Q3为截止(turn off)，此时电容Cadd′并不会与栅-源极寄生输入电容Cgs2′并联。如此，第二晶体管Q2′的导通速度便不会受到电容Cadd′的影响。解决了传统因第二控制信号Ctrl 2得先对电容Cadd′充电，使得第二晶体管Q2′的切换功率损失增加并使导通速度变慢的问题，而降低了同步降压调整器200的效率问题。

除此之外，晶体管在做开关时，具有切换功率损失(switching loss)。切换功率损失是由于晶体管具有寄生输入电容，使得晶体管导通/截止(turn-on/off)的时间变慢，所造成的功率损失。所以为了提高同步降压调整器200的效率，将第一晶体管Q1′的寄生输入电容值降低以提高切换速度(switchingspeed)。但也由于第一晶体管Q1′的切换速度加快，会造成反应在栅极G2′上的贯穿电压将变得更大。但借由本发明的精神，可以达到抑制贯穿电压的大小，如此便可选择比传统切换速度更快的晶体管以为第一晶体管Q1′，使得降压调整器200的效率更为提高。例如选择第一晶体管Q1′为型号SI4392DY(由Siliconix制造)，其寄生输入电容约为1350pF。而选择比寄生输入电容1350pF更小的晶体管以为第三晶体管Q3，例如为型号2N7002E(由Siliconix制造)，其寄生电容约为30pF，以使当第一控制信号Ctrl 1导通时，晶体管Q3比晶体管Q1′更快导通。

本发明上述实施例所揭示的降压调整器，借由将第三晶体管与电容串联后，并联于第二晶体管的栅-源极间，以抑制当第一晶体管导通时，于第二晶体管的栅极端产生的贯穿电压的大小，避免贯穿电压比第二晶体管的顺向偏压还大时，使得两个晶体管Q1′、Q2′同时导通而被第一直流电压Vin烧毁的情况。并使得降压调整器200的效率可以提高。

综上所述，虽然本发明已以一较佳实施例揭示如上，然而其并非用以限定本发明，任何熟悉本技术的人员，在不脱离本发明的精神和范围内，当可作各种的等效的变化或替换，因此本发明的保护范围当视后附的本申请权利要求范围所界定的为准。

Claims (3)

1.一种降压调整器，包括：

一第一晶体管，该第一晶体管的漏极接收一第一直流电压，该第一晶体管的栅极接收一第一控制信号，第一晶体管的源极耦接至一节点；

一第二晶体管，该第二晶体管的漏极耦接该节点，该第二晶体管的栅极接收一第二控制信号，该第二晶体管的源极耦接至一固定电压；

一滤波电路，其与该节点电性连结并输出该第二直流电压；

一电容；以及

一开关，其具有一第一端、一第二端及一控制端，该第一端经由该电容与该第二晶体管的栅极电性连接，该第二端与该第二晶体管的源极电性连接，该控制端接收该第一控制信号；

其中，该开关的切换速度大于该第一晶体管的切换速度；

其中，当该第一控制信号致能时，该第一晶体管与该开关导通，该电容并联于该第二晶体管的栅极与源极两端，该电容的电容值足以使该第一直流电压于该第二晶体管的栅极产生的贯穿电压低于该第二晶体管的临界电压。

2.如权利要求1所述的降压调整器，其特征在于，该开关为一第三晶体管，该第三晶体管的寄生输入电容小于该第一晶体管的寄生输入电容，使该第三晶体管的切换速度大于该第一晶体管的切换速度。

3.如权利要求1所述的降压调整器，其特征在于，该降压调整器为一同步降压调整器。

Images