CN1795395A - 自动测试模式生成 - Google Patents
自动测试模式生成 Download PDFInfo
- Publication number
- CN1795395A CN1795395A CNA2004800140783A CN200480014078A CN1795395A CN 1795395 A CN1795395 A CN 1795395A CN A2004800140783 A CNA2004800140783 A CN A2004800140783A CN 200480014078 A CN200480014078 A CN 200480014078A CN 1795395 A CN1795395 A CN 1795395A
- Authority
- CN
- China
- Prior art keywords
- test
- test pattern
- coded word
- pattern
- test set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318371—Methodologies therefor, e.g. algorithms, procedures
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Holo Graphy (AREA)
- Magnetic Heads (AREA)
- Developing Agents For Electrophotography (AREA)
Abstract
描述了一种用于生成数字测试模式以便测试多个布线互连的方法。生成第一测试模式集;第一集合中测试模式的数目涉及布线互连的所述数目,并且定义第一组代码字。根据第一组代码字,选择第二组代码字。第二组中代码字的数目等于布线互连的所述数目,并且第二组代码字的选择是这样来进行的,即:使第二组中代码字的变换计数总和最小。
Description
本发明涉及自动测试模式生成,并且尤其涉及可以在测试集成电路期间防止地弹(ground-bounce)的测试模式生成。
在数字***中,部件之间通常存在许多布线互连。这是能够使用已知测试信号测试这些互连的设计和制造工艺的重要组成部分。在本说明书中,将把所述互连称为“网络(net)”。
过去已经提出了多种测试生成算法。例如,参见2001年由位于Netherlands的Kluwer Academic出版社出版的由JoséT de Sousa和Peter Y K Cheung提出的“Boundary-Scan InterconnectDiagnosis”。测试生成算法的目的在于生成尽可能最小的测试模式集,具有某些最小检测和诊断属性。通常由这种测试生成算法阐明的故障模型是单网络短路和多网络桥路。
为了测试两个或更多数字元件之间的多个互连的布线(网络),把数字测试激励的组合应用于网络输入端,在网络输出端观测响应,并且将其与所期待的响应相比较。假设对网络的输入端存在完全控制,并且网络的输出端完全可被观测。
在随后的描述中,将如下术语来用于测试激励。附图的图1中举例说明了这些术语。
-测试模式:测试模式2是一组测试数据位,这些数据位被同时、并行地应用于被测试的网络。在图1中,测试模式是作为一列测试数据显示出来的。测试模式有时也被称为并行测试向量(Parallel TestVectors,PTV)。
-代码字:代码字4是在测试期间串行应用于单个网络的测试数据位列表。在图1中,代码字是测试数据中的行。代码字有时也被称为顺序测试向量(Sequential Test Vectors,STV)。
Jarwala和Jau(在1989年10月的IEEE国际测试会议(ITC)的会议记录中,由Najimi Jarwala和Chi W Jau发表的“A New Framework forAnalyzing Test Generation and Diagnosis Algorithm for WiringInterconnects”的第63-70页)描述了如下用于布线互连的确定性故障模型:
-多网络故障是桥接故障,其产生两个或更多网络之间的短路,并且具有如下特性:
*线连或门:如果主要是“1”驱动器,那么短路具有在短路网络之间的逻辑“线连或门”的性质。
*线连与门:如果主要是“0”驱动器,那么短路具有在短路网络之间的逻辑“线连与门”的性质。
*强驱动器:由指定的驱动器支配短路,由此短路的网络跟随主要的驱动器。
*单网络故障包括单个网络上的“固定(stuck-at)”故障和“固定开路(stuck-open)”故障,具有如下特性:
*固定在0:所述故障是网络上的数据值始终被读作逻辑“0”。
*固定在1:所述故障是网络上的数据值始终被读作逻辑“1”。
测试短路要求每一网络必须获取唯一的代码字。如果所述网络是无故障的,那么每个响应是唯一的。在短路的情况下,涉及该短路的网络具有相同的响应。因此,这些响应不再是唯一的并且短路被检测。William Kautz(1974年4月在IEEE Transactions on Computers上、由William H Kautz.提出的Testing of Faults in WiringInterconnects的第C-23(第4)卷第358-363页)所提出的短路测试以计数序列算法(Counting Sequence Algorithm)而著名。简单的二进制计数算法生成所述代码字。对于k个网络来说,要求log2k个测试模式。所述计数序列算法确保利用最少数目的测试模式进行所有短路检测。
为了确保每一网络对固定在0的开路进行测试,每一代码字需要包含至少一个“1”。同样,对于固定在1的故障来说,每一代码字需要包含至少一个“0”。所述计数序列算法无法确保这些。因此,Goel和McMahon(在1982年10月于IEEE国际测试会议(ITC)的会议记录上由P Goel和M T McMahon提出的“Electronic Chip-In-PlaceTest”的第83-90页所提出的测试生成算法以修改的计数序列算法而著名。其主要思想在于如果我们禁止全0和全1的代码字,那么开放式故障可以被检测到。因此,对于k个网络来说,需要log2(k+2)个测试模式,这也可通过简单的二进制计数算法来生成,其起始于1而不是0。所述已修改的计数序列算法确保利用最少数目的测试模式进行所有短路和开路的检测。
由Eerenstein和Muris出版的另一个互连文本生成算法(LarsEerenstein和Math Muris提出的题目为“Method for GeneratingTest Patterns to Detectan Electric Shortcir cuit,a Methodfor Testing Electric Circuitry While Using Test Patterns SoGenerated,and a Tester Device for Testing Electric Circuitrywith such Test Patterns”的5,636,229美国专利)以LaMa算法著称。所述LaMa算法基于修改的计数序列算法,只是增量为3而不是1。所述LaMa算法对k个网络要求log2(3k+2)个测试模式。
上述测试生成算法确保故障的检测。然而,检测到故障之后,诊断解析往往是测试的另一个重要属性。Jarwala和Jau描述的混淆现象情况,其使所述诊断解析变得模糊。如果有故障网络的故障响应等于另一个无故障网络的无故障响应,那么发生混淆现象。在该情况下,我们无法确定无故障网络是否也遭受故障网络的故障。Paul T.Wagner(在1987年10月在IEEE国际测试会议(ITC)的会议记录中提出的“Interconnect Testing with Boundary Scan”的第52-57页)提出了真/补偿测试算法(True/Complement Test Algorithm),其增强了(修改的)计数序列算法以便避免混淆现象。Wagner的方法适用于原始计数序列算法的所有测试模式,继之以具有反向值的相同测试模式。由于所述反向测试模式,不会生成全0和全1的代码字。因此,不必在计数序列中除去数字0和k-1。因此,所述真/补偿测试算法要求2log2k个测试模式。由于反向,所述真/补偿测试算法确保每一代码字包含相等数的0和1。
如果与另一个网络发生“线连或门”故障,那么在响应字中,1的数目增加而0的数目减少。同样,如果与另一个网络发生“线连或门”故障,那么在响应字中,1的数目增加而0的数目减少。同样,如果与另一个网络发生“连线与门”故障,那么0的数目被增加而1的数目被减少。在固定在开路故障的情况下,所有响应值将为全0或者全1。因此,在每一故障情况中,0和1的数目会改变,如此使得响应字不包含相等数目的0和1。因此,有故障的响应决不会等于另一个网络的无故障响应,由此,真/补偿测试算法避免了混淆现象。在图2(d)的例子中,k=4,我们需要
个测试模式。所述代码字是1100、1001、0110和0011,并且它们可以被任意地分配给四个网络。图1举例说明了对所示出的五个网络(net1...net5)的真/补偿测试算法。
最近,防止地弹已经成为对测试生成算法的新限制。地弹指的是例如在IC内部地极和电源级之间以及在电路板上地极和电源电压电平偏移的现象,并且可以由同时在IC上切换的多个值引起。地弹可以通过为连续测试模式的测试模式之间的切换活动量引入上限来加以预防。这种限制还可称为同时切换输出限制(SimultaneousSwitching Output Limit,SSOL)。
在IC的固定操作期间,在晶体管中间存在更多的内部切换活动。过多的活动会造成从电源大量涌入的电流需量,并且引起IC内部功率或者地电平相当大地波动。这又会引起在临界信号上生成假脉冲,诸如***时钟或者中央复位,由此在IC中产生虚假的行为。例如,参见1997年8月/9月在Test & Measurement World Europe中由Hans Peter Richter和Norbert Münch提出的“Boundary-Scan TestTriumphs Over Ground-Bounce”,或者在1998年4月于IEEE VLSI测试讨论会(VTS)的会议记录中由Amitava Ma jumdar、Michio Komoda和Tim Ayres提出的“Ground Bounce Considerations in DCParametric Test Generation using Boundary Scan”第86-91页。
地弹对IC的操作会带来负面的影响。如果IC内部的地电压电平升高至IC内部逻辑的阈值电压,那么可能存在无效的逻辑行为。在边界扫描配备的IC的情况下,地弹会导致虚假的测试时钟(TCK),这又会使板上的边界扫描装置脱离同步。
可以通过把IC(或者电路板板)设计为使它们可以处理IC内(或者板上IC之间)的大量切换活动来预防地弹。测试期间的切换活动通常高于正常(非测试)操作期间的。由于这种特别的属性,测试通过电路设定了灵敏路径,由此令多个输出改变值。为了节省测试时间,测试生成算法的目的往往在于利用最小数目的测试模式来获得最高可能性的故障覆盖率。这更进一步增加了每一测试模式的内部切换活动量。把IC和电路板设计成能处理正常操作和测试操作期间的地弹。实际上,IEEE1149.12的边界扫描标准要求:在基于使用边界扫描寄存器的所有测试操作期间,在装置内部不应当存在地弹。所述问题在于:在电路板级,以及互连测试中处于EXTEST测试方式下的所有板上边界扫描装置,无法确保不会发生电路板级地弹,即使每个装置在其地弹规范内。实际上,如果存在超过几千的边界扫描至边界扫描互连,那么发生地弹的概率是很高的。
Richter和Münch对工业电信局1149.1兼容的ASIC间的EXTEST测试期间的地弹问题做出报告。所有ASIC满足它们的电气地弹规范和模拟,确认了在同时最多有50%的ASIC输出切换的正常条件下可进行正确操作。ASIC的设计者没有考虑这样的可能性,即:许多(乃至所有)边界扫描输出可能同时切换(最坏情况EXTEST),即便这发生在电路板测试期间。
可以通过控制互连的两端所生成和运用的测试模式中切换活动的程度来在电路板级防止地弹。这可以通过对在从一个测试模式变换到下一测试模式的过程中可以同时切换多少边界扫描输出的上限来完成。依照此描述,把此上限称为同时切换输出限制(SSOL)。一般说来,所述SSOL应该由负责电路板电气设计的设计者来推导和定义。许多板级互连ATPG工具的供应商已经把SSOL限制添加到其产品中。
所述SSOL限制用于限定两个连续测试模式之间的最大数据位变换的数目。连续测试模式之间的位变换数目被称为汉明间距(Hamming distance),并且在图2中示出。在图2(a)中,示出了6个测试模式(p1至p6),还示出了连续的测试模式之间的汉明间距6。可见,两个连续的测试模式对具有大于假定的SSOL级别2的汉明间距。
因此必须修改测试模式以便去除此扰乱。先前考虑的去除扰乱的方法在于:在扰乱的测试模式对之间***附加测试模式。在目前的情况下,如图2(b)所示,添加两个附加测试模式p2i和p5i以便去除这些扰乱。图2(b)中的所有测试模式对具有小于SSOL级别的汉明间距。
然而,把SSOL限制并入测试生成通常会增加测试模式的数目,由此由于需要***附加测试模式而增加测试时间。
Erik Jan Marinissen、Bart Vermeulen、Henk Hollmann和BenBennetts在2003年3月/4月出版的《计算机IEEE设计&测试》的20(2)的《基于地弹限制的最小化互连测试模式计数》中已经示出,仅仅***附加测试模式来克服SSOL扰乱的常规方法会导致测试集不必要的增大。存在两个自由度,可以采用它来减少需要***的附加测试模式的数目,同时保持原始测试集的所有检测和诊断属性。
现在将更详细地描述Marinissen等人的论文,以便完整地描述本发明的背景技术。
将参照如上所述的真/补偿测试模式生成算法来描述所述方法,但是将易于意识到的是,所述方法能够对通过任何算法或方式生成的测试模式进行操作。
所述方法使用两个基本步骤:代码字子集选择,以及测试模式重新排序(和***)。图3中举例说明了总体的方法。在步骤10,使用自动测试模式产生算法来生成一个完整的测试模式集。
在步骤12(120,121,122),使用任何方法来执行代码字子集选择(120),变换计数方法(121)或者差异计数方法(122)。把选择的结果馈送到重新排序步骤14,其使用任何方法来重新排序测试模式(141),或者使用贪心法(142)来最小化测试模式集中SSOL扰乱的数目。下面将比较详细地描述各种方法。
遵循重新排序,附加测试模式可以被***到需要的地方(步骤15),以便去除任何剩余的SSOL扰乱。
现在将更详细地描述代码字子集的选择。
对于k个网络来说,测试生成算法需要p(k)个测试模式。依照p(k)个测试模式,所述算法生成c(k)个唯一代码字,如此使得k≤c(k)。所述函数p(k)和c(k)取决于测试生成算法。例如,对于所述真/补偿测试算法来说,p(k)和c(k)由如下公式给出:
在许多实际的情况中,所述算法生成的代码字比确实需要的更多,即,k<c(k),这是因为k、p(k)和c(k)全部是整数。这意味着所述表达式具有最高限度算子,其把任何非整数值舍入为最接近的更高的整数值。这些最高限度算子在很多情况下令k<c(k)。
据此,能够选择将在测试期间运用的已生成的代码字的总数c(k)的子集。这种子集选择不会影响测试的检测和诊断属性,或者测试时间。
可以通过选择获得的子集有
个。举例来说,考虑对于k=257的真/补偿测试算法。依照上文,c(257)=2log 2 257=29=512。因此,存在
个可替代的代码字子集。
子集选择过程搜索那些在不产生SSOL扰乱的情况下使测试模式集最小的代码字子集。
所述代码字子集选择可以通过两个启发式技术之一来执行,下面将描述这些内容。
第一种可能的启发式技术基于变换计数,并且在图4中举例说明。图4的例子表示k=5的情况,由此产生6个测试模式和8个代码字。在图4(a)中,示出了一个完整的测试模式集(c1至c8),其中连同位变换数目的计数30一起示出。使用变换计数启发式方法,把所需要的k(=5)个代码字选为具有最低变换计数的5个代码字。当只需要选择具有相同变换计数的代码字时,任意地做出选择。
图4(b)举例说明了所选的代码字(c1 c2 c4 c5 c8),以及连续测试模式之间的汉明间距30。在该情况下可以看出,所述子集形成对于SSOL=2没有扰乱的测试模式集,因此不需要进一步的处理。通常尤其对于较大值的k来说,需要重新排序并且有可能需要***。
第二种启发式方式使用差异计数法,并且在图5中举例说明了此内容。图5(a)示出了当k=9并且SSOL=3时,使用真/补偿方法生成的完整测试模式集(c1至c16)。每个代码字均具有相关联的差异计数,其等于代码字前半部中的位和代码字后半部中的位之间有差异的数目。
然后选择具有最低差异的计数的代码字以便提供正确的数目k个代码字。当进行具有相同差异计数的代码字之间的选择时,以任意做出此选择。
图5(b)示出了所选择的代码字子集,以及连续的测试模式对之间的汉明间距。可见,多个测试模式对的测试模式在SSOL<=3的测试中失败,因此将需要进一步的处理。下面将详细说明进一步处理(重新排序)的结果,图5(c)中示出了此内容。
现在将更详细地描述测试模式的重新排序和***。
测试模式的重新排序是在先前阶段所选的代码字子集上执行的。据此,存在p个测试模式和k个代码字。
最初,构造所谓的SSOL扰乱图表。这种图表在图5中示出,并且包括加权的、完全连接的并且无向的图表。图表的节点对应于p(k)测试模式。根据每对节点之间的汉明间距来给每对节点之间的边缘给予权重。边缘的权重表示那两个节点之间的SSOL扰乱数目。
找到通过图表节点的路径的问题可以被看作是旅行推销员问题(traveling salesman problem,TSP)的变型。就SSOL扰乱图表而言,必须找到通过图表所有节点的路径,如此使得沿旅行遇到的边缘的权重总和最小化。
此问题相当于众所周知的旅行推销员问题的最佳化变体,所述旅行推销员问题是在1979年、在USA,CA,San Francisco的W.H.Freeman和Company,由M.R.Garey和D.S.Johnson在Computers andIntractability--NP完全性理论导论中提及的。
简要地描述所述旅行推销员问题(TSP),并且可以如下来概述。给出m个城市的集合C,每对城市ci,cj∈C的距离为d(ci,cj),并给出正整数B。有更小的具有长度B的旅行C吗?
实际上,需要计算最优解的时间随着问题实例的大小而呈指数增加。所述问题实例大小是通过节点(测试模式)数目确定的。幸好,对于板级互连测试的问题实例大小不是非常大。测试模式的数目大约为log2k,由此,甚至对于具有数千网络的电路板来说,存在10至20之间的测试模式。因此,对于大部分实际问题实例来说,彻底地解决此问题、也就是通过在图表中列举所有可能的旅行看上去是可行的。作为选择,对于可从文献中获得的TSP来说,存在有用并且有效的启发式算法,所述算法能够在缩短的计算时间解出此问题的近似最优解。例如,参见由位于英国Chichester的John Wiley & Sons有限公司于1997年出版的由Emile H.L Aarts和Jan-Karel Lenstra编著的“Local Search in Combinatorial Optimization”中第215-310页,由David.S Johnson和Lyle A.McGeoch提出的“Thetraveling salesman problem:A case study”。
图5(b)举例说明了k=5并且s=2时的SSOL扰乱图表,而图5(a)示出了组成图表节点的无序的测试模式集。可见,所述无序的测试模式集具有测试模式对的两个实例,这扰乱了所述SSOL原则。
在图5(b)中,粗箭头表明通过所述图表的无SSOL扰乱的旅行。图5(c)示出了相应的作为结果产生的测试集,其中所述测试模式依照在所述图表中最小化的SSOL扰乱旅行来被排序。
在运行TSP解算器之后,存在两个可能的结果:(1)获得具有权重和为0的旅行,或者(2)获得具有权重和大于0的旅行。在第一种情况中,已经找到满足SSOL限制的测试模式顺序。在后者情况下,已经发现测试模式的顺序仍具有一个或多个SSOL扰乱。这可能是由于不存在权重和为0的旅行,或者存在这种旅行,但是所使用的启发式TSP解算器没有能够找到它。在任何情况下,当最小化旅行的权重和是TSP解算器的目标函数时,人们期望SSOL扰乱的数目相对低。
其余的SSOL扰乱情况是通过在具有SSOL扰乱的两个连续测试模式之间***一个或多个附加测试模式来解决的。如果连续的测试模式p1和p2具有w(p1,p2)个SSOL扰乱(其中w(p1,p2)>0),那么必需***w(p1,p2)/s个附加测试模式来解决那两个模式之间的所有SSOL扰乱。
在图5(c)中,可见,一对测试模式扰乱了SSOL原则,因此必须把附加的测试模式***到这两个测试模式之间以便去除此扰乱。
Marinissen等人的论文提供了对于k个网络而言,在SSOL限制s的条件下,最小数目的测试模式的理论上限和下限的公式。
因此合乎需要的是,提供一种测试模式生成算法,该算法可以合并SSOL限制,而且还进一步最小化待生成的测试模式的数目,并利用附加的最佳化。
因此,本发明的实施例设法提供这种算法,以便提供用于允许把无SSOL扰乱的连续测试模式并入任何给定测试生成算法的方法。
依照本发明的一个方面,提供了一种用于生成数字测试集以便测试多个布线互连的方法,每个测试集包括一个位矩阵,所述矩阵用于定义第一组测试模式和第二组代码字,其中每个测试模式的位被用于相应的彼此并行的布线互连,并且用于一个互连的连续测试模式的位形成该互连的代码字,并且其中,每个代码字具有与其多个位值变换相关的变换计数,所述测试集具有与测试集中代码字的变换计数总和相关的总变换计数,所述方法包括生成测试集的步骤,所述测试集包括2log2k以上个测试模式,其中k是布线互连生成的数目,并且其具有小于预定阈值的总变换计数,所述预定阈值与测试集中测试模式的数目具有预定的关系。
图1举例说明了测试模式和代码字;
图2举例说明了用于真/补偿测试模式生成算法的五个网络的测试激励;
图3举例说明了具体实现本发明一方面的方法;
图4举例说明了代码字子集选择的第一种方法;
图5举例说明了代码字子集选择的第二种方法;
图6举例说明了重新排序测试模式的方法;
图7举例说明了测试矩阵和变换矩阵;
图8举例说明了代码字的选择;
图9举例说明了具体实现本发明的方法;
图10举例说明了具体实现本发明的另一个方法;
图11举例说明了代码字长选择;
图12举例说明了测试模式计数;并且
图13举例说明了测试模式计数减少。
现在将参照附图描述本发明的优选实施例。
首先,分析初始测试模式集的二进制内容和需要被***的测试模式数目之间的关系,需要***所述测试模式是为了解决连续测试模式的最大汉明间距限制的任何扰乱。
图3(a)举例说明了测试模式矩阵C,其中,行对应于k个代码字而列对应于b个测试模式。k个代码字通过C1...Ck来表示。Ci,j是指代码字Ci中的位j,其中1≤i≤k并且1≤j≤b。测试模式通过p1...pb表示,其中pj=(C1,j,...,Ck,j)是测试模式矩阵C的第j列。
由于变换以及变换计数在分析过程中十分重要,所以使用了测试模式矩阵C的可替代的表示法。变换矩阵T被计算,其包括k×(b-1)个矩阵T,k个初始的代码字值Ci,1。图3(b)中举例说明了变换矩阵T。矩阵C和T之间的关系通过如下公式定义:
对于j =1...b-1来说,连续测试模式pj和pj+1之间的汉明间距被定义为:
dj=dH(pj,pj+1)为简单起见,假设连续的测试模式是不同的,
也就是,对于所有j来说,dj>0。给出这种假定,如果测试模式矩阵C结合SSOL限制s而被使用,那么[dj/s]-1个测试模式必须被***pj和pj+1之间。因此,在***之后,基于给定的测试集,SSOL限制s下所要求的测试模式总数Ps满足如下公式:
让τi,其中i=1...k,表示代码字中变换的数目
ci,i.e.,τi=#{j∈{1,...,b-1}|Ci,j≠Ci,j+1}.就测试模式矩阵C中的总变换数目
而言,其目的在于推导测试模式总数Ps的上限和下限。所述分析是通过如下公式、基于测试的总体距离dtot的定义来进行的:
在测试模式矩阵C的行中的变换总数由变换矩阵T的相应行中1的数目给出。连续测试模式之间的汉明间距是由变换矩阵T的相关列中1的数目给出的。据此,τtot和dtot对变换矩阵T中1的总数进行计数;一个按照行,而另一个按照列。
形式上,
总的汉明间距等于变换总数的事实可用于推导Ps的上下限,这仅仅取决于τtot。
包括长度b的代码字的测试模式集包含τtot个变换总数。在***之后,满足SSOL限制s的测试模式总数Ps通过如下公式给出:
以下给出此表达式的证明。
让τtot=qs-r,其中0≤r<s。对于每个j来说,让dj=qjs-rj,其中0≤rj<s。
依照上文给出的表达式,
据此,接着有
并且由于|dj/s|=qj,所以
因此
并且
由于Ps是整数,所以该原理沿用。
根据此原理,可以推断:对于固定代码字长度b而言,仅通过使用代码字集合,就使基于SSOL限制s进行***之后的测试模式总数变得很小,为此,变换的总数非常小。
因此,本发明的实施例设法最小化测试模式矩阵C中的变换总数。
现在将描述本发明的另一方面。此方面致力于这样的方法,其能够选择任一固定长度b的一组最佳的k个代码字,这样做最小化了SSOL限制s下所要求的测试模式总数。为了让至少k个代码字可用,2b≥k。因此,假设b≥bmin=|log2k|。
本发明的此方面使用了如下代码字选择方法。选择所有0次变换的字,然后选择所有1次变换的字,直到所有选择t-1次变换的字,并且最后选择t次变换的某些附加的字。此处t是这样定义的,所要求的代码字数目k大于具有最多t-1次变换的长度为b的字的数目,但不大于具有最多t次变换的长度为b的字的数目。
图8中举例说明了此技术,其中示出了测试模式矩阵C和变换矩阵T。两个矩阵的行从顶端的0次变换(矩阵C)或者0个1(矩阵T)到该图底部的t次变换或者t个1来排序。根据本发明的此实施例,从矩阵顶端向下来选择代码字,直到已经选择了所需的k个代码字数目为止。对于两个测试集代表而言,该图借助于灰色浓淡示出了生成的代码字。
应注意的是,以这种方式选择的测试模式集中的变换总数不取决于t次变换的特定代码字的选择,并且在长度为b的k个代码字的任何组中构成最小数目的变换。这通过τtot(b)表示。
为了基于此方法来分析算法并且能够计算τtot(b),要求如下结果:
恰好具有i个1的长度为b-1的字的数目等于(i b-1)。根据k×b代码字如图7中所示那样,矩阵C和k×(b-1)变换矩阵T之间的对应关系可以看出,这些字的每一个恰好对应于i次变换的两个代码字。
让ki是包括在测试集中的具有i次变换的代码字的数目。为了最小化测试集中的变换总数∑iiki,所述代码字选择方法选择所有包含最多t-1次变换的字以及包含t次变换的某些字作为代码字。因此, 其中0≤i≤t-1并且t使得:
对于τtot(b)来说,我们现在获得表达式
此代码字选择方法用于使用长度为b的代码字并且满足SSOL限制s来推导k个网络的测试集中所要求的最小测试模式数目p(k,s,b)上的界限。由于上文所示出的那样,存在使用长度为b的代码字的测试集(实际上,多个测试集),为此,τtot=τtot(b),并且由于显然没有这种测试会具有τtot的类似值,所以可以推断:
应注意的是,使用此代码字选择方法和选择kt附加代码字的某些指定方法的任何算法实现了***后的测试模式总数位于此公式的界限内。
特别的是,其适用于Marinissen等人提出的变换计数代码字子集选择启发式算法。
在本发明的实施例中,此公式的上限通过使用具有改善最坏情况行为的算法来改善。所述算法利用如下关系:
其中k和b是固定的。
以下是此算法后的思想。在选择kt个附加代码字之后生成的距离dj确定了***之后生成的测试模式数目。由于所述代码字选择方法,总距离
始终将是相同的(即τtot(b)),但是距离dj的精确值取决于附加的kt个代码字的选择。合乎需要的是,避免所有dj都稍微高于s的倍数的情况,这是基于上限的最坏情况的行为。
优选的是,所有dj应该等于或者稍微低于s的倍数,但是一般说来这似乎难以确保。通过确保距离dj全部几乎相等来避免最坏情况行为。在下文中,首先表明了具有最多t-1次变换的代码字上的距离dj部分实际上恒定而不依赖于j的情况。然后,解释如何选择剩余kt个代码字,如此使得dj保持几乎相等。
给定
其中dj,e是包含1次变换的代码字上的dj和dj+1之间的汉明间距部分,也就是
dj,e=#{∈{1,...,}|Ci,j≠Ci,j+1 and τi=l}只有两个0变换的代码字,即全0和全1的代码字,由此dj,0=0。在给定位置j∈{1,...,b-1}中包含1的具有l个1且长度为b-1的T中的字数目是(l-1 b-2)。由于每个这种字T对应于C中具有l次变换的两个代码字(一个从0开起,另一个从1开起),其中所述l次变换均向dj,e提供1,所以所述结果沿用。
因此,
现在将描述包含t次变换的kt个代码字的选择。在
的情况下,另外选择具有t次变换的并且从0开始的所有字。应注意的是,到目前为止由于代码字选择产生的距离dj部分是恒定值,不依赖于j。现在,让k* t通过如下公式来限定:
为稍后使用,应当注意
然后,仍必需选择kt *个t次变换的附加代码字(如果
则全部以0开始,并且如果
则以1开始),或者,等效的是,包含t个1的长度为b-1的kt *个字(表示代码字中的变换}。为了方便起见,标识出了具有大小为t的子集{1,...,b-1}的包含t个1且长度为b-1的字。然后,就各组而言,仍必需从{1,...,b-1}中选择kt *个大小为t的不同的子集。应注意的是,就各组而言,在对应于这些kt *个字的位置上的距离dj(变量)部分变为元素j在这些kt *个组中出现的频率fj。因此需要如下定义。如果存在整数e,如此使得对于所有i=1,...,n而言,fi∈{e,e+1},那么向量f=(f1...,fn)被称为是平衡的。
现在可确保的是,其余kt *个代码字被依照如此的方式选择,所述方式为:这些kt *个代码字上的距离部分dj是平衡的。也就是说,就各组而言,确保频率fj是平衡的。所述算法基于如下结果。
让1≤t≤n。假定存在平衡的整型向量f=(f1,...,fn),其具有权重f1+...+fn=mt,如此使得
那么,存在{1,...,n}的大小为t的m个不同子集的集合S={S1,...,Sm},如此使得每个i出现在集合Sj的fi中。
具体实现本发明此方面的算法执行如下函数,并且在图9中举例说明。首先,在步骤100,依照如下公式选择数目t和kt:
接下来,在步骤102,根据如下公式确定数目
接下来,在步骤104,选择具有最多t-1次变换的长度为b的代码字,并且如果m<kt,那么还选择具有t次变换并且从1开始的长度为b的所有字。
最后,在步骤106,选择具有t次变换并且从0开始(如果m<kt)或者从1开始(如果m≥kt)的长度为b另外m个字。此处,如果mt=q(b-1)+r,那么为r个下标i选择fi=q+1,并且对其余b-1-r个下标i选择fi=q。此算法因此确保距离dj将是平衡的。此方法可以称为“固定代码字长度的ATPG(ATPG for Fixed Code Word Length)”。
现在,平均汉明间距等于τtot(b)/(b-1);因此dj≤|τtot(b)/(b-1)|,因此
因此能够推断出的是,此算法是这样来产生测试集的,即:在***以满足SSOL限制s之后,模式总数(最多)是
由此验证了上限。
强调以上内容是为了让至少k个代码字可用,所述长度为b的代码字必须被选择为使b≥bmin=|log2k|。然而,如果所选择的b与最小bmin相等,那么大量代码字必定包含多个变换。
具有i次变换且长度为b的可用代码字的数目通过2(i b-1)给出。因此具有i次变换的可利用代码字的数目在b值增加时也增加。因此可以推断出,通过按照上述代码字选择方法选择包含最小数目变换的k个代码字,所得的变换数目τtot(b)以及τtot(b)/(b-1)的量随着b的增大而减少。
此命题可以陈述如下:对于≥bmin来说,函数τtot(b)是b的递减函数,即如果≥bmin≤b<b′,那么τtot(b)≥τtot(b)≥τtot(b′)。
这一观测暗示:
对于k个网络来说,任何测试集中所要求的并且满足SSOL限制s的最小测试模式数目对于b值被实现,其中b值往往比bmin大许多。
为了表明改变b引起的上述界限特性,图9示出了k=6000并且s=600的两个上限
以及下限中的一个
其中b≥bmin。
b的最佳选择接近b的第一(最小)值b*,为此,平均距离τtot(b)/(b-1)最多是s。应注意的是,对于此值b*来说,U(b*)=b*。下面,对b*的值给出估计值,由此对相应的测试模式总数p(k,s,b)=b*给出k和s的估计值。
让代码字的数目k和SSOL值s是固定值。正如我们早期看到的那样,对于每个b来说,t的值是如此选择的,即:
因此,通过斯特林近似法:
log2k≈1+(b-1)h(t/(b-1))其中h(x)=-xlog2x-(1-x)log2(1-x)。
此外,对于总的距离来说,
dtot=τtot≈tk因此,如果
t/(b-1)≈s/k,那么dtot≈(b-1)s结合这些公式得出:
P*=b*≈1+(-1+log2k)/h(s/k)正如其结果,对b*的此估计值非常小,但是始终至少为真值的大约80%。
多少有些意外的是,得出来b的最优值、即最小化p(k,s,b)的b值实际上始终等于数目b*,正如上文定义的那样,即,产生如下结果。
让k和s为正整数,其中k≥2。定义函数τtot(b)为:
让bmin=|log2k|,并且定义数目b*是最小整数b≥bmin,为此,τtot(b)≤(b-1)s。然后,对于k个网络,任何测试集中所要求的并且满足SSOL限制s的最小测试模式数目p(k,s)满足p(k,s)=b*。
此理论的结果是,为了生成满足SSOL限制s并且包含最小测试模式数目的k个网络的测试集,在图10中举例说明了本发明的另一方面的一个实施例,并且如下进行。
首先,在步骤110,依照上文定义那样来确定数目b*。然后运用如上所述的固定代码字长算法,所述代码字具有固定长度b*。
接下来,在步骤112,依照如下公式选择数目t和kt:
接下来,在步骤114,根据如下公式确定数目
接下来,在步骤116,选择具有最多t-1次变换的长度为b*的代码字,并且如果m<kt,那么还选择具有t次变换并且从1开始的长度为b*的所有字。
最后,在步骤118,选择具有t次变换并且从0开始(如果m<kt)或者从1开始(如果m≥kt)的长度为b*另外m个字。此处,如果mt=q(b*-1)+r,那么为r个下标i选择fi=q+1,并且对其余b*-1-r个下标i选择fi=q。此算法因此确保距离dj将是平衡的。
此方法生成具有b*个模式的测试模式集,其中连续的模式具有最多为s的距离。所述方法可以称为“变量代码字长度的ATPG(ATPG forVariable Code Word Length)”。
以下给出新的SSOL限制的ATPG算法的实验结果,并且把这些结果与其它方法的结果相比较。真/补偿测试用作比较的基础,不过所述技术可应用于生成测试模式集的其它方法。
依照实验数据,把三种方法进行比较:
1.常规方法。
此方法借助于常规的计数、继之以补偿来生成真/补偿测试。随后,所述SSOL限制通过附加测试模式的常规***来得以满足。此方法是多种专业(可以购买到的)工具的基础。
2.Marinissen等的最佳方法。
此方法借助于常规的计数、继之以补偿来生成真/补偿测试。随后,运用基于变换计数的代码字子集选择和测试模式重新排序。其余的SSOL扰乱是借助于附加测试模式的常规***来解决的。此方法是在Marinissen等所描述的各种方法中执行最佳的一种。
3.用于可变代码字长的ATPG。
此方法生成如上所述的“真”测试集。此测试可确保无SSOL扰乱,由此不需要***附加测试模式。随后,通过添加互补的测试集来生成“补偿”部分,这样也可是无SSOL扰乱的。在“真”和“补偿”测试模式之间的边界处,通常需要***几个附加测试模式。图12示出了k∈{5000,6000,7000,8000}网络的问题实例的实验结果。对于SSOL值s来说,它在5%和50%k之间改变,图12绘制了所有三种方法的测试模式计数p(k,s)。图13示出了先前Marinissen等方法以及新的用于可变代码字长的ATPG相对于基线常规方法对测试模式计数的改善。
图12和13表明,对于所有SSOL值s来说,常规方法产生最高数目的测试模式。对于k和s的某些值来说,Marinissen等的最佳方法提供了对常规方法的相当大的改善;然而,还存在多个k和s值,此方法对这些值根本无法产生任何改善。
本发明的实施例,新的用于可变代码字长的ATPG技术明显地胜过其他方法;对于k=5000、6000、7000、8000来说,常规方法的平均相对改善分别是46%、46%、45%和44%。对于k和s的所有值来说,新的ATPG算法还不断地对常规方法进行改进。
已经描述了最佳的ATPG算法,其为用户定义的k个网络数目生成考虑了用户定义的SSOL限制s的最小测试模式集p(k,s)。所述算法基于如下观测,这使上文得以公式化并且得以证明。
-测试模式的数目与代码字中变换次数强相关。因此,为了获得小数目的测试模式的有效测试集,我们必须选择具有几乎没有变换的代码字。
-基于上述观测,对于给定的k、s和b而言,已经提出了这样的算法,该算法用于选择具有最多t-1次变换的所有长度为b的字作为代码字并且随后仔细选择具有t次变换的长度为b的某些字,如此来获得精确的k个代码字总数,同时,连续测试模式之间的汉明间距s是平衡的。作为结果生成的测试集包括由此获得的测试模式,加上被***以便解决其余SSOL扰乱的附加测试模式。
-对于给定的k和s来说,已经提出了第二种算法,该算法用于找到值b=b*,如此使得如果对于此b*启用了上述算法,那么可以确保不需要***附加测试模式就能满足所述SSOL限制;此外,它已经表明此第二种算法生成可证明的最小测试模式集。
使用通用的真/补偿测试算法作为例子,我们已经给出了对k∈{5000,6000,7000}和s从5%变化到50%k时的实验结果。所述实验表明当与常规方法相比较时,在测试模式数目方面,所述算法产生了平均45%的减少量。
Claims (15)
1.一种用于生成数字测试集以便测试多个布线互连的方法,每个测试集包括一个位矩阵,所述矩阵用于定义第一组测试模式和第二组代码字,其中每个测试模式的位用于相应的彼此并行的布线互连,并且用于一个互连的连续测试模式的位形成该互连的代码字,并且其中,每个代码字具有与其多个位值变换相关的变换计数,所述测试集具有与测试集中代码字的变换计数总和相关的总变换计数,所述方法包括生成测试集的步骤,所述测试集包括log2k以上个测试模式,其中k是布线互连生成的数目,并且其具有小于预定阈值的总变换计数,所述预定阈值与测试集中测试模式的数目具有预定的关系。
2.如权利要求1所述的方法,其中测试集中测试模式的数目与布线互连的数目具有预定的关系。
3.如权利要求2所述的方法,其中测试集中测试模式的数目还与一个第二阈值具有预定的关系。
4.如权利要求1至3任一项所述的方法,其中所述预定阈值与所述第二阈值具有预定的关系。
5.如权利要求3或者4所述的方法,其中所述第二阈值是布线互连的同步切换输出限制。
6.如权利要求1所述的方法,其中测试集中测试模式的数目通过如下表达式给出:
P*≈1+(-1+log2k)/h(s/k)
其中P*是测试模式的数目,k是布线互连的数目,s是变换计数阈值,并且h(s/k)=-(s/k)log2(s/k)-(1-s/k)log2(1-s/k)
7.如权利要求1至5任一项所述的方法,其中生成测试集的步骤包括:
-生成用于定义第一测试模式集的第一测试集;和
-选择第一测试模式集的子集,如此使得由所述子集中的测试模式形成的代码字的变换计数总和低于预定阈值。
8.如先前任一项权利要求所述的方法,其中生成测试集的步骤包括:
-生成用于定义第一组代码字的第一测试集;和
-选择第一组代码字的子集,如此使得所述子集中的代码字的变换计数总和低于预定阈值。
9.如权利要求8所述的方法,其中选择代码字子集的步骤包括以下步骤:
-选择具有小于第一值的变换计数值的第一组代码字;
-选择具有大于或等于第一值的相应变换计数的第二组代码字,如此使得所选的第一和第二组代码字的总和等于所述互连数目。
10.如先前任一项权利要求所述的方法,其中测试集中代码字的数目等于所述布线互连的数目。
11.如先前任一项权利要求所述的方法,还包括把附加测试模式添加到测试集中。
12.如权利要求11所述的方法,其中添加附加测试模式包括在测试集的测试模式对之间***附加测试模式,其中所述测试集的测试模式对具有大于一个阈值的原始变换距离,所***的测试模式产生小于原始变换距离的变换距离。
13.如权利要求12所述的方法,其中所***的测试模式产生小于或等于预定阈值级别的变换距离。
14.如权利要求11所述的方法,其中添加附加测试模式包括把测试集的补集添加到测试集以便形成最终的真/补偿测试集。
15.一种用于测试多个布线互连的方法,所述方法包括以下步骤:
-把依照先前任一项权利要求所述的方法生成的测试集应用于多个布线互连;和
-分析这种应用的结果。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03076585A EP1480048A1 (en) | 2003-05-23 | 2003-05-23 | Automatic test pattern generation |
EP03076585.3 | 2003-05-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1795395A true CN1795395A (zh) | 2006-06-28 |
CN100492041C CN100492041C (zh) | 2009-05-27 |
Family
ID=33041023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004800140783A Expired - Fee Related CN100492041C (zh) | 2003-05-23 | 2004-05-19 | 生成测试模式的方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7475317B2 (zh) |
EP (2) | EP1480048A1 (zh) |
JP (1) | JP2007501408A (zh) |
CN (1) | CN100492041C (zh) |
AT (1) | ATE374950T1 (zh) |
DE (1) | DE602004009309T2 (zh) |
WO (1) | WO2004104608A1 (zh) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9437328B2 (en) * | 2012-11-30 | 2016-09-06 | Silicon Motion Inc. | Apparatus and method for applying at-speed functional test with lower-speed tester |
US9361538B2 (en) * | 2012-12-26 | 2016-06-07 | Microsoft Technology Licensing, Llc | Real time photometric edge description |
US10991001B2 (en) | 2013-03-13 | 2021-04-27 | Eversight, Inc. | Systems and methods for intelligent promotion design with promotion scoring |
US10915912B2 (en) | 2013-03-13 | 2021-02-09 | Eversight, Inc. | Systems and methods for price testing and optimization in brick and mortar retailers |
US10445763B2 (en) | 2013-03-13 | 2019-10-15 | Eversight, Inc. | Automated promotion forecasting and methods therefor |
US10706438B2 (en) | 2013-03-13 | 2020-07-07 | Eversight, Inc. | Systems and methods for generating and recommending promotions in a design matrix |
US9940640B2 (en) | 2013-03-13 | 2018-04-10 | Eversight, Inc. | Automated event correlation to improve promotional testing |
US10636052B2 (en) | 2013-03-13 | 2020-04-28 | Eversight, Inc. | Automatic mass scale online promotion testing |
US9940639B2 (en) * | 2013-03-13 | 2018-04-10 | Eversight, Inc. | Automated and optimal promotional experimental test designs incorporating constraints |
US10909561B2 (en) | 2013-03-13 | 2021-02-02 | Eversight, Inc. | Systems and methods for democratized coupon redemption |
US10789609B2 (en) | 2013-03-13 | 2020-09-29 | Eversight, Inc. | Systems and methods for automated promotion to profile matching |
US11288698B2 (en) | 2013-03-13 | 2022-03-29 | Eversight, Inc. | Architecture and methods for generating intelligent offers with dynamic base prices |
US11138628B2 (en) | 2013-03-13 | 2021-10-05 | Eversight, Inc. | Promotion offer language and methods thereof |
US10984441B2 (en) | 2013-03-13 | 2021-04-20 | Eversight, Inc. | Systems and methods for intelligent promotion design with promotion selection |
US10140629B2 (en) | 2013-03-13 | 2018-11-27 | Eversight, Inc. | Automated behavioral economics patterns in promotion testing and methods therefor |
US9984387B2 (en) | 2013-03-13 | 2018-05-29 | Eversight, Inc. | Architecture and methods for promotion optimization |
US10438231B2 (en) | 2013-03-13 | 2019-10-08 | Eversight, Inc. | Automatic offer generation using concept generator apparatus and methods therefor |
US11288696B2 (en) | 2013-03-13 | 2022-03-29 | Eversight, Inc. | Systems and methods for efficient promotion experimentation for load to card |
US10176491B2 (en) | 2013-03-13 | 2019-01-08 | Eversight, Inc. | Highly scalable internet-based randomized experiment methods and apparatus for obtaining insights from test promotion results |
US10846736B2 (en) | 2013-03-13 | 2020-11-24 | Eversight, Inc. | Linkage to reduce errors in online promotion testing |
US10438230B2 (en) * | 2013-03-13 | 2019-10-08 | Eversight, Inc. | Adaptive experimentation and optimization in automated promotional testing |
US11270325B2 (en) | 2013-03-13 | 2022-03-08 | Eversight, Inc. | Systems and methods for collaborative offer generation |
US11068929B2 (en) | 2013-03-13 | 2021-07-20 | Eversight, Inc. | Highly scalable internet-based controlled experiment methods and apparatus for obtaining insights from test promotion results |
US9274172B2 (en) * | 2013-10-17 | 2016-03-01 | International Business Machines Corporation | Selective test pattern processor |
US10460339B2 (en) | 2015-03-03 | 2019-10-29 | Eversight, Inc. | Highly scalable internet-based parallel experiment methods and apparatus for obtaining insights from test promotion results |
US11941659B2 (en) | 2017-05-16 | 2024-03-26 | Maplebear Inc. | Systems and methods for intelligent promotion design with promotion scoring |
CN109490753B (zh) * | 2018-11-13 | 2020-12-08 | 吉林大学 | 一种结合极小碰集约简集成电路测试模式集的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5636229A (en) * | 1992-11-18 | 1997-06-03 | U.S. Philips Corporation | Method for generating test patterns to detect an electric shortcircuit, a method for testing electric circuitry while using test patterns so generated, and a tester device for testing electric circuitry with such test patterns |
TW583405B (en) * | 2002-12-23 | 2004-04-11 | Via Tech Inc | Signal detection method suitable for integrated circuit chip |
-
2003
- 2003-05-23 EP EP03076585A patent/EP1480048A1/en not_active Withdrawn
-
2004
- 2004-05-19 DE DE602004009309T patent/DE602004009309T2/de not_active Expired - Fee Related
- 2004-05-19 US US10/557,965 patent/US7475317B2/en not_active Expired - Fee Related
- 2004-05-19 EP EP04733892A patent/EP1629290B1/en not_active Expired - Lifetime
- 2004-05-19 AT AT04733892T patent/ATE374950T1/de not_active IP Right Cessation
- 2004-05-19 JP JP2006530887A patent/JP2007501408A/ja active Pending
- 2004-05-19 WO PCT/IB2004/050749 patent/WO2004104608A1/en active IP Right Grant
- 2004-05-19 CN CNB2004800140783A patent/CN100492041C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1480048A1 (en) | 2004-11-24 |
ATE374950T1 (de) | 2007-10-15 |
DE602004009309T2 (de) | 2008-06-26 |
EP1629290B1 (en) | 2007-10-03 |
JP2007501408A (ja) | 2007-01-25 |
DE602004009309D1 (de) | 2007-11-15 |
CN100492041C (zh) | 2009-05-27 |
US20060259835A1 (en) | 2006-11-16 |
EP1629290A1 (en) | 2006-03-01 |
US7475317B2 (en) | 2009-01-06 |
WO2004104608A1 (en) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1795395A (zh) | 自动测试模式生成 | |
JP4399400B2 (ja) | 検査データ解析システムと検査データ解析プログラム | |
CN1737598A (zh) | 用于配置在线测试的自动化调试的方法和装置 | |
CN1904906A (zh) | 地址识别装置和方法 | |
CN1011824B (zh) | 测试集成电路用的测试向量的产生方法 | |
EP0579302A1 (en) | Method for the automatic generation of test sequences | |
CN1169210C (zh) | 电路的可试验性设计方法、电路设计装置及集成电路装置 | |
CN1266481C (zh) | 用于半导体集成电路的故障检测方法 | |
Zhao et al. | Protein secondary structure prediction using NMR chemical shift data | |
US7464296B2 (en) | System and method for identifying failure candidates in a semiconductor apparatus | |
CN1795394A (zh) | 自动测试模式生成 | |
Liu et al. | Improving test chip design efficiency via machine learning | |
US7467362B2 (en) | Failure detection improvement apparatus, failure detection improvement program, failure detection improvement method | |
Turakhia et al. | Bridging DFM analysis and volume diagnostics for yield learning-A case study | |
CN1607658A (zh) | 半导体设计装置 | |
US20060236177A1 (en) | Method for eliminating hold error in scan chain | |
CN1238858C (zh) | 测试存储设备的方法 | |
US8010853B2 (en) | Semiconductor storage device and memory test circuit | |
CN1595187A (zh) | 半导体装置的测试方法 | |
Pal et al. | Evaluating genetic heterogeneity in complex disorders | |
Erb et al. | Mixed 01X-RSL-Encoding for fast and accurate ATPG with unknowns | |
US7818655B1 (en) | Method for quantitative detection of multiple electromigration failure modes | |
CN117272122B (zh) | 晶圆异常的共性分析方法及装置、可读存储介质、终端 | |
US20050198594A1 (en) | Method of designing semiconductor integrated circuit, designing apparatus, and inspection apparatus | |
US7200828B2 (en) | Automatic placement and routing apparatus and automatic placement and routing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090527 Termination date: 20100519 |