CN1776897A - 晶片封装的镜座结构及其制造方法 - Google Patents

晶片封装的镜座结构及其制造方法 Download PDF

Info

Publication number
CN1776897A
CN1776897A CNA2004100925899A CN200410092589A CN1776897A CN 1776897 A CN1776897 A CN 1776897A CN A2004100925899 A CNA2004100925899 A CN A2004100925899A CN 200410092589 A CN200410092589 A CN 200410092589A CN 1776897 A CN1776897 A CN 1776897A
Authority
CN
China
Prior art keywords
wafer
mirror
seat structure
microscope base
support portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100925899A
Other languages
English (en)
Inventor
游朝凯
陈逸尘
林国鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiatian Science & Technology Co Ltd
Original Assignee
Jiatian Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiatian Science & Technology Co Ltd filed Critical Jiatian Science & Technology Co Ltd
Priority to CNA2004100925899A priority Critical patent/CN1776897A/zh
Publication of CN1776897A publication Critical patent/CN1776897A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Microscoopes, Condenser (AREA)

Abstract

本发明提供一种晶片封装的镜座结构及其制造方法，其是包括一镜座，此镜座内环设一支撑部，接着在镜座内壁、底侧及支撑部表面上设置二组金属引线，接着将一晶片上表面设置在支撑部表面上，使晶片与支撑部的金属引线电性连接，而未连接部分则显露在此镜座中，最后在晶片上表面并位于镜座内壁上设置至少一凸块，在凸块上设置一透明板，用以保护晶片不受损伤。本发明通过由将晶片与镜座结合，使制造程序简化，而且将晶片直接接合在镜座内，可使晶片封装结构的整体高度降低，进而使整体光学影像精确度大幅提高，并且本发明因现有的制作流程，使制作的时间缩短、成本降低及制造良率提高。

Description

晶片封装的镜座结构及其制造方法
技术领域
本发明是有关一种晶片封装结构及其制造方法，特别是有关一种将晶片结合镜座的晶片封装的镜座结构及其制造方法。
背景技术
一般感测晶片可用来感测一信号，当接收该光信号后，该感测晶片将该光信号转变成一电信号，通过由基板传递至印刷电路板上。
现有具感测晶片的封装结构通常为『晶片直接连接基板』(chip onboard，COB)，如图1所示，该COB封装结构包括有一基板10，该基板10上安装一感测晶片12，一凸缘层14是设于该基板10上且位于该感测晶片12周围，且与该基板10形成凹槽16，使用复数条导线18电连接该感测晶片12与该基板10，该凸缘层14上以粘合方式设置一透明板20，该透明板20将该凹槽16封闭，使该基板10、该透明板20及该凸缘层14形成一密闭空间，接着在该透明板上粘设一镜座22，即完成感测晶片12的封装，此现有封装结构可以利用焊锡方式设置在另一软性或硬质基板24上。此外另有卷带式封装(tape carrier package，TCP)及玻璃覆晶(chip onglass，COG)等技术。
但是此种现有技术在制程上也有很多的限制如感测晶片12与凹槽16的大小，必须考虑打线空间，如此造咸感测晶片12大小的限制，次者因此封装结构模组尺寸受限而造成组装厂商在组装时的变化性减少，而且此现有技术的制程较为复杂繁琐，造成制造损坏率高且制造时间过长等问题，进而导致废品产生。
有鉴于此，本发明是针对上述的问题，提出一种晶片封装的镜座结构及其制造方法，以有效的解决上述现有技术产生的问题。
发明内容
本发明的主要目的，是在提供一种晶片封装的镜座结构及其制造方法，通过由将晶片与镜座结合，使制造程序简化，进而使制造效率增加。
本发明的另一目的，是在提供一种晶片封装的镜座结构及其制造方法，通过由晶片直接接合在镜座内，使此晶片封装结构的整体高度降低，进而使晶片封装结构更能扁平化。
本发明的再一目的，是在提供一种晶片封装的镜座结构及其制造方法，通过由晶片直接接合在镜座内，使整体光学影像精确度大幅提高。
本发明的再一目的，是在提供一种晶片封装的镜座结构及其制造方法，因有别于现有的制作流程，使制作的时间缩短、成本降低及制造良率提高。
根据本发明，一种晶片封装的镜座结构，其是包括一镜座，此镜座内壁上环设一支撑部，在镜座内壁表面、镜座底侧及支撑部的表面上设置至少二金属引线；接着提供一晶片，此晶片具有一第一表面及一第二表面，而此晶片的第一表面上设有相连接之一工作区及一线路区，将晶片的第一表面设置在支撑部上，使晶片的线路区与支撑部的金属引线电性连接，而工作区则显露在此镜座内，且在晶片的线路区上面且与镜座内壁相连接处设置至少一凸块，在凸块上并位于工作区上方设置一透明板，用以保护晶片的工作区不受损伤。而制造此晶片封装的镜座结构的方法包括下列步骤，首先提供一镜座，此镜座内环设一支撑部，接着在镜座内壁及支撑部表面上设置至少二金属引线，接着提供一晶片，此晶片具有一第一表面及一第二表面，而晶片的第一表面上设有相连接之一工作区及一线路区，将晶片的第一表面设置在支撑部上，使晶片的线路区与支撑部的金属引线电性连接，而工作区则显露在此镜座内，最后在晶片的线路区上并位于镜座内壁上设置至少一凸块，在凸块上并位于晶片的工作区上方设置一透明板，用以保护晶片的工作区不受损伤。
一种晶片封装的镜座结构制造方法，其中，包括下列步骤：
提供一镜座，该镜座内环设一支撑部；
在该镜座内壁及该支撑部表面上设置一金属引线；
提供一晶片，该晶片具有一第一表面及一第二表面，在该第一表面上设有相连接的一线路区及一工作区，将该晶片的该第一表面设在该支撑部表面上，使该晶片的该线路区与该金属引线电性连接；在该晶片的该线路区上并位于该镜座内壁上设置至少一凸块，在该凸块上并位于该晶片的该工作区上方设置一透明板，用以保护该晶片的该工作区不受损伤。
以下通过由具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1为本发明的现有技术的剖面示意图；
图2为本发明的剖面组合图；
图3为本发明的剖面示意图；
图4为本发明的立体图；
图5为本发明的仰视图；
图6为本发明感测晶片结合金属线路的局部放大示意图；
图7为本发明结合基板的剖面示意图。
具体实施方式
本发明是一种晶片封装的镜座结构，如图2至图5所示，其是包括一空心的镜座30，此镜座30的材质是选自聚邻苯二甲醯胺(Polyphthalamide，PPA)或聚三甲基乙烯对苯二甲酸酯(LiquidCrystalPolymer，LCP)、聚硫化二甲苯树脂(PPS)、聚醚酉先亚胺(PEl)其中之一，且在此镜座30内壁上环设有一支撑部32，此支撑部32与镜座30是为一体成型，而此镜座30内壁、镜座30底侧及支撑部32表面利用电镀方式或粘着方式设置二组金属引线34；接着提供一感测晶片36，此感测晶片36是为电荷耦合元件(Charge-Coupled Device，CCD)或互补式金属氧化半导体(CMOS)其中之一；请同时参阅图6所示，此感测晶片36上表面设有相连接的感测区38及线路区40，接着利用焊接鍚球或金球方式将感测晶片36上表面设置在支撑部32表面上，使感测晶片36的线路区40与支撑部32的金属引线34电性连接，而感测晶片36的感测区38则显露在此镜座30中，另外在感测晶片36的线路区40上且与镜座30内壁相连接的交接处设置一凸块42，此凸块42可以利用射出成型方式与镜座30及支撑部32同时作出，使镜座30、支撑部32及凸块42为一体成型；接着在此凸块42上利用粘着方式设置一透明板44，用以保护感测晶片36的感测区38不受外界损伤，其中此透明板44的材质是为玻璃或石英，如此即完成此感测晶片封装的镜座结构。此外此晶片封装的镜座结构除了可应用在感测晶片36的封装，也可应用在发光二极管(LightEmitting Diode)晶片的封装结构(图中未示)，两者不同之处在于感测晶片36的感测区38置换为发光二极管晶片的发光区。
使用本发明时，可将此晶片封装的镜座结构直接设置在一软性或硬质的基板46上，其中设置的方式利用焊鍚方式将此镜座30底侧的金属引线34与基板46电性连接。所以本发明与基板46结合之前可先行进行电性与影像测试，以减少测试时间与过程。另外本发明将晶片与镜座30相互结合，使制造过程中的备料时间及材料成本大幅降低，而且由于晶片是直接粘贴在镜座30内，使得镜座30的整体高度降低，也进而使光学影像对位精度大幅提高。而因将晶片与镜座30结合是有别于现有技术的制程，使制造程序简化，进而使制造效率增加。
以上所述是通过由实施例说明本发明的特点，其目的在使熟习该技术者能了解本发明的内容并据以实施，而非限定本发明的权利要求范围，故，凡其他未脱离本发明所揭示的精神所完成的等效修饰或修改，仍应包含在本实用新型的范围内。

Claims (19)

1.一种晶片封装的镜座结构，其特征在于，包括：
一镜座，其内壁上环设一支撑部；
至少二金属引线，其是设置在该镜座内壁表面、该镜座底侧及该支撑部的表面上；
一晶片，其是具有一第一表面及一第二表面，在该晶片的该第一表面上设有相连接的一工作区及一线路区，将该晶片的该第一表面设置在该支撑部下面，使该晶片的该线路区与该支撑部的该金属引线电性连接，而该晶片的该工作区显露在该镜座中；以及
至少一凸块，其是设置在该晶片的该线路区上且与该镜座内壁相连接，在该凸块上并位于该晶片的该工作区上方设置一透明板，用以保护该晶片的该工作区不受损伤。
2.如权利要求1所述的晶片封装的镜座结构，其特征在于，所述该镜座的材质是选自聚邻苯二甲醯胺或聚三甲基乙烯对苯二甲酸酯、聚硫化二甲苯树脂、聚醚酉先亚胺其中之一。
3.如权利要求1所述的晶片封装的镜座结构，其特征在于，所述该透明板材质是为玻璃或石英。
4.如权利要求1所述的晶片封装的镜座结构，其特征在于，所述该晶片是为发光二极管、电荷耦合元件及互补式金属氧化半导体其中之一。
5.如权利要求4所述的晶片封装的镜座结构，其特征在于，所述该晶片是为发光二极管时，该工作区的作用是为发光作用。
6.如权利要求4所述的晶片封装的镜座结构，其特征在于，所述该晶片是为电荷耦合元件或互补式金属氧化半导体时，该工作区的作用是为感测作用。
7.如权利要求1所述的晶片封装的镜座结构，其特征在于，所述该晶片封装的镜座结构可设置在一基板上，通过由该镜座底侧的该金属引线与该基板电性连接。
8如权利要求7所述的晶片封装的镜座结构，其特征在于，所述该金属引线是利用焊鍚方式与该基板电性连接。
9.如权利要求7所述的晶片封装的镜座结构，其特征在于，所述该基板是为软性基板或硬质基板其中之一。
10.如权利要求1所述的晶片封装的镜座结构，其特征在于，所述该金属引线是以电镀方式或粘着方式设置在该镜座内壁表面、该镜座底侧表面及该支撑部的表面上。
11.如权利要求1所述的晶片封装的镜座结构，其特征在于，所述该镜座与该支撑部是为一体成型。
12.如权利要求1所述的晶片封装的镜座结构，其特征在于，所述该晶片的线路区是利用鍚球或金球方式与该支撑部的该金属引线电性连接。
13.如权利要求1所述的晶片封装的镜座结构，其特征在于，所述该凸块与该镜座是为一体成型，且可利用射出成型方式将该镜座、该支撑部及该凸块同时制成。
14.如权利要求1所述的晶片封装的镜座结构，其特征在于，所述该透明板是利用粘着方式设置在该凸块上。
15.一种晶片封装的镜座结构制造方法，其特征在于，包括下列步骤：
提供一镜座，该镜座内环设一支撑部；
在该镜座内壁及该支撑部表面上设置一金属引线；
提供一晶片，该晶片具有一第一表面及一第二表面，在该第一表面上设有相连接的一线路区及一工作区，将该晶片的该第一表面设在该支撑部表面上，使该晶片的该线路区与该金属引线电性连接；
在该晶片的该线路区上并位于该镜座内壁上设置至少一凸块，在该凸块上并位于该晶片的该工作区上方设置一透明板，用以保护该晶片的该工作区不受损伤。
16.如权利要求15所述的晶片封装的镜座结构制造方法，其特征在于，所述该金属引线是以电镀方式或粘着方式设置在该镜座内壁表面、该镜座底侧及该支撑部的表面上。
17.如权利要求5所述的晶片封装的镜座结构制造方法，其特征在于，所述该晶片的线路区是利用鍚球或金球方式与该支撑部的该金属引线电性连接。
18.如权利要求15所述的晶片封装的镜座结构制造方法，其特征在于，所述该晶片封装的镜座结构可设置在一基板上，通过由该金属引线与该基板电性连接。
19.如权利要求18所述的晶片封装的镜座结构制造方法，其特征在于，所述该金属引线是利用焊鍚方式与该基板电性连接。
CNA2004100925899A 2004-11-16 2004-11-16 晶片封装的镜座结构及其制造方法 Pending CN1776897A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2004100925899A CN1776897A (zh) 2004-11-16 2004-11-16 晶片封装的镜座结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2004100925899A CN1776897A (zh) 2004-11-16 2004-11-16 晶片封装的镜座结构及其制造方法

Publications (1)

Publication Number Publication Date
CN1776897A true CN1776897A (zh) 2006-05-24

Family

ID=36766302

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100925899A Pending CN1776897A (zh) 2004-11-16 2004-11-16 晶片封装的镜座结构及其制造方法

Country Status (1)

Country Link
CN (1) CN1776897A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409298B (zh) * 2007-10-11 2010-09-29 鸿富锦精密工业（深圳）有限公司 成像装置及其组装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409298B (zh) * 2007-10-11 2010-09-29 鸿富锦精密工业（深圳）有限公司 成像装置及其组装方法

Similar Documents

Publication Publication Date Title
TWI414048B (zh) 半導體封裝件與其製造方法
US8193024B2 (en) Manufacturing method for semiconductor devices and semiconductor device
US6927479B2 (en) Method of manufacturing a semiconductor package for a die larger than a die pad
EP0790652B1 (en) Solid-state image pickup device and its manufacture
US8373268B2 (en) Semiconductor package including flip chip controller at bottom of die stack
CN1175497C (zh) 光半导体装置及其装配的光半导体模块
US20130221470A1 (en) Multi-chip package for imaging systems
CN102142504A (zh) Led封装、led封装的制造方法及包装部件
CN1314708A (zh) 半导体装置
CN102214776B (zh) 发光二极管封装结构、照明装置及发光二极管封装用基板
CN1711636A (zh) 用于多芯片封装的元件、方法和组件
KR20120010994A (ko) 발광 장치의 검사 방법 및 발광 장치의 검사 후의 처리 방법
US20220199590A1 (en) Light-emitting diode packaging module
CN102339912A (zh) 用于制造发光器件的方法
US6873024B1 (en) Apparatus and method for wafer level packaging of optical imaging semiconductor devices
US20080061416A1 (en) Die attach paddle for mounting integrated circuit die
US20070252167A1 (en) Surface mounting optoelectronic device
CN101034688A (zh) 光学装置及光学装置的制造方法
US20060138614A1 (en) Semiconductor device and method of fabricating the same
JP2006080477A (ja) フリップチップ実装製造方法及びその装置
CN1776897A (zh) 晶片封装的镜座结构及其制造方法
CN1949496A (zh) 用于封装的柔性基板
CN102064264A (zh) 发光二极管封装方法
CN1604310A (zh) 半导体装置及其制造方法
CN1921126A (zh) 光传感器封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication