CN1770442A - 集成电路及集成电路的电连接再选路方法 - Google Patents

集成电路及集成电路的电连接再选路方法 Download PDF

Info

Publication number
CN1770442A
CN1770442A CNA2005100722634A CN200510072263A CN1770442A CN 1770442 A CN1770442 A CN 1770442A CN A2005100722634 A CNA2005100722634 A CN A2005100722634A CN 200510072263 A CN200510072263 A CN 200510072263A CN 1770442 A CN1770442 A CN 1770442A
Authority
CN
China
Prior art keywords
illusory
conductive segment
integrated circuit
illusory conductive
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100722634A
Other languages
English (en)
Other versions
CN100401511C (zh
Inventor
郑嘉麟
胡顶达
鲁立忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1770442A publication Critical patent/CN1770442A/zh
Application granted granted Critical
Publication of CN100401511C publication Critical patent/CN100401511C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明是有关于一种集成电路及集成电路的电连接再选路方法，具体涉及一种用作电连接选路的集成电路，包括一具有一第一组离散排列的虚设导电段的第一金属层，以及一具有一第二组离散排列的虚设导电段的第二金属层。该第一组和该第二组导电段相互交插而具有垂直重迭区域，用以借着将该第一虚设导电段和该第二虚设导电段中的一预定次组合，经由它们的垂直重迭区域，选择性地连接起来，为两个虚设导电段上的一第一选定节点和一第二选定节点间提供一预定链接路径。本发明所述集成电路及集成电路的电连接再选路方法可以节省制造成本与设计更动时间。

Description

集成电路及集成电路的电连接再选路方法
技术领域
本发明是有关于一种集成电路(IC)布局设计，且特别有关于一种用以简化电连接(electrical connections)再选路(rerouting)的内插虚设导电段(interleaved dummy conductive segments)的实施。
背景技术
随着半导体技术的进步，日益缩减的装置尺寸以及渐趋复杂的电路设计已使得集成电路的设计与制造越加困难。电路复杂性以及装置密度通常引起设计中的失误，比如电子电路误差，违反布局规则、型样拥塞(pattern congestion)、时序误差、噪声、串音(crosstalk)等等。为了修正这些误差，工程更改单(Engineeringchange orders，ECOs)会要求再度设计集成电路。典型的ECO之一是集成电路内第一节点与第二节点间的电连接再选路。电连接通常由许多不同金属层上的多个金属线组成，并且某些互连单元(interconnection units)也会***其中。一个再选路过程往往需要改变至少三层，即金属线的两层以及互连单元的一层。根据制程的观点，该三层中的每一层分别需要一个光罩(mask)以确定型样(patterns)。这意味一次设计上的更动必须再次设计该三层使用的三个光罩。在一些最坏的情况中，一次设计上的更动往往会牵涉五个以上的光罩。这招致庞大的花费。
图1显示一利用一种虚设金属型样的现有IC布局图100。IC布局图100包括IC信号互连线(interconnection lines)102、一VCC线、一GND线，以及多个内在线路104。在该IC布局图100中，该虚设金属型样由多个虚设金属垫(metal pads)106和108构成，并且该等虚设金属垫占据一金属层上未使用的面积。该等虚设金属垫能协助解决IC制程和性能上的问题。举例来说，虚设金属垫106和108用来增进金属层厚度的均等。在一平坦化(planarization)的过程中，一金属线区域的最终厚度是该区域内金属线宽度、金属线间距、以及金属密度的函数。这导致多变的相互连接薄板电阻与薄板电容，并因此产生多变的寄生延迟(parasitic delay)。该等虚设金属垫的运用能大幅增加IC制程中横跨晶片面积的金属层厚度的均等性。另一个例子是，虚设金属垫106和108用来改善IC电源***内在噪声的生成以及稳态/动态IR位降(IR drop)。与VCC线或GND线相邻的每一个虚设金属垫106和108经由导电线110电连接在一起。虚设金属垫106和108能将VCC线或GND线所引起的不欲得到的电容解耦，从而减少内在IC噪声的生成。
图2显示一现有IC简化布局图200。缓冲器(buffers)202与204分别经由互连线208与210与一D正反器(D flip-flop)206相连。在此现有IC布局简化图200中，互连线208与一第一金属层上缓冲器202的输出端相连，并经由通孔(via)212延伸至一第二金属层以与D正反器206的输出节点Q相连。而互连线210与该第一金属层上缓冲器204的输出端相连，并经由通孔214延伸至该第二金属层以与D正反器206的输入节点D相连。
如果在点216或218发现需要互连线208和210再选路的设计误差(来自型样拥塞、违反规则、短路、开路、或是为了增进性能的设计更动等等)，则ECO将会需要更动多个光罩，比方是第一金属层光罩、第二金属层光罩，以及通孔光罩，以能实行再选路。这会是一种昂贵和耗时的努力。在一些最坏的情况下，再选路甚至需要更动五个以上的光罩。
因此，能简化电连接再选路过程的新型布局与方法是IC设计所向往的技术。
发明内容
由上述观点，本发明提供一种IC与一种电连接选路方法。
本发明所述IC包括一具有一第一组离散排列的虚设导电段的第一金属层，以及一具有一第二组离散排列的虚设导电段的第二金属层。该第一组和第二组导电段相互交插而具有垂直重迭区域，用以借着将该第一虚设导电段和该第二虚设导电段中的一预定次组合，经由它们的垂直重迭区域，选择性地连接起来，为两个虚设导电段上的一第一选定节点和一第二选定节点间提供一预定链接路径(link path)。
本发明所述的集成电路，再包括一介电质间层，位于该第一金属层和该第二金属层中间，用以分开该第一虚设导电段以及该第二虚设导电段。
本发明所述的集成电路，再包括一组选定互连单元，安置于该介电质间层之上，用以将该第一虚设导电段和该第二虚设导电段中的一预定次组合，经由它们的垂直重迭区域，选择性地连接起来。
本发明所述的集成电路，该第一虚设导体段和该第二虚设导电段被安排成为一组重复型样单元。
本发明所述的集成电路，该重复型样单元大体上是多角形。
本发明所述的集成电路，该重复型样单元包括至少一个虚设导电延伸段，超越该多角形范围延伸出去，用以连接至邻近重复型样单元内的该虚设导电段。
本发明所述的集成电路，该多角形是一长方形，具有两个位于该第一金属层上的两个平行虚设导电段，以及两个位于该第一金属层上的两个平行虚设导电段，并因此定义出一范围。
本发明所述的集成电路，该虚设导电延伸段被置放于位于同一层的该两平行虚设导电段之间，并且超越该位于同层的两平行虚设导电段末端延伸出去。
本发明还提供一种集成电路的电连接再选路方法，其中该集成电路包括一第一节点与一第二节点，所述集成电路的电连接再选路方法包括：提供一第一光罩，用以定义一具有一第一组离散排列的虚设导电段的第一金属层；提供一第二光罩，用以定义一具有一第二组离散排列的虚设导电段的第二金属层，其中该等第一和第二虚设导电段相互交插而具有垂直重迭区域；提供一第三光罩，用以定义一个以上***该第一和第二金属层中间的互连单元；以及重新设计该第三光罩，是当需要为介于该第一节点和该第二节点的电连接施行再选路之时，方法是借着重新安排该等互连单元，将该第一虚设导电段和该第二虚设导电段中的一预定次组合，经由它们的垂直重迭区域，选择性地连接起来，用以形成一预定链接路径，而不需更改该第一和第二光罩。
本发明所述的集成电路的电连接再选路方法，该第一虚设导体段和该第二虚设导电段被安排成为一组重复型样单元。
本发明所述的集成电路的电连接再选路方法，该重复型样单元大体上是多角形。
本发明所述的集成电路的电连接再选路方法，该重复型样单元包括至少一个虚设导电延伸段，超越该多角形范围延伸出去，用以连接至邻近重复型样单元内的该虚设导电段。
本发明所述集成电路及集成电路的电连接再选路方法可以节省制造成本与设计更动时间。
附图说明
图1显示现有IC布局图；
图2显示现有IC布局中电连接再选路；
图3A显示本发明提出的一种由内插虚设导电段所组成的IC布局的一个实施例；
图3B显示本发明提出的内插虚设导电段另一选择型样的另一实施例；
图4显示利用本发明所提出的IC布局图以修正设计上的误差；
图5显示本发明所提供的利用内插虚设导电段达成的电连接再选路过程流程图的一个实施例。
具体实施方式
本发明揭露出一种利用一第一金属层上的一第一组虚设导电段与一第二金属层上的一第二组虚设导电段而能取代上述现有虚设导电垫的方案。该第一组和该第二组虚设导电段以交错排列的方式置放。一介电质间层(inter-level dielectric layer)***在该第一金属层和该第二金属层中间。多个互连单元在该介电质间层上形成，用以选择性地连接该等第一导电段与第二导电段，因而能形成一第一节点和一第二节点间的一链接路径。当设计上有所更动时，再选路可以借由改变上述互连单元的排列就能达成，并不需要更改下方或上方的虚设导电段。这使得需要改变的光罩数量能减到最小，并能简化再选路的过程。
图3A显示根据本发明一实施例的一由内插虚设导电段组成的IC布局图。一第一金属层，其上离散排列着一第一组虚设导电段302，被安置于一半导体基板(substrate)之上。一第二金属层，其上亦离散排列着一第二组虚设导电段304，被安置于上述第一金属层之上。该第一组虚设导电段302与第二组虚设导电段304位于原先应由虚设金属垫106占据的区域。导电段的离散排列方式乃为了确保虚设导电段302和304当中的每一个导电段在同一金属层上不会一一相连。然而，第一虚设导电段302以及第二虚设导电段304具有多个垂直(与画纸相平行)重迭区域312。这些区域能协助制造任何两虚设导电段上的两节点间的链接路径。举例来说，虚设导电段302和304的次组合可以于它们垂直重迭的区域上选择性地相连，用以形成一第一节点308和一第二节点310间的链接路径。
一介电质间层，其上能够容纳一个以上互连单元306，被安置于第一金属层和第二金属层之间。互连单元306用来连接来自第一和第二金属层上虚设导电段内一选定次组合的重迭区域，因而形成一链接路径。在此实施例中，起初该第一虚设导电段302和该第二虚设导电段304在某方面来说是被动的，因为它们未连接至任何主动节点。当再选路的命令下达时，两节点间原先的连接可能会被抛弃。借着选择性地安排介电质间层上的互连单元306，而使第一虚设导电段302、互连单元306，以及第二虚设导电段304之间能够形成一链接路径而相互连接起来，比如从第一节点308连接至第二节点310。这能够令不用更改第一金属层和第二金属层的布局就能达成再选路过程。
第一组虚设导电段302以及第二组虚设导电段被安排成为一组重复型样单元(repetitive pattern units)。每个单元可以是多角形，并一一置放。因而，重复型样可以无限定地以各种方向延伸在大面积中。在此实施例中，重复型样单元是长方形，包括两个第一组横向虚设导电段314以及316，以及两个第二组纵向虚设导电段318以及320。横向虚设导电段314以及316垂直(平行于画纸)重迭于纵向虚设导体段318以及320两者。同样地，纵向虚设导电段318以及320垂直(平行于画纸)重迭于横向虚设导体段314以及316两者。
每个重复型样单元还包括一个以上的虚设导电延伸段322与324，并且导电段322与324超越上述多角形范围延伸出去，用以连接该重复型样单元与其邻近单元。虚设导电段324被安置于属于同一金属层上的两个横向虚设导电段314与316之间，并且超越此两虚设导电段末端而延伸出去。同样地，虚设导电延伸段322安置于属于同一层的纵向虚设导电段318与320中间，并且超越此两虚设导电段末端而延伸出去。虚设导电延伸段322与324与相邻的重复型样单元互相连接，用以选择性地在各个单元之间制造许多不同的链接路径。
图3B显示另一可供选择的重复型样单元330，其由两个金属层上的虚设导电段组成。重复型样单元330是六角形，每边上具有一虚设导电延伸区域以连接相邻单元。在这供选择的实施例中，任何相邻的导电段皆位于不同金属层上，因此三个离散导电段以及三个虚设导电延伸段则在一金属层上形成，而另外三个离散导电段与三个虚设导电延伸段在另外一个金属层上形成。注意其余种类的多角形，比方是三角形和八角形亦可以用作重复型样的基底。也注意在更复杂的情况中，虚设导电段可以安排于两个以上的金属层上。
图4显示依据本发明的一实施例，利用内插虚设导电段以修正设计误差的一IC布局图400。IC布局图400不需要改变第一层金属层的光罩和第二层金属层的光罩就能允许互连线的再选路。
参考图2和图4，介于缓冲器202和节点Q间的互连线，以及介于缓冲器204和节点D间的互连线，需要施行再选路。缓冲器202的输入端，经由互连线208，连接至相交插金属层上的第一节点402。如图显示，连接线经由位于(制造于)往一第二节点404方向行进的导电段交错点上的互连单元306，从一虚设导电段往下一虚设导电段施行再选路。之后D正反器206的输出节点Q经由互连线208连接至第二节点404以完成信号选路的更动。
同样，缓冲器204的输入端，经由互连线210，连接至相交插金属层上的第三节点406。如图显示，连接线经由位于(制造于)往一第四节点408方向行进的导电段交错点上的互连单元306，从一虚设导电段往下一虚设导电段施行再选路。之后D正反器206的输入节点D经由互连线208连接至第四节点408以完成信号选路的更动。
图5显示一IC内利用上述虚设导电段以达成两节点间电连接再选路的方法流程图。步骤502内，提供一第一光罩，用以定义一具有一第一组离散排列的虚设导电段的第一金属层。步骤504内，提供一第二光罩，用以定义一具有一第二组离散排列的虚设导电段的第二金属层。第一组虚设导电段和第二组虚设导电段相互交插而具有垂直重迭区域。步骤506内，提供一第三光罩，用以定义一个以上欲插于第一金属层和第二金属层之间的互连单元。步骤508内，当需要为介于第一节点和第二节点间的电连接施行再选路时，第三光罩的重新设计乃是为了借着重新安排互连单元，将该第一虚设导电段和该第二虚设导电段中的一预定次组合，经由它们的垂直重迭区域，选择性地连接起来，而能形成一再选路链接路径，且不需要更改第一和第二光罩。这个特色能协助简化第一节点和第二节点电连接的再选路过程，因为只有一个光罩，即第三光罩，需要重新设计。
因而，图2所显示的设计更动，在现有布局图内至少需要更改三层光罩才能实现，现在经由这个内插虚设导电段的实施例，只需更改互连单元的光罩的就能实现，因而能节省金额与设计更动时间。此内插虚设导电段的实施例能够减少百分之五十以上的所需光罩数目。并且，因为虚设导电段仅仅使用现有上由正方形虚设金属垫106占据的区域，因而不会占据额外的布局面积。此外，ECO再设计过程也可以由软件设计工具自动完成。虚设导电段***的算法可以修正至能填入最大数目的虚设导电段，用以使该选路方法的能力能够最佳化。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
100：现有IC布局图
102：互连线
104：内在电路
106：金属垫
108：金属垫
110：金属垫的导线
200：现有IC布局中电连接再选路
202：缓冲器
204：缓冲器
206：D正反器
208：互连线
210：互连线
212：通孔
214：通孔
216：设计误差发生点
218：设计误差发生点
CLK：D正反器的时脉输入端
D：D正反器的输入端
Q：D正反器的输出端
300：半导体基板
302：第一组虚设导电段
304：第二组虚设导电段
306：互连单元
308：第一节点
310：第二节点
312：第一组虚设导电段与第二组虚设导电段的垂直重迭区域
314：第一虚设导电段
316：第一虚设导电段
318：第二虚设导电段
320：第二虚设导电段
322：虚设导电延伸段
324：虚设导电延伸段
330：内插虚设导电段的另一选择型样
400：修正图2设计误差的IC布局图
402：第一节点
404：第二节点
406：第三节点
408：第四节点
502：提供一用以定义一第一金属层的第一光罩
504：提供一用以定义一第二金属层的第二光罩
506：提供一用以定义一个以上互连单元的第三光罩
508：重新设计第三光罩用以为一链接路径施行再选路

Claims (12)

1、一种集成电路，所述集成电路包括：
一第一金属层，具有一第一组离散排列的虚设导电段；
一第二金属层，具有一第二组离散排列的虚设导电段，
其中该第一组虚设导电段和第二组虚设导电段相互交插而具有垂直重迭区域，用以借着将该第一虚设导电段和该第二虚设导电段中的一预定次组合，经由它们的垂直重迭区域，选择性地连接起来，为两个虚设导电段上的一第一选定节点和一第二选定节点间提供一预定链接路径。
2、根据权利要求1所述的集成电路，其特征在于：再包括一介电质间层，位于该第一金属层和该第二金属层中间，用以分开该第一虚设导电段以及该第二虚设导电段。
3、根据权利要求2所述的集成电路，其特征在于：再包括一组选定互连单元，安置于该介电质间层之上，用以将该第一虚设导电段和该第二虚设导电段中的一预定次组合，经由它们的垂直重迭区域，选择性地连接起来。
4、根据权利要求1所述的集成电路，其特征在于：该第一虚设导体段和该第二虚设导电段被安排成为一组重复型样单元。
5、根据权利要求4所述的集成电路，其特征在于：该重复型样单元是多角形。
6、根据权利要求5所述的集成电路，其特征在于：该重复型样单元包括至少一个虚设导电延伸段，超越该多角形范围延伸出去，用以连接至邻近重复型样单元内的该虚设导电段。
7、根据权利要求6所述的集成电路，其特征在于：该多角形是一长方形，具有两个位于该第一金属层上的两个平行虚设导电段，以及两个位于该第一金属层上的两个平行虚设导电段，并因此定义出一范围。
8、根据权利要求7所述的集成电路，其特征在于：该虚设导电延伸段被置放于位于同一层的该两平行虚设导电段之间，并且超越该位于同层的两平行虚设导电段末端延伸出去。
9、一种集成电路的电连接再选路方法，其中该集成电路包括一第一节点与一第二节点，所述集成电路的电连接再选路方法包括：
提供一第一光罩，用以定义一具有一第一组离散排列的虚设导电段的第一金属层；
提供一第二光罩，用以定义一具有一第二组离散排列的虚设导电段的第二金属层，其中该第一和第二虚设导电段相互交插而具有垂直重迭区域；
提供一第三光罩，用以定义一个以上***该第一和第二金属层中间的互连单元；以及
重新设计该第三光罩，是当需要为介于该第一节点和该第二节点的电连接施行再选路之时，方法是借着重新安排该互连单元，将该第一虚设导电段和该第二虚设导电段中的一预定次组合，经由它们的垂直重迭区域，选择性地连接起来，用以形成一预定链接路径，而不需更改该第一和第二光罩。
10、根据权利要求9所述的集成电路的电连接再选路方法，其特征在于：该第一虚设导体段和该第二虚设导电段被安排成为一组重复型样单元。
11、根据权利要求10所述的集成电路的电连接再选路方法，其特征在于：该重复型样单元是多角形。
12、根据权利要求11所述的集成电路的电连接再选路方法，其特征在于：该重复型样单元包括至少一个虚设导电延伸段，超越该多角形范围延伸出去，用以连接至邻近重复型样单元内的该虚设导电段。
CNB2005100722634A 2004-11-05 2005-05-27 集成电路及集成电路的电连接再选路方法 Active CN100401511C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/982,634 2004-11-05
US10/982,634 US7091614B2 (en) 2004-11-05 2004-11-05 Integrated circuit design for routing an electrical connection

Publications (2)

Publication Number Publication Date
CN1770442A true CN1770442A (zh) 2006-05-10
CN100401511C CN100401511C (zh) 2008-07-09

Family

ID=36315501

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100722634A Active CN100401511C (zh) 2004-11-05 2005-05-27 集成电路及集成电路的电连接再选路方法

Country Status (3)

Country Link
US (1) US7091614B2 (zh)
CN (1) CN100401511C (zh)
TW (1) TWI252560B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560064A (zh) * 2017-09-27 2019-04-02 台湾积体电路制造股份有限公司 集成电路及离散式锥形内连线
CN110137134A (zh) * 2019-05-05 2019-08-16 中国科学院微电子研究所 互连结构、电路及包括该互连结构或电路的电子设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7774726B2 (en) * 2002-06-07 2010-08-10 Cadence Design Systems, Inc. Dummy fill for integrated circuits
US7152215B2 (en) * 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
JP2008227076A (ja) * 2007-03-12 2008-09-25 Nec Electronics Corp 半導体装置
US8138787B2 (en) * 2008-07-13 2012-03-20 Altera Corporation Apparatus and method for input/output module that optimizes frequency performance in a circuit
IT1399755B1 (it) * 2010-04-30 2013-05-03 St Microelectronics Srl Cella di base per implementazione di un ordine di modifica o engineering change order (eco) perfezionata.
US9098668B2 (en) * 2013-11-27 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Layout of an integrated circuit
US10651201B2 (en) * 2017-04-05 2020-05-12 Samsung Electronics Co., Ltd. Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
US6362634B1 (en) * 2000-01-14 2002-03-26 Advanced Micro Devices, Inc. Integrated defect monitor structures for conductive features on a semiconductor topography and method of use
JP2001274163A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置
JP3806016B2 (ja) * 2000-11-30 2006-08-09 富士通株式会社 半導体集積回路
JP3590034B2 (ja) * 2002-04-26 2004-11-17 Ｎｅｃエレクトロニクス株式会社 半導体容量素子及びその製造方法
US6841313B2 (en) 2002-05-31 2005-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Photomask with dies relating to different functionalities
US6748579B2 (en) * 2002-08-30 2004-06-08 Lsi Logic Corporation Method of using filler metal for implementing changes in an integrated circuit design
US7087350B2 (en) 2003-11-24 2006-08-08 Taiwan Semiconductor Manufacturing Co. Ltd. Method for combining via patterns into a single mask

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560064A (zh) * 2017-09-27 2019-04-02 台湾积体电路制造股份有限公司 集成电路及离散式锥形内连线
CN109560064B (zh) * 2017-09-27 2022-07-08 台湾积体电路制造股份有限公司 集成电路及离散式锥形内连线
CN110137134A (zh) * 2019-05-05 2019-08-16 中国科学院微电子研究所 互连结构、电路及包括该互连结构或电路的电子设备
CN110137134B (zh) * 2019-05-05 2021-02-09 中国科学院微电子研究所 互连结构、电路及包括该互连结构或电路的电子设备

Also Published As

Publication number Publication date
CN100401511C (zh) 2008-07-09
US20060097395A1 (en) 2006-05-11
TWI252560B (en) 2006-04-01
US7091614B2 (en) 2006-08-15
TW200616142A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
CN1770442A (zh) 集成电路及集成电路的电连接再选路方法
CN1183602C (zh) 一种集成电路及其为集成电路设计导线布局的方法
US7287237B2 (en) Aligned logic cell grid and interconnect routing architecture
US20080180132A1 (en) Semiconductor device and method of fabricating the same
CN1577834A (zh) 具有对角方向线路的半导体集成电路器件及其布置方法
JP4576538B2 (ja) 多次元のスイッチトポロジーを有する集積回路
JP2001127161A (ja) 集積回路
CN1750251A (zh) 半导体装置的设计方法及半导体装置
CN1496213A (zh) 用于减少多层电路板的层数的技术
US7902869B1 (en) Extensible three dimensional circuit
US6306745B1 (en) Chip-area-efficient pattern and method of hierarchal power routing
CN1866507A (zh) 多层互补式导线结构及其制造方法
JP3825252B2 (ja) フリップチップ型半導体装置
CN1942046A (zh) 产生pcb布线通道的交替微过孔及贯通板的过孔
CN1917206A (zh) 集成电路的电源地网络及其布置方法
CN109962072A (zh) 半导体装置
CN1151549C (zh) 半导体集成电路及其制造方法
CN101043033A (zh) 半导体集成电路装置
JP2007250933A (ja) 半導体集積回路およびそのレイアウト設計方法
CN101030578A (zh) 半导体集成电路装置及其制造方法
CN1542960A (zh) 半导体器件及其设计方法
CN101499470B (zh) 集成电路电源布局及其设计方法
US6946692B1 (en) Interconnection utilizing diagonal routing
US20050071798A1 (en) Power supply layout for an integrated circuit
CN1700469A (zh) 集成电路结构与提供电源电压至集成电路的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant