CN1768326B - 可配置的多步线性反馈移位寄存器 - Google Patents

可配置的多步线性反馈移位寄存器 Download PDF

Info

Publication number
CN1768326B
CN1768326B CN200480009166.4A CN200480009166A CN1768326B CN 1768326 B CN1768326 B CN 1768326B CN 200480009166 A CN200480009166 A CN 200480009166A CN 1768326 B CN1768326 B CN 1768326B
Authority
CN
China
Prior art keywords
matrix
lfsr
state
multiply
transition matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN200480009166.4A
Other languages
English (en)
Other versions
CN1768326A (zh
Inventor
C·H·范比克
R·J·M·纳斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italian French Ericsson Ltd i L
ST Ericsson SA
Telefonaktiebolaget LM Ericsson AB
Ericsson Inc
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1768326A publication Critical patent/CN1768326A/zh
Application granted granted Critical
Publication of CN1768326B publication Critical patent/CN1768326B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/582Pseudo-random number generators
    • G06F7/584Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Complex Calculations (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Logic Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Shift Register Type Memory (AREA)

Abstract

经由下一状态函数(320)来实现线性反馈移位寄存器(LFSR)的状态转移,线性反馈移位寄存器由时钟(310)控制并且具有长度N以及步长W,W至少是二。所述下一状态函数采用状态转移矩阵(350)。表示LFSR的内容的状态向量(330)或者连续地乘以状态转移矩阵、或者乘以W次方的状态转移矩阵(多状态转移矩阵)。依照本发明的方法以及LFSR的特征在于:所述多状态转移矩阵被分解为第一矩阵(360)以及第二矩阵(370),第一矩阵包括最多N+W+1个不同表达式,并且第二矩阵包括最多N+W+1不同表达式。所述LFSR还包括用于把状态向量乘以第二矩阵和第一矩阵的装置,以及用于计算第一矩阵的装置。因为需要生成输出的时间量明显减少,故而本发明克服了可配置的多步线性反馈移位寄存器的缺点。

Description

可配置的多步线性反馈移位寄存器
本发明涉及一种在由时钟控制的可配置的线性反馈移位寄存器(LFSR)中实现状态转移的方法,LFSR的长度由N表示,其中状态向量表示LFSR的状态,LFSR的输出包括W个输出符号,W至少是二,并且所述输出符号是在一个时钟周期期间生成的,LFSR的状态转移是在一个时钟周期期间通过状态向量乘以状态转移矩阵的W次方(多状态转移矩阵)来实现的。
本发明还涉及一种由时钟控制的可配置的线性反馈移位寄存器(LFSR),LFSR的长度由N表示,状态向量表示LFSR的状态,LFSR被设置为生成包括W个输出符号的输出,W至少是二,并且在一个时钟周期期间生成输出符号,所述LFSR包括乘法装置,用于在一个时钟周期期间通过状态向量乘以状态转移矩阵的W次方(多状态转移矩阵)来实现LFSR的状态转移。
线性反馈移位寄存器具有许多应用。普遍的例子可以从第三代(3G)无线通信领域获知,特别是基于码分多址(CDMA)标准的移动电话以及使用CDMA的基站。其他应用包括通信或者存储***中的误差防护以及误差校正、通信或者存储***中的加密术、存储***或者超大规模集成(VLSI)电路的内装自测试(BIST)以及全球定位***(GPS)。
概括地讲,LFSR是由时钟控制的特殊类型的数据寄存器。LFSR的特征在于在状态转移期间确定LFSR内容的反馈环路。LFSR的行为、特别是每一时钟周期之后存储的符号序列可以被数学建模。在此环境下,符号表示数据,例如位或者其它数值。
所述数学模型包括用于表示符号序列的状态向量以及用于实现状态转移的状态转移矩阵。存储的符号的数目被称为LFSR的长度。新的符号序列是通过把状态向量乘以状态转移矩阵来生成的,由此提供新的LFSR内容。所述状态转移是在一个时钟周期期间实现的。此外,在一时钟周期期间生成输出。如果在时钟周期期间生成单个符号作为输出,那么LFSR被识别为单步LFSR;如果在一时钟周期期间生成至少两个符号作为输出,那么所述LFSR被识别为多步LFSR。把具有长度N符号以及步长W符号的多步线性反馈移位寄存器称为N/W-LFSR。例如,如果符号表示位,那么处理器可以包括32/16-LFSR,其具有32位长度以及16位步长。
可配置的LFSR是可以依照配置符号被编程和重新编程的LFSR。所述配置符号确定LFSR的状态转移。通常,它们是状态转移矩阵的组成部分。例如,在加密术应用中,所述配置符号可以表示编码信息,用于计算一时钟周期期间LFSR的新内容。配置符号的数目等于LFSR的长度。所述状态转移矩阵包括配置符号,以便使每一时钟周期期间的LFSR的新内容可通过LFSR的配置加以确定。在LFSR的数学模型中,配置符号由生成多项式表示。LFSR的配置与LFSR的初始化不同;初始化可以通过在LFSR中存储初始符号序列来进行。
根据现有技术水平,多步线性反馈移位寄存器的状态转移可以通过状态向量乘以状态转移矩阵W次来实现,其中W表示LFSR的步长,并且把所述步长定义为在一时钟周期期间生成的输出符号的数目。如果状态转移矩阵由F表示,那么W步LFSR需要状态向量乘以F W次。需要执行此LFSR的电路体系结构包括一组W个AND/XOR(与/异或)片,其中AND片包括多个AND门,并且XOR片包括多个XOR门。在一时钟周期期间,表示LFSR内容的状态向量必须被乘以状态转移矩阵W次。因此,需要实现LFSR状态转移的时间与W成比例增长。状态向量乘以状态转移矩阵W次产生长的时钟周期时间,这引起了许多应用的问题。
与其说状态向量乘以状态转移矩阵W次,到不如说是状态向量可以乘以状态转移矩阵的W次方。如果状态转移矩阵由F表示,那么W步LFSR需要状态向量乘以FW。此方法导致可接受的时钟周期时间,但是需要计算FW的额外AND/XOR门的数量相对高。需要额外的硬件来评估FW中的复杂表达式。W次方的状态转移矩阵也称为多状态转移矩阵。
本发明的一个目的在于提供一种用于简化状态向量乘以多状态转移矩阵的方法。
本发明的另一目的在于提供一种此类线性反馈移位寄存器(LFSR),其提供用于把状态向量乘以第二矩阵和第一矩阵的乘法装置,并且提供用于在LFSR的操作的配置阶段期间计算第一矩阵的装置。为了实现所述目的,所述LFSR的特征在于权利要求4的特征部分。
在由时钟控制的多步LFSR中,在一个时钟周期期间生成至少两个输出符号。为了确保可接受的时钟周期时间,表示存储在LFSR中的符号序列的状态向量必须乘以上升到W次幂的状态转移矩阵,其中W表示LFSR的步长。例如,如果步长等于5,那么状态向量必须乘以状态转移矩阵的5次方。因为F5包含许多复杂表达式,所以F5的计算需要大量额外的AND/XOR门。
依照本发明的方法,通过把多状态转移矩阵分解为可以实现相同状态转移的两个矩阵来简化多步LFSR的状态转移。额外的硬件量、特别是额外的AND/XOR门的量明显得以减少,由此简化了状态转移。
根据本发明定义的实施例在配置符号不经常更新的LFSR中十分有利。第一矩阵的元素可以当配置LFSR并且给出配置符号时被计算。这可以定期发生,例如每个X个时钟周期之后一次。X可以是相对大的数,诸如1000。因为第一矩阵元素的计算只必须在每X时钟周期被重复,并且第一矩阵中的表达式相对简单,所以其计算不在计算的关键路径内。如果是这样的情况,那么存在额外的优势;利用第一矩阵的特征可以减少时钟周期时间。
根据本发明定义的实施例是多状态转移矩阵的特别有益的分解,由此提供了第一矩阵和第二矩阵元素的准确规范。
根据本发明的LFSR反映了多状态转移矩阵的分解。
根据本发明的实施例包括用于把状态向量乘以第二矩阵的第一组逻辑单元,以及用于把状态向量乘法第一矩阵的第二组逻辑单元。
根据本发明的进一步的实施例包括用于计算第一矩阵的第三组逻辑单元。
如果LFSR被定期配置,但不太频繁的话,那么根据本发明定义的实施例十分有利。在每一时钟周期期间不执行第一矩阵的计算,特别是第一矩阵中表达式的评估。如果正确地选择LFSR配置的间隔,在计算关键路径外部完成第一矩阵的计算,这是因为第一矩阵中的表达式相对简单并且不用经常评估它们。
根据本发明定义的实施例提供了LFSR的扩展,如果将要生成延迟序列,那么这是十分有利的。
因为需要生成输出的时间量明显减少,故而本发明克服了可配置的多步线性反馈移位寄存器的缺点。这是通过最小化时钟周期时间,同时使需要计算LFSR下一状态的额外硬件量相对低来实现的。
应注意的是,多步线性反馈移位寄存器可以从US 5,412,665获知。此多步LFSR具有长度N位以及可变步长W位,基于W小于或者等于N(W≤N)的条件。需要执行此特定LFSR的电路体系结构包括一组W个AND/XOR片。该文献没有公开或者提出把多状态转移矩阵分解为根据本发明的第一和第二矩阵。
将参照附图比较详细地描速本发明,其中:
图1举例说明了根据现有技术水平的8/1-LFSR及其数学模型;
图2举例说明了根据现有技术水平的8/5-LFSR及其数学模型;
图3举例说明了依照本发明的8/5-LFSR及其数学模型;
图4举例说明了依照本发明的N/W-LFSR的电路体系结构;
图5举例说明了8/5-LFSR的多个变化;
图6举例说明了依照本发明的8/5-LFSR及其数学模型的一个变化;
图7举例说明了用中间数据寄存器扩展的NOW LFSR的电路体系结构。
图1举例说明了8/1-LFSR及其数学模型。时钟110控制LFSR,并且在每一时钟周期期间,变量t递增1。最初,变量t具有值‘0’,一个时钟周期之后,t具有值‘1’,两个时钟周期之后,t具有值‘2’等等。下一状态函数120实现一时钟周期期间LFSR的状态转移,并且状态向量130表示数学模型中的LFSR内容。一时钟周期期间的输出140包括一位;所述LFSR是单步LFSR。在t=5,即,五个时钟周期之后,已经生成五个输出位。五个时钟周期之后的状态向量160表示在t=5的LFSR。状态转移是在一时钟周期期间通过下一状态函数120、特别是通过状态向量130乘以状态转移矩阵150来实现的。每一时钟周期期间,精确地执行一下一状态向量乘以状态转移矩阵。
状态转移矩阵F具有如下形式:
F = 1 1 . . . 1 1 g 0 g 1 g 2 . . . g N - 2 g N - 1
变量N表示LFSR的长度,变量g0,g1直到并且包括gN-1(也称为状态转移矩阵的表达式)表示LFSR的配置位。在该情况下,配置符号表示位。矩阵中的空值必须作为值‘0’读取。配置位的数目等于LFSR的长度,如此8/1-LFSR的下一状态函数采用如下状态转移矩阵F:
F = 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 g 0 g 1 g 2 g 3 g 4 g 5 g 6 g 7
举例来说,所述配置位已经被给予值g0=1,g1=0,g2=1,g3=1,g4=0,g5=1,g6=0并且g7=0。因此用于图1、图2和图3例子的所述状态转移矩阵F是:
F = 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 1 1 0 1 0 0
图2举例说明了8/5-LFSR及其数学模型。同样,时钟210控制LFSR,并且在每一时钟周期期间,变量t递增1。最初变量t具有值‘0’,而一个时钟周期之后,t具有值‘1’。下一状态函数220实现一时钟周期期间的LFSR的状态转移,并且状态向量230表示数学模型中的LFSR内容。一时钟周期期间的输出240包括五个位;所述LFSR是五步LFSR。在t=1,即,一个时钟周期之后,已经生成五个输出位。一个时钟周期之后的状态向量260表示在t=1的LFSR。状态转移是在一时钟周期期间通过下一状态函数220实现的。然而,所述下一状态函数现在必须采用状态转移矩阵150五次来实现LFSR的状态转移。所述状态向量被乘以状态转移矩阵250五次。与单步LFSR相比,此方法需要额外的硬件,并且时钟周期时间明显增加。
作为选择,所述状态转移矩阵250被升到5次幂,然后状态向量乘以F5(未示出)。此方法导致可接受的时钟周期时间,但是评估F5中表达式所需的额外硬件量相对高。
图3举例说明了依照本发明的8/5-LFSR。时钟310控制LFSR,并且在每一时钟周期期间,变量t递增1。最初变量t具有值‘0’,而一个时钟周期之后,t具有值‘1’。下一状态函数320实现一时钟周期期间LFSR的状态转移,并且状态向量330表示数学模型中的LFSR内容。一时钟周期期间的输出340包括五个位;所述LFSR是五步LFSR。在t=1,即,一个时钟周期之后,已经生成五个输出位。一个时钟周期之后的状态向量380表示在t=1的LFSR。同样,状态转移是在一时钟周期期间通过下一状态函数实现的。然而,下一状态函数320使用一个不同的方法。状态转移矩阵350的乘方(继之以状态向量330乘以状态转移矩阵350的5次方)由不太复杂的方法来替代,具体来讲是通过把状态向量330乘以第一矩阵360和第二矩阵370。由于N+W+1=8+5+1=14,所以第一矩阵360包括最多14个不同的表达式。由于N+W+1=8+5+1=14,所以第二矩阵370也包括最多14个不同的表达式。
所述状态转移矩阵F被升到5次幂,结果是F5。矩阵F5被分解成P5*G5,其中P5是第一矩阵360而G5是第二矩阵370。在此例子中,第一矩阵360以及第二矩阵370分别具有如下形式:
P 5 = 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 p 0 0 0 0 0 0 0 p 0 p 1 0 0 0 0 0 p 0 p 1 p 2 0 0 0 0 p 0 p 1 p 2 p 3 0 0 0 p 0 p 1 p 2 p 3 p 4
G 5 = 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 g 0 g 1 g 2 g 3 0 0 0 g 0 g 1 g 2 g 3 g 4 0 0 g 0 g 1 g 2 g 3 g 4 g 5 0 g 0 g 1 g 2 g 3 g 4 g 5 g 6 g 0 g 1 g 2 g 3 g 4 g 5 g 6 g 7
在此实施例中,第一矩阵P5包括5个不同的表达式(p0,p1直到并且包括p4),而第二矩阵G5包括8个不同的表达式(g0,g1直到并且包括g7)。G5中的表达式不需要被评估,这是因为它们的值已被给定。P5中的表达式需要评估,但是与F5中表达式的复杂性相比,它们的复杂性相对低。为了举例说明表达式复杂性方面的差异,作为举例给出P5中表达式和F5第四列中的表达式。如果符号表示位,那么P5中的表达式pi如下被算出:
p0=1
p1=g7
p2=g6+g7
p3=g5+g7
p4=g4+g6+g6g7+g7
矩阵F5的第四列的表达式如下被算出:
F 5 [ 4 ] = 0 0 0 g 4 g 3 + g 4 g 7 g 2 + g 4 g 6 + g 3 g 7 + g 4 g 7 g 1 + g 4 g 5 + g 3 g 6 + g 2 g 7 + g 3 g 7 + g 4 g 7 g 0 + g 4 + g 3 g 3 + g 2 g 6 + g 4 g 6 + g 1 g 7 + g 2 g 7 + g 3 g 7 + g 4 g 7 + g 4 g 6 g 7
同样,F5的其余列具有相互不同并且与其它列中的表达式不同的五个表达式。F5中不同的表达式的总数等于40,这明显超出根据本发明的14个不同表达式的最大数目。此外,F5的其余列具有类似复杂性的表达式,因此F5的总体复杂性明显高于P5的复杂性。g0,g1直到并且包括g7的表达式是简单的表达式,用于表示LFSR的配置位,而表达式p0,p1直到并且包括p4具有已计算的值,取决于简单的表达式g0,g1直到并且包括g7
对于N/W-LFSR来说,第二矩阵370的元素是通过如下来定义的:
Figure G2004800091664D00081
并且第一矩阵360的元素是通过如下来定义的:
Figure G2004800091664D00082
其中p0=1并且
Figure G2004800091664D00083
其中0<i<N。
使用上述公式计算矩阵的元素,第一矩阵360和第二矩阵370是:
P 5 = 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0
G 5 = 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 1 1 0 0 0 1 0 1 1 0 0 0 1 0 1 1 0 1 0 1 0 1 1 0 1 0 1 0 1 1 0 1 0 0
所述矩阵F5、P5和G5用于在图3例子中执行的计算。在该情况下,N等于8并且W等于5。本发明应用于具有可变长度和可变步长的LFSR的实施例。变量N表示LFSR的长度而变量W表示LFSR的步长。
图4举例说明了依照本发明的N/W-LFSR的电路体系结构。所述逻辑单元包括AND片以及XOR片。AND片包括多个AND门,而XOR片包括多个XOR门。合起来,所述AND/XOR片能够执行向量和矩阵乘法所需的乘法和加法运算。三组逻辑单元区别在于:
具有AND片408和XOR片410的第一组402;
具有AND片416和XOR片418的第二组406;
具有AND片412和XOR片414的第三组404。
所述生成多项式422表示数学模型中LFSR的配置位。生成多项式的元素被用作状态转移矩阵350中的简单的表达式,并且它们是第一矩阵360的表达式pi的组成部分。LFSR的内容由状态向量426表示,并且在一时钟周期期间,状态向量乘以第二矩阵370,因此中间向量乘以第一矩阵360。在一时钟周期期间,输出位424被生成,并且输出位的量等于LFSR的步长W。
状态向量426乘以第二矩阵370是由具有AND片408和XOR片410的第一组402执行的。作为结果产生的中间向量乘以第一矩阵360是由具有AND片416和XOR片418的第二组406执行的。采用具有AND片412和XOR片414的第三组404来计算第一矩阵360,特别是用于评估第一矩阵中的表达式pi
所阐明的实施例应用于LFSR,其包括输出流和反馈环路以便更新LFSR的内容。这种LFSR通常在发生器中被采用,例如伪随机噪声(PRN)发生器。输入唯一的源是所述反馈环路,并且所述反馈环路包括输出上的下一状态函数。所阐明的LFSR具有符号式510。
存在此LFSR的两个重要的变化,如图5所示。所阐明的方法还可以应用于此变化中。第一个变化通常在循环冗余校验(CRC)应用中或者在硬件的内装自测试(BIST)的签名分析中被采用。它具有输入流和反馈环路来更新LFSR的内容,但是它不具有输出流。第一个变化具有符号形式520。第二个变化通常在加密术应用中被采用。它具有输入流、输出流和反馈环路以便结合输入来更新LFSR的内容。所述反馈环路用于加密输入流;所述输出流是加密的输入流。第二个变化具有符号式530。
由于输入流必须被考虑,所以第一个变化520需要稍有不同的状态转移的计算。这在图6中举例说明。同样,时钟610控制LFSR,并且在每一时钟周期期间,变量t递增1。最初变量t具有值‘0’,而一个时钟周期之后,t具有值‘1’。下一状态函数620实现一时钟周期期间LFSR的状态转移,并且状态向量630表示数学模型中的LFSR的内容。LFSR是五步LFSR,因为它消耗五个输入位,但是它不产生输出。在一时钟周期期间的输入640包括五位。状态向量690表示在t=1的LFSR的内容。所述多状态转移矩阵被分解成第一矩阵650和第二矩阵660。接下来,把状态向量630乘以第二矩阵660。然后,把输入向量665添加到第一中间向量670;输入向量的较低的五个值对应于五个输入位。最后,把第二中间向量680乘以第一矩阵650。计算状态转移的类似方法可以用于第二变化530(未示出)。
根据使用LFSR的应用强加的要求,能够扩展LFSR。特别有益的扩展包括中间数据寄存器,也称为流水线寄存器,用于生成延迟序列,如图7中所示那样。在此环境下,延迟序列是符号序列的副本,延迟了任意数目的符号。通过初始化流水线寄存器,所述数目的符号被设定。符号序列和延迟序列被及时交插输出,分别是(或者仅仅相对的)奇数时钟周期期间输出符号序列并且偶数时钟周期期间输出延迟序列。流水线向量710表示流水线寄存器的内容。用于这种扩展LFSR的电路体系结构除了具有AND片408和XOR片410的第一组402经由流水线寄存器被耦合至具有AND片416和XOR片418的第二组406之外,其余相同。所述流水线可以作为单独实体如图7中描述那样被执行,或者所述流水线寄存器可以被包含在第一组402或者第二组406中。其优势在于:在电路体系结构中仅仅以一个额外的寄存器为代价,能够在两个时钟周期期间生成延迟序列,同时时钟周期时间可以被明显减少。
应该注意的是,本发明的保护范围不局限于此处所述的实施例。本发明的保护范围也不受到权利要求书中参考标记的限制。词语‘包括’不排除权利要求提及到的那些的其它部分。元件前面的词语‘一’不排除多个那些元件。形成为本发明一部分的装置能以专用硬件的形式或者以编程的通用处理机的形式来实现。本发明存在于每一新的特征或者特征的组合。

Claims (5)

1.一种用于在由时钟(310)控制的可配置的线性反馈移位寄存器LFSR中实现状态转移的方法,所述LFSR的长度由N表示,其中状态向量(330)表示LFSR的状态,LFSR的输出(340)包括W个输出符号,W至少是二,并且所述输出符号在一个时钟周期期间生成,LFSR的状态转移是在一个时钟周期期间通过状态向量乘以状态转移矩阵(350)的W次方来实现的,状态转移矩阵(350)的W次方即多状态转移矩阵,其特征在于,所述多状态转移矩阵被分解为第一矩阵(360)和第二矩阵(370),第一矩阵包括最多N+W+1个不同的表达式,并且第二矩阵包括最多N+W+1个不同的表达式,
其中第二矩阵(370)的元素被定义为:
并且第一矩阵(360)的元素被定义为:
其中p0=1并且
Figure F2004800091664C00013
其中0<i<N,并且g0,g1直到并且包括gN-1表示包括在状态转移矩阵(350)内的配置符号,
Gij是第二矩阵在位置(i,j)处的元素,Pij是第一矩阵在位置(i,j)处的元素,
其中状态向量乘以状态转移矩阵(350)的W次方的步骤包括:状态向量乘以第二矩阵,然后作为结果产生的中间向量乘以第一矩阵。
2.如权利要求1所述的方法,其中在LFSR的操作的配置阶段期间评估第一矩阵(360)的表达式。
3.一种由时钟(310)控制的可配置的线性反馈移位寄存器LFSR,所述LFSR的长度由N表示,状态向量(330)表示LFSR的状态,LFSR被设置为生成包括W个输出符号的输出(340),W至少是二,在一个时钟周期期间生成输出符号,所述LFSR包括乘法装置,用于在一个时钟周期期间通过状态向量乘以状态转移矩阵(350)的W次方来实现LFSR的状态转移,状态转移矩阵(350)的W次方即多状态转移矩阵,其特征在于,所述多状态转移矩阵被分解为第一矩阵(360)和第二矩阵(370),第一矩阵包括最多N+W+1个不同的表达式,并且第二矩阵包括最多N+W+1个不同的表达式,
其中第二矩阵(370)的元素被定义为:
并且第一矩阵(360)的元素被定义为:
其中p0=1并且
Figure F2004800091664C00023
其中0<i<N,并且g0,g1直到并且包括gN-1表示包括在状态转移矩阵(350)内的配置符号,
Gij是第二矩阵在位置(i,j)处的元素,Pij是第一矩阵在位置(i,j)处的元素,
所述LFSR包括用于计算第一矩阵(360)的第三组(404)逻辑单元(412,414),并且所述乘法装置包括用于执行状态向量(330)乘以第二矩阵(370)的第一组(402)逻辑单元(408,410),以及用于执行作为第一组逻辑单元结果产生的中间向量乘以第一矩阵(360)的第二组(406)逻辑单元(416,418)。
4.如权利要求3所述的可配置的线性反馈移位寄存器LFSR,其特征在于,所述第三组(404)逻辑单元(412,414)被设置为在LFSR的操作的配置阶段期间执行第一矩阵(360)的计算。
5.如权利要求4所述的可配置的线性反馈移位寄存器LFSR,其特征在于,第二组(406)逻辑单元(416,418)经由中间数据寄存器(710)被耦合至第一组(402)逻辑单元(408,410)。
CN200480009166.4A 2003-04-08 2004-03-30 可配置的多步线性反馈移位寄存器 Expired - Lifetime CN1768326B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03100935 2003-04-08
EP03100935.0 2003-04-08
PCT/IB2004/050362 WO2004090714A2 (en) 2003-04-08 2004-03-30 Configurable multi-step linear feedback shift register

Publications (2)

Publication Number Publication Date
CN1768326A CN1768326A (zh) 2006-05-03
CN1768326B true CN1768326B (zh) 2010-06-16

Family

ID=33155214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480009166.4A Expired - Lifetime CN1768326B (zh) 2003-04-08 2004-03-30 可配置的多步线性反馈移位寄存器

Country Status (7)

Country Link
US (1) US7702706B2 (zh)
EP (1) EP1614028B1 (zh)
JP (1) JP4436830B2 (zh)
CN (1) CN1768326B (zh)
AT (1) ATE396448T1 (zh)
DE (1) DE602004013950D1 (zh)
WO (1) WO2004090714A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0614157D0 (en) * 2006-07-17 2006-08-23 Ttp Communications Ltd LFSR emulation
US8176394B2 (en) 2008-04-11 2012-05-08 Mediatek Inc. Linear feedback shift register structure and method
US8464141B2 (en) * 2008-08-13 2013-06-11 Infineon Technologies Ag Programmable error correction capability for BCH codes
JP5267038B2 (ja) * 2008-10-20 2013-08-21 富士通株式会社 線形帰還シフト演算装置、通信装置、マイクロプロセッサ、及び線形帰還シフト演算装置におけるデータ出力方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365588A (en) * 1993-03-12 1994-11-15 Hughes Aircraft Company High speed encryption system and method
US5412665A (en) * 1992-01-10 1995-05-02 International Business Machines Corporation Parallel operation linear feedback shift register
US6282230B1 (en) * 1999-09-23 2001-08-28 Texas Instruments Incorporated Block pseudo-noise generating circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620069B2 (ja) * 1986-10-09 1997-06-11 クラリオン株式会社 スペクトラム拡散通信方式
US5987056A (en) * 1997-11-13 1999-11-16 Lsi Logic Corporation PN sequence hopping method and system
US6173009B1 (en) * 1998-12-29 2001-01-09 Texas Instruments Incorporated State calculation circuit for discrete linear state space model
US6640236B1 (en) * 1999-08-31 2003-10-28 Qualcomm Incorporated Method and apparatus for generating multiple bits of a pseudonoise sequence with each clock pulse by computing the bits in parallel
US6594680B1 (en) * 1999-12-30 2003-07-15 Texas Instruments Incorporated Psuedo-random noise sequence generating system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412665A (en) * 1992-01-10 1995-05-02 International Business Machines Corporation Parallel operation linear feedback shift register
US5365588A (en) * 1993-03-12 1994-11-15 Hughes Aircraft Company High speed encryption system and method
US6282230B1 (en) * 1999-09-23 2001-08-28 Texas Instruments Incorporated Block pseudo-noise generating circuit

Also Published As

Publication number Publication date
WO2004090714A3 (en) 2005-01-20
EP1614028B1 (en) 2008-05-21
EP1614028A2 (en) 2006-01-11
US20060269037A1 (en) 2006-11-30
DE602004013950D1 (de) 2008-07-03
CN1768326A (zh) 2006-05-03
ATE396448T1 (de) 2008-06-15
WO2004090714A2 (en) 2004-10-21
JP4436830B2 (ja) 2010-03-24
JP2006526861A (ja) 2006-11-24
US7702706B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
US20200265167A1 (en) Configurable lattice cryptography processor for the quantum-secure internet of things and related techniques
CN1761185B (zh) 乱序执行的数据流aes加密电路结构
CN101097511B (zh) 使用折叠的模归约
Emiris et al. Improved algorithms for computing determinants and resultants
CN101273532A (zh) 解码装置及接收装置
CN108959168B (zh) 基于片上内存的sha512全流水电路及其实现方法
US20190372753A1 (en) Efficient unified hardware implementation of multiple ciphers
Neumeier et al. Robust generalized punctured cubic codes
US7599979B2 (en) Apparatus for hybrid multiplier in GF(2m) and method thereof
US20080010332A1 (en) EFFICIENT COMPUTATION OF THE MODULO OPERATION BASED ON DIVISOR (2n-1)
CN1768326B (zh) 可配置的多步线性反馈移位寄存器
Imran et al. High-speed SABER key encapsulation mechanism in 65nm CMOS
Das et al. Generating cryptographically suitable non-linear maximum length cellular automata
Katti et al. Low complexity multiplication in a finite field using ring representation
EP2827516B1 (en) Scrambling code generation method, apparatus and scrambling code processing apparatus
US8909510B2 (en) LFSR emulation
Keim et al. Polynomial formal verification of multipliers
CN103765493B (zh) 数字平方计算机实现的方法和设备
US6917218B2 (en) Serial finite field multiplier
US20110029292A1 (en) Circuit analysis
CN100423463C (zh) 计算回馈位移寄存器装置叠代状态的方法及装置
Bouyukliev et al. A method for efficiently computing the number of codewords of fixed weights in linear codes
CN113642722A (zh) 用于卷积计算的芯片及其控制方法、电子装置
Dasgupta et al. Theory and application of non-group cellular automata for message authentication
CN100432922C (zh) 在有限域中实现平方运算的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071012

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071012

Address after: Holland Ian Deho Finn

Applicant after: NXP B.V.

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160914

Address after: Stockholm

Patentee after: Telefonaktiebolaget LM Ericsson (publ)

Address before: Stockholm

Patentee before: Ericsson, Inc.

Effective date of registration: 20160914

Address after: Stockholm

Patentee after: Ericsson, Inc.

Address before: Swiss Grand saconnex

Patentee before: ST-ERICSSON S.A.

Effective date of registration: 20160914

Address after: Swiss Grand saconnex

Patentee after: ST-ERICSSON S.A.

Address before: Swiss Prang Eli Ute Jean Deferre at No. 39

Patentee before: Italian-French Ericsson Limited (in liquidation)

Effective date of registration: 20160914

Address after: Swiss Prang Eli Ute Jean Deferre at No. 39

Patentee after: Italian-French Ericsson Limited (in liquidation)

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100616