CN1764898A - 对集成在衬底上的嵌入式线路和导孔中的应力的分析和监控 - Google Patents

对集成在衬底上的嵌入式线路和导孔中的应力的分析和监控 Download PDF

Info

Publication number
CN1764898A
CN1764898A CNA2004800077510A CN200480007751A CN1764898A CN 1764898 A CN1764898 A CN 1764898A CN A2004800077510 A CNA2004800077510 A CN A2004800077510A CN 200480007751 A CN200480007751 A CN 200480007751A CN 1764898 A CN1764898 A CN 1764898A
Authority
CN
China
Prior art keywords
line characteristics
stress
guide hole
substrate
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800077510A
Other languages
English (en)
Inventor
A·J·罗萨科斯
T－S·帕克
S·苏瑞士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
California Institute of Technology CalTech
Original Assignee
California Institute of Technology CalTech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by California Institute of Technology CalTech filed Critical California Institute of Technology CalTech
Publication of CN1764898A publication Critical patent/CN1764898A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0035—Testing
    • B81C99/004—Testing during manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)

Abstract

对具有被嵌入线路特征的层应用分析计算的技术和***，用以获取应力信息、设计微结构、并设计和控制加工工艺。

Description

对集成在衬底上的嵌入式线路和导孔中的应力的分析和监控
本申请要求于2003年1月27日递交的、申请号为60/443,211的美国临时专利申请的权益，该临时申请的全部公开内容在此引入作为本申请的一部分参考。
技术领域
本申请涉及在衬底上制造的器件特征内的应力，该衬底包括具有多层的集成式结构。
由合适的固体材料形成的衬底可以用作平台以支撑各种结构，例如沉积到衬底上的多级薄膜微结构。集成电子电路、集成光学器件和光电电路、微型机电***MEMS)、及平板显示***(如LCD和等离子体显示器)都是这类集成在各种衬底上的结构的示例。衬底可以由一种半导体材料(如硅晶片)、硅绝缘体(SOI)晶片、玻璃材料、和其它材料制成。可以在同一个衬底上以这些结构形成不同的材料层或不同的结构，且它们彼此接触而形成不同的界面。某些器件也可以使用复杂的多层或连续分级的几何形状，且可形成各种三维结构。
因此，由于材料性质的不同，例如机械性质和热性质中的一个或两个都不同，不同材料和不同结构的界面可能在每个器件特征内引起复杂的应力状态。在不同的加工条件和环境因素下(例如温度变化或起伏)，在互连处的结构内也就会出现复杂的应力状态。例如在加工集成电路的过程中，互连导线的应力状态可能受到工艺步骤和钝化覆盖层或封装的影响，其中所述的工艺步骤例如是薄膜沉积、热循环、化学机械抛光(CMP)或其它层薄化工艺。由这些因素或其它因素所引起的应力可能会不利地影响后续工艺步骤的完整性和效率、或器件的性能和可靠性。这些应力甚至会引起装置或器件在这些应力的作用下失效。
至少因为上述这些原因，希望能够分析、测量或监控衬底和在衬底上所制造的零件的应力、应力的改变、和应力积累的历史及应力预算(stress budget)。例如，可对在衬底上形成的各种元件所受到的应力进行分析，以改善器件结构的设计、材料的选择、加工工艺、和器件的其它方面，从而使产量、器件性能、和器件可靠性能得以提高。应力测量值可用于评价或估算材料抵抗失效的可靠性，所述失效例如是由这类现象引起的：应力迁移、应力在诸如金属线或导孔(via)这类特征内引起的空隙、电介质裂缝、分层、形成小丘(hillock)、及电迁移。在晶片加工厂中，在大规模生产期间，应力测量值也可用于便利电路芯片的机械完整性和机电功能的质量控制。另外，应力测量值可被用来改进各种加工工艺和技术的方案设计，如热处理(例如在钝化、退火、或固化期间的温度偏差)以及化学和机械处理(例如抛光或薄化)，从而减小最终组件或器件内的残余应力。
发明内容
在各种基于衬底的器件中通常可以找到的一种广泛应用的结构就是嵌入在不同材料内的线路特征，这些材料都由衬底来支撑。例如，导电线经常嵌入在绝缘材料内，例如形成在衬底上的氧化物层、氮化物层、或其它的低k电介质层。经常通过使用大马士革(Damascene)工艺来加工铜线，在这种工艺中，在形成于硅衬底上的氧化物层内蚀刻出沟槽，这些沟槽具有与所需的铜互连线的几何形状相同的尺寸，且随后将铜沉积到这些沟槽内，从而形成嵌入式的铜互连线。然后例如通过抛光来清理掉沟槽上额外的铜。在某些实施方案中，可在铜线的顶部形成一额外的覆盖层(capping layer)，其材料与氧化层相同，或是某种不同的电介质材料。可在同一个衬底上形成两个或更多的具有这类被嵌入线路特征(line feature)的层。另外，可以用垂直于衬底的导孔来为嵌入于不同层中的线路特征提供垂直互连。
本申请包括利用分析计算来分析并监控集成结构中应力的***和技术，其中所述集成结构具有嵌入式的线路特征和导孔。集成结构可以包括各种集成电路(例如具有掺杂和应变半导体区的电路)、集成光电器件、及MEMS器件，以及其它结构。基于热弹性合成分析，提供了应力变化的分析表达式，该表达式为材料性质、器件特征的尺寸、及局部表面曲率和局部温度变化的函数，所述器件特征例如是线、导孔以及周围电介质薄膜。周围电介质薄膜可以包括形成于被嵌入线路特征顶部的覆盖层。这些分析表达式让局部的特征应力的变化能够直接计算得出，而无需复杂且计算密集型数字计算。这些分析计算可被用来以这样的方式设计各种类型的集成结构：其能够在器件的加工和操作过程中，将应力保持在所希望的水平以下。因此，可以在工艺设计的过程中，合理地设计或选择层结构和特征体系、结构中的材料、及加工工艺，从而确保在器件的加工以及平常的使用和运行过程中所需要的应力特性。
在加工一个或多个晶片的过程中，晶片上的应力变化举例来说可能是由下列原因引起的：热循环，或在加工期间从一个工艺步骤过渡到另一个工艺步骤。因此，可以基于分析计算来设计一个***，从而提供对晶片中应力的现场及实时的监控，这是因为本说明书所描述的分析表达式能够进行晶片曲率和温度的测量值的快速处理。这种在加工过程中对应力积累的现场监控可以举例来说通过反馈控制机制调节工艺条件，并且借助于在整个加工工艺完成之前筛选出有缺陷的晶片，而提高加工工艺的总产量。
本申请作为各种方法的一个示例，描述了一种用于设计衬底上的层状结构的方法。在该示例中，所述层状结构被设置成包括衬底上的至少一层和嵌入在此层内的平行的线路特征。分析表达式被用来根据下列信息计算线路特征内的应力：在此线路特征的区域内的衬底曲率信息、此线路特征和层的几何参数信息，以及此线路特征的、层和衬底的材料信息。然后，用计算出的应力来确定是否满足应力引发失效的条件。如果满足应力引发失效的条件，就调整层状结构的一个参数，并基于调整后的参数再次用分析表达式来计算此线路特征中的应力。可以继续调整参数，直到不再满足应力引发失效的条件为止。
作为另一个示例，本申请还描述了一种用以加工衬底上的层状结构的方法。首先，加工衬底以在该衬底上形成至少一个层，以及嵌入在上述层中的平行的线路特征。然后获取在一线路特征区域内的局部曲率信息。也获取此线路特征区域内的局部温度信息。接着，用分析表达式根据下列信息计算出线路特征内的局部应力：线路特征的局部曲率信息和局部温度信息、线路特征和层的几何参数信息，以及线路特征、层和衬底的材料信息。
一种根据本申请中的一个示例性实施方案的***包括：一用来支撑衬底的衬底座，该衬底被制造成具有一层和嵌入在该层内的平行的线路特征；一传感模块，该模块与所述衬底相互作用以获取关于所述衬底上线路特征的温度和曲率的信息；及一处理模块，该模块用分析表达式编程来计算所述线路特征中的局部应力。所述分析表达式是下列信息的函数：具有所述线路特征的区域的曲率信息，所述线路特征和所述层的局部温度信息、几何参数信息，以及所述线路特征、所述层和所述衬底的材料信息。
基于分析表达式的监测和分析技术的应用程序可以应用到具有多个集成层的晶片和衬底——例如在设计和加工这样的多个层时。在一个实施方案中，一分层结构被设置成包括多个彼此叠置的层，而且每个层都有嵌入式的线路特征。以光学方式获取分层结构表面上的信息。以光学方式被获取的信息受到处理以提取表面的曲率信息。然后，根据线路特征的位置上所提取的曲率信息和局部温度，应用分析表达式来计算线路特征内的局部应力。
在某些加工工艺中，建立在应力的分析表达式基础上的加工结果可被用于监控正在受到处理的晶片，而基于加工结果可以控制或调节工艺条件。
这些和其它的实施方案、示例、和它们的变型、及优点将详细地在附图、具体实施方式、和权利要求中描述。
附图说明
图1A示出了在厚衬底上形成的一个薄层，其具有嵌入式的、平行的、高的线路特征，其中所述线路特征可能被一覆盖层所覆盖。
图1B示出了一种多层结构，其位于厚衬底上，具有两层或更多层，这些层具有嵌入式的、平行的、高的线路特征。
图2基于图1A和图1B中的结构几何特征，示出一个示例性结构，该结构包括周期性的圆柱形导孔，这些导孔互连于两个相邻层上的两个对齐且平行的线路特征之间。
图3示出了针对两种示例性封装或钝化材料计算得出的放大因子，上述放大因子是导孔的体积系数的函数，其中α是足以使空隙成核(nucleate)的流体静应力的临界水平与线路中材料的单轴屈服应力间、高于线路中材料的单轴屈服应力的比值。
图4示出了当线路特征中的应力满足相关的失效判据时，在图1A、图1B、及图2内的其中一个线路特征中形成的空隙，或应力所引发的空隙增大。
图5、图6、图7示出了针对封装或嵌入的周期性线路的单级结构，建立临界阈值的示例，其中临界阈值是作为线路几何参数的函数建立的。
图8、图9、图10、和图11示出了针对本说明书中所指定的结构，估算导孔的临界阈值的示例，其中临界阈值是作为线和导孔几何参数的函数来估算的。
图12展示了一个示例性的应力监控***，其运用这里描述的分析表达式作为处理测量数据的***的一个部分。
图13展示了一种示例性的应力测量***，其使用光学检测模块及所述分析表达式作为其处理模块的一个部分。
图14示出一种示例性的相干梯度传感(CGS)***，作为图13中所示光学检测模块的光学剪切***的一种实施方案。
图15中所示为一种双臂CGS***，其在两个不同方向上具有两套独立的双光栅，以在两个不同的、正交的空间剪切方向上同时产生干涉图样。
图16示出应用上述方法，利用光学技术来计算沉积在一晶片上的多层结构中的应力的示例性过程。
具体实施方式
图1A和图1B示出了代表示例性集成结构的几何形状，这些结构用于所述基于热弹性合成分析的对于力的分析计算和表达。图1A示出了在厚衬底上形成的一个层，其具有嵌入的、平行的、高的线路特征。图1B示出了衬底上的一种多层结构，其具有两个或更多个层，这些层具有嵌入的、平行的线路特征。通常，这样的多层结构具有n层，其中在图1B中所示为一个2层的示例，n＝2。在图中示出的是笛卡尔坐标系(x1，x2，x3)。被标识为x1和x2的方向表示平行于衬底的两个正交方向，其中x1方向是沿着层中线路特征的纵向，而x2方向则垂直于线路特征。标识为x3的方向表示垂直于衬底表面的方向。
在多层结构的每一层中，各嵌入的线路特征基本上是彼此平行的——从而沿着x2方向形成一个阵列，且它们是以空间周期或者说间距d来基本均匀地间隔开的。每层的厚度用hf来表示。每层中的被嵌入线路特征均可被覆盖层所覆盖，形成覆盖层的材料可以与嵌入在线路特征中的材料相同或者不同。在存在覆盖层的情况下，层厚hf大于每个线路特征的高度或厚度t，且覆盖层的厚度是(hf-t)
作为一个示例，在此展示的解析的热弹性分析是基于这样的假设：多层的总高度(nhf)和每个被嵌入线路特征的高度(t)远小于下面衬底的厚度(hs)，而且衬底的横向尺寸L和W要远大于它的厚度hs，例如大10倍或更大。另外，线路特征是“高的”，其中线高(t)要大于线宽(b)，例如t≥1.1b。解析热弹性分析的精确度就依赖于这些假设，而且精确度随着这些因子的增加而增加。
在这些条件下，图1A和图1B中每个被嵌入线路中的应力可以表示成下列参数的显式解析函数：曲率分量的变化；温度的变化；特征的几何形状(例如线、电介质层和导孔的尺寸、每个层的高度、衬底厚度等)；以及线路特征及周围一种或多种材料的材料特性，例如线路特征、电介质层和导孔的杨氏模量、泊松比和热膨胀系数。曲率和温度的变化表示出进行了某种处理的晶片的最终状态和初始状态之间的净差，其中所述处理例如是制造过程中的沉积、或热偏移(thermalexcursion)。例如，在没有覆盖层的单层(n＝1)结构中(在此情况下hf＝t)，被嵌入线路特征内的应力张量的分量σ33 1、σ22 1、和σ11 1可以表示如下：
σ 33 1 = 1 [ f l E l ( 1 - v o ) f o E o ( 1 - v l ) ] { f o E o E l ( v l - v 0 ) [ f l E l ( 1 + v o ) + f o E o ( 1 + v l ) ] E s h s 2 6 h f ( 1 - v s 2 ) - ( K 11 + v s K 22 )
+ f o ( E o v l - E l v o ) E s h s 2 6 h f ( 1 - v s 2 ) ( v s K 11 + K 22 ) + f o E l E o ( α o - α l ) ΔT } , - - - ( 1 )
σ 22 l = E s h s 2 6 h f ( 1 - v s 2 ) ( v s K 11 + K 22 ) , - - - ( 2 )
σ 11 l = 1 [ f l E l ( 1 - v o ) + f o E o ( 1 - v l ) ] { f l E l 2 ( 1 - v o 2 ) + f o E o E l ( 1 - v o v l ) [ f l E l ( 1 + v o ) + f o E o ( 1 + v l ) ] E s h s 2 6 h f ( 1 - v s 2 ) ( K 11 + v s K 22 )
+ f o ( E o v l - E l v o ) E s h s 2 6 h f ( 1 - v s 2 ) ( v s K 11 + K 22 ) + f o E l E o ( α o - α l ) ΔT } . - - - ( 3 )
其中Es和vs分别是衬底的杨氏模量和泊松比，K11和K22是所述结构的总的局部曲率的曲率张量分量相对于基准初始状态的曲率张量分量的变化(即由温度的变化而引起的曲率分量的变化)，其中基准初始状态例如是没有应力的状态；参数f1是由(bt)/(dt)＝b/d来定义的，即线路特征在其高度为(t)的基质层中的体积系数；参数f0被定义为(1-f1)，用来表示高度为(t)的各线路特征之间的材料的体积系数；而ΔT是温度相对于基准温度的变化，此基准温度例如是没有应力的状态下的温度。下标“o”、“l”、和“s”分别代表封装材料(例如低k电介质材料)、被嵌入线路特征、及支撑衬底。这些计算符号中有一些描述于Wikstrom、Gudmundson、及Suresh的论文“Thermoelastic Analysis ofPeriodic Thin Lines Deposited on A Substrate”，Journal of the Mechanicsand Physics of Solids，vol.47，pp.1113-1130(May，1999)，以及授予Suresh和Rosakis的美国专利6,600,565中。
公式(1)至(3)中的上述显式解析表达式可稍做修正，以代表一单层结构的应力张量分量的变化，该单层结构进一步在其顶部覆盖着厚度为(hf-t)的覆盖层。这个覆盖层可以是由与被嵌入线路特征的电介质材料相同的材料形成的。可选择的是，覆盖层可以由不同的材料形成。在公式(1)至(3)的这种修正中，参数hf、K11和K22分别被t、[K11-K11(cap)]和[K22-K22(cap)]所替代，其中，K11(cap)和K22(cap)分别是覆盖层在层内沿x1和x2方向对整个曲率贡献的曲率分量。在这种涉及覆盖层的修正表达式中，在整个分层结构的全部曲率分量中，改变的是K11和K22。因此，差值[K11-K11(cap)]和[K22-K22(cap)]对应于厚度为t的、具有周期性线路特征的层的曲率贡献。公式中的其它参数保持不变。例如，参数f1仍然是线路在厚度为t的基质层内的体积系数，而参数f0仍然代表各线路特征之间的材料的体积系数。
当具有各向同性覆盖层的单层结构经受温度的变化时，覆盖层的张量分量可以具体表示成：
K 11 ( cap ) = K 22 ( cap ) = 6 E ( cap ) ( 1 - v s ) E s [ 1 - v ( cap ) ] h f - t h s 2 [ α s - α ( cap ) ] ΔT ,
其中E(cap)、v(cap)、及α(cap)分别是覆盖层的杨氏模量、泊松比、及热膨胀系数。因为覆盖层的曲率贡献与其厚度(hf-t)成比例，当t＝hf而且k11(cap)和K22(cap)都为零时，修正公式就简化到最初的公式(1)至(3)。基于上述对公式(1)至(3)的修正，也可以推出用于具有被嵌入线路特征和各向异性覆盖层的单层结构的解析表达式。
上述用于单层结构的应力张量分量的解析表达式可扩展到多层结构，其中所述单层结构有被嵌入线路特征、且有或者没有覆盖层，所述多层结构具有在衬底上方彼此堆叠的多个层。上述表达式可以通过分别用nt来替换hf，用[K11-K11(cap)]来替换K11，并用[K22-K22(cap)]来替换K22，而简单地进行修正。参数n是层的数量。例如，在n层结构的每层中的线路特征中的应力张量分量的变化可以表达如下：
σ 11 l = 1 [ f l E l ( 1 - v o ) + f o E o ( 1 - ( v l ) ] ×
{ f l E l 2 ( 1 - v o 2 ) + f o E o E l ( l - v o v l ) [ f l E l ( 1 + v o ) + f o E o ( 1 + v l ) ] E s h s 2 6 nt ( 1 - v s 2 ) { [ K 11 - K 11 ( cap ) ] + v s [ K 22 - K 22 ( cap ) ] }
+ f o ( E o v l - E l v o ) E s h s 2 6 nt ( 1 - v s 2 ) { v s [ K 11 - K 11 ( cap ) ] + [ K 22 - K 22 ( cap ) ] } f o E l E o ( α o - α l ) ΔT } .
σ 22 l = E s h s 2 6 nt ( 1 - v s 2 ) { v s [ K 11 - K 11 ( cap ) ] + [ K 22 - K 22 ( cap ) ] } ,
σ 33 l = 1 [ f l E l ( 1 - v o ) + f o E o ( 1 - v l ) ] ×
{ f o E o E l ( v l - v o ) [ f l E l ( 1 + v o ) + f o E o ( 1 + ( v l ) ] E s h s 2 6 nt ( 1 - v s 2 ) { [ K 11 - K 11 ( cap ) ] + vs [ K 22 - K 22 ( cap ) ] }
+ f o ( E o v l - E l v o ) E s h s 2 6 nt ( 1 - v s 2 ) { v s [ K 11 - K 11 ( cap ) ] + [ K 22 - K 22 ( cap ) ] } + f o E l E o ( α o - α l ) ΔT } ,
其中，对于每层中有各向同性覆盖层的n层结构而言，覆盖层的曲率分量可以表示成：
K 11 ( cap ) = K 22 ( cap ) = 6 E ( cap ) ( 1 - v s ) E s [ 1 - v ( cap ) ] n ( h f - t ) h s 2 [ α s - α ( cap ) ] ΔT .
在没有覆盖层，即hf＝t，而且K11(cap)和K22(cap)都为零的情况下，应力张量分量可以简化成下面的公式：
σ 11 l = 1 [ f l E l 1 - v o ] + f o E o ( 1 - v l ) { f l E l 2 ( 1 - v o 2 ) + f o E o E l ( 1 - v o v l ) [ f l E l ( 1 + v o ) + f o E o ( 1 + v l ) ] E s h s 2 6 n h f ( 1 - v s 2 ) ( K 11 + v s K 22 )
+ f o ( E o v l - E l v o ) E s h s 2 6 n h f ( 1 - v s 2 ) ( v s K 11 + K 22 ) + f o E l E o ( α o - α 1 ) ΔT } .
σ 22 l = E s h s 2 6 nh f ( 1 - v s 2 ) ( v s K 11 + K 22 ) ,
σ 33 l = 1 [ f l E l ( 1 - v o ) + f o E o ( 1 - v l ) ] { f o E o E l ( v l - v o ) [ f l E l ( 1 + v o ) + f o E o ( 1 + v l ) ] E s h s 2 6 n h f ( 1 - v s 2 ) ( K 11 + v s K 22 )
+ f o ( E o v l - E l v o ) E s h s 2 6 nh f ( 1 - v s 2 ) ( v s K 11 + K 22 ) + f o E l E o ( α o - α l ) ΔT } .
上述针对各种层结构的显式解析表达式使得对线路特征的应力方面的变化能够进行直接计算，其中该线路特征是嵌入在单层结构中或多层结构中任何位置的，这种计算是根据平行以及垂直于线路特征的各局部曲率的变化、和根据在该位置处局部温度的变化来进行的。因此，如果曲率和温度的变化已知，例如通过测量已知，便无需计算密集型数字计算，就可分析计算出在该层中给定的线路特征处的相关的应力变化、或该层中所有的线路特征的应力分布。因此，可以构建一种应力监控***，该***具有：表面曲率测量模块，用于监控曲率及其变化；温度传感模块，用于检测温度及其变化；以及处理模块，该模块是经过编程的，用于执行上述计算。
上述应力分量的变化σ33 1和σ11 1包括两个不同的贡献。一个贡献涉及局部曲率的两个分量的变化，而另一个贡献则与相对于基准状态(例如像来自退火或钝化处理的冷却这样的初始无应力的应力状态)的温度偏移ΔT成比例。曲率相关的贡献代表热失谐(thermal mismatch)的效果，上述热失谐例如为被嵌入线路特征和衬底之间的热失谐，以及封装或钝化材料和衬底之间的热失谐。这种贡献是对应力的外部贡献，并可以根据曲率信息计算出来。第二部分代表薄膜结构中两相之间(即金属线和包围该金属线的封装或钝化低k电介质材料之间)的热失谐的效果。这第二个贡献是自平衡的，并不会产生曲率方面的变化。因此，此第二个贡献代表了对应力的内部热贡献。应力张量分量σ22 1是垂直于层中线路特征的应力分量，该分量仅具有外部贡献，且因此而只依赖于局部曲率，而与局部温度无关。
因此，在热弹性合成分析的这个示例性实施方案中，在一定位置处的曲率和温度两方面的变化都被用于分析表达式中，以确定图1A和图1B中所示的结构中线路特征的应力。但在某些情况下，上述解析表达式可以进一步简化。
例如，如果在n层结构中的被嵌入周期性线路特征均匀地分布在整个衬底上，而且遍及整个结构上的温度也是一致的，应力张量分量可以表示成仅仅是温度变化值ΔT的函数。这种仅仅与温度变化相关的解析表达式可以通过下述方式获得：将线路特征的空间上不变的曲率变化表示成公式(1)至(3)或者修正等价公式中ΔT的函数，其中修正等价公式用于具有覆盖层或多个层的结构，只要温度变化和表面曲率之间的关系在到达屈服点之间保持线性函数就可以。因此，在这种特殊的情况下，温度的变化就足以估算应力，且因此而避免了测量局部表面曲率的需要。例如，一线路特征上的应力张量分量σ33 1——其举例来说在一个多层结构的任何高度处，可以仅仅表示成如下的温度变化的函数：
σ 33 l = { f 1 E 1 ( α s - α l ) + f 0 E 0 ( α s - α 0 ) } ( 1 - v s ) { f 1 ( 1 - v 0 ) E 1 + f 0 ( 1 - v 1 ) 1 E 0 ⟨ ( 1 - f 1 v 1 - f 0 v 0 ) { f 0 ( v 1 - v 0 ) E 1 E 0 [ f 1 E 1 ( 1 + v 0 ) + f 0 E 0 ( 1 + v 1 ) ] ( 1 - v s 2 ) ×
( 1 + v s E 1 E 0 { α s - ( f 1 α 1 + f 0 α 0 ) } ( f 1 E 0 + f 0 E 1 ) [ f 1 - E 1 ( α s - α 1 ) + f 0 E 0 ( α s - α 0 ) ] )
+ f 0 ( v 1 E 1 - v 0 E 1 ) ( 1 - v s 2 ) ( v s + E 0 E 1 { α s - ( f 1 α 1 + f 0 α 0 ) } ( f 1 E 0 + f 0 E 1 ) [ f 1 E 1 ( α s - α 1 ) + f 0 E 0 ( α s - α 0 ) ] )
+ f 0 E 0 E 1 ( α 0 - α 1 ) [ f 1 E 1 ( α s - α 1 ) + f 0 E 0 ( α s - α 0 ) ] 1 - f 1 v 1 - f 0 v 0 ( 1 - v s ) } ΔT - - - ( 4 )
同样，应力分量σ22 1和σ11 1可以表示成ΔT的函数，而不需要依赖于曲率。因此，这样一种结构(包括多层结构)的应力可以通过使用温度传感模块来监控和测量。
相反，在上述的特殊情况下，每个局部应力张量分量也可以表示成沿着x1和x2方向的两个局部曲率其中之一的函数，而不需要以显式方式依赖于温度的变化：
σ 33 l 1 [ f l E l ( 1 - v o ) + f o E o ( 1 - v l ) ] { f o E o E l ( v l - v o ) [ f l E l ( 1 + v o ) + f o E o ( 1 + v l ) ] 1 + Lv s ( 1 - v s 2 )
+ f o ( E o v l - E l v o ) ( 1 - v s 2 ) ( v s + L ) + f o E l E o ( α o - α l ) M } E s h s 2 6 nt [ K 11 + K 11 ( cap ) ] - - - ( 5 )
其中L是曲率分量的比值，定义为：
[K22-K22(cap)】/[K11-K11(cap)]而M是通过下面公式定义的：
ΔT = E s h s 2 6 nt M [ K 11 - K 11 ( cap ) ] ,
且M可以明确地表示如下：
M = 1 - f l v l - f o v o [ f l E l ( α s - α l ) + f o E o ( α s - α o ) ] ( 1 - v s )
对参数L的更明确的表达式可以写成下面这样：
L = 1 [ f l E o + f o E l ] α s - ( f l α l + f o α o ) [ f l E l ( α s - α l ) + f o E o ( α s - α o ) ]
上述解析表达式是这样推出的：利用每个曲率分量与温度之间的关系来消去△T，从而以任一曲率分量来表示应力。因此，可用单个曲率测量模块来监控和测量应力。对于在多层结构的每个层中没有覆盖层的情况，上面的应力公式可以简化成下面的简化形式：
σ 33 l = 1 [ f l E l ( 1 - v o ) + f o E o ( 1 - v l ) ] { f o E o E l ( v l - v o ) [ f l E l ( 1 + v o ) + f o E o ( 1 + v l ) ] 1 + Lv s ( 1 - v s 2 )
+ f o ( E o v l - E l v o ) ( 1 - v s 2 ) ( v s + L ) + f o E l E o ( α o - α 1 ) M } E s h s 2 6 nt [ K 11 ]
除了平面层、每层中的水平线路特征外，某些多层结构和器件可以具有穿过一个或多个层的一个或多个垂直的洞或管道(导孔)，用于将不同层的线路特征互连起来。这种导孔的一个示例就是垂直的导电引线，其通常是用金属(例如铜、钨等等)或者合适的导电材料填充导孔而形成的。通常，导孔中的垂直互连的两端被连接到位于不同层的两个导电线路特征，以作为层间连接。这种额外的一个或多个导孔连接能够影响被连接的线路特征和导孔连接上的应力。导孔连接的存在使得这些器件中的应力模式复杂化。因此，希望在应力分析中包括导孔的效应，并考察导孔尺寸的效应以及在结构应力状态方面的空间分布。
图2示出了基于图1A和图1B所示几何结构的一个示例性结构，其包括周期性的圆柱形导孔，导孔直径为2R，间距为V，高度为hv，该导孔互连于两个相邻层的两个对齐的平行线路特征之间，所述两个线路特征具有相等的线宽b。在这个示例中，为简化起见，位于一层的线路特征顶部、和相邻顶层的底部之间的覆盖层，是由与填充在线路特征之间的材料相同的材料制成的。基于这个示例，沿着x3方向(垂直于衬底)的应力可以表示成下列分析式，该应力是局部表面曲率和局部温度变化的函数：
σ 33 v = bv / πR 2 [ E 0 E v ( bV πR 2 - 1 ) + 1 ] ( σ 33 L + E o ( 1 - π R 2 bV ) ( α 0 - α v ) ΔT ) , - - - ( 6 )
其中比值πR2/(bV)被标识为fv，以代表导孔的体积系数：
f v = πR 2 bV
在公式(6)中，每个导孔上的垂直应力σ33 V具有两个分量。第一个分量与相连的线路特征上同样位置处的垂直应力σ33 1成比例，其中垂直应力σ33 1可从公式(1)至(5)和相应的包括覆盖层和多层的修正公式推导得出。第二个分量则依赖于温度变化量ΔT。因为这两个分量，每个导孔上的应力σ33 V相对于线路特征应力σ33 L是“放大”了的。
另外，如果覆盖层是由不同于线路特征间的材料的某种各向同性的材料制成的，可通过分别将Eo和αo替换成E(cap)和α(cap)来修正上面公式(6)。如果覆盖层是由各向异性的材料制成的，那些材料特性的数值应该是沿着垂直方向的相应的值。
图3示出了作为比值fv的函数而计算得出的放大因子，对应于相同导孔结构中的两种封装或钝化材料(例如商品名称为TEOS和SILK的商业材料)，上述导孔结构具有铜(Cu)和钨(W)线路特征和导孔。在这个示例中，E(cap)和Eo是相同的。对应于图3中的数值的温度变化是380摄氏度。
在以上描述中，所示位于一个层中的被嵌入线路特征平行于图1B中的相邻层的平行线路特征，并沿着x1方向相应地与之对齐。然而，这里描述的针对应力的分析函数的应用并不局限于这种结构。例如，这些针对应力的分析函数可用于这样的结构：其中一个层的线路特征平行于相邻层的线路特征，但沿x2方向偏移同样的距离。作为另一个示例，这些针对应力的分析函数可用于这样的结构：其中一个层的线路特征基本垂直于相邻层的平行线路特征。
集成结构或器件可以被设计成具有与图1A、图1B和图2所示的那些层结构类似的层结构。例如，在某些器件中，线路特征可以是导电线，例如嵌入在电介质层(例如氧化物层或氮化物层或另一种合适的绝缘体或电介质层)中的金属线。因此，这里所描述的针对应力的分析函数可以用来在加工期间或在完成的组件或器件中监控和分析应力。在其它器件中，与图1A、图1B和图2中所示的类似的多层结构可能暂时存在于其加工过程中的某个阶段，并可能随后在加工完成时变成其它的结构。在这种情形下，这里所描述的针对应力的分析函数可以用来在加工过程中监控和分析应力，例如，作为一种工具来控制加工工艺或者在整个加工工艺完成之前筛选出有缺陷的晶片或器件。
已经显示出，与计算密集型数字有限元方法(FEM)的结果相比，上述用于具有被嵌入线路特征和导孔的结构的应力的解析表达式及计算具有高精确度。例如，对于纵横比t＞3b的线路特征而言，显式分析表达式的精确度在大约5％之内。因此对于许多实用设计而言，上述分析计算足够的精确，而且在为现场***和应用程序提供高速的应力监控机制来说是特别有利的。
作为应用的另一个示例，上述针对水平线路特征和垂直导孔的分析估算可以用在设计阶段或加工阶段，以确定是否达到了临界温度阈值或临界曲率阈值，超过上述阈值就会发生或从统计意义上说可能发生线路特征或导孔的失效。这种失效阈值判据可以基于已知的各单个应力分量(或它们的合成分量)的临界水平，这些应力分量导致诸如某个结构(例如一易碎电介质特征)断裂这样的材料失效、位错的形成和聚结、线路特征自其封装层或钝化层的脱离、或金属空隙。在光电组件和器件中，失效判据可能涉及线路中流体静应力差和主应力差的临界水平，这些应力差分别导致不希望发生的折射率和光学双折射的变化。对于金属线中的空隙而言，失效判据可能涉及在流体静应力的作用下产生的自发的空隙成核(空化现象)，这种作用在线路上的流体静应力是热偏移的一个结果。足以使空隙成核的流体静应力临界水平通常比线路中材料的单轴屈服应力大一个因子α(例如2到5倍)。对于一给定结构的给定失效阈值判据而言，上述的分析表达式可被用来确定对应于临界应力的特征参数和温度的组合，从而可以通过合适地设计结构和加工工艺来避免给定的临界失效条件。
图4示出了图1A、图1B、和图2所示其中一个线路特征内的空化现象，此时在该线路特征内的应力满足相关的失效判据。通常，三个应力分量σ33 L、σ22 L、及σ11 L的平均值被定义成流体静应力σh L，且被用来确定是否会发生空化现象。
在计算临界应力时，可根据温度的变化来表示应力，因而，可基于有关结构的材料和几何形状的给定信息来确定是否满足了失效判据。针对临界失效条件，线路特征上的应力分量可以写成如下的形式：
σ ij L = σ ij L ( b / d , E L , E 0 , v L , α L - α s , α 0 - α s , α L - α o , ΔT ) ,
其中参数i和j取值为整数1、2、和3中的任意值。可选的是，可根据其中一个曲率的变化来表示应力，从而可以计算出对应于曲率变化的临界值，以基于有关结构的给定信息来确定是否满足失效判据。针对临界失效条件，线路特征上的应力分量可以写成如下的形式：
σ ij L = σ ij L ( b / d , E L , E 0 , E s , v L , v 0 , v s , α L - α s , α 0 - α s , α L - α 0 , h f , f s , Δ K 11 ) .
如果制成覆盖层的材料不同于填充在线路特征间的材料，则覆盖层的材料参数和线路特征的厚度应该被包括在上述的表达式中。因此，失效判据，例如(σ33 L+σ22 L+σ11 L)/3＝ασy，可被用在上述分析表达式中，以便举例来说根据结构的金属屈服应力和热性质及机械性质，获取温度(ΔTc)和曲率(ΔK11 c)的临界变化的分析表达式，如下所示：
ΔTc＝ΔTc(σy，b/d，EL，EO，...)
ΔK11 c＝ΔK11 c(σy，b/d，EL，EO，...)
图5到图7示出了针对单级结构、建立作为线路几何参数的函数的临界阈值的示例，其中所述单级结构具有封装或嵌入的周期性线路但没有覆盖层。图5到图7中的参数α是临界失效应力对材料的单轴屈服应力的比值。在图5中，铜线的临界温度变化值的曲线是被作为以微米为单位的线路的间距d的函数来绘制的，其中铜线位于硅衬底上的TEOS电介质之中。这样，对这类结构而言，运行温度或操作温度应该被设置成偏离临界值，以避免任何可能的失效。图6展示出铜线的温度变化的临界值为线宽b的函数，其中铜线位于硅衬底上的TEOS电介质之中。图7示出铜线的曲率变化的临界值为线路的间距d的函数，其中铜线位于硅衬底上的TEOS电介质之中。
对于连接多个线路高度的垂直导孔而言，可以用类似的方法来计算可能会引起导孔失效的温度或曲率变化的临界阈值，上述导孔失效例如为导孔的拉出(pullout)或推入(pushin)。温度和曲率变化的临界值可用符号方式表示如下：
ΔTc＝ΔTc(σy，b/d，V，R，EL，EO，EV，vL，vO，αL-αs，αO-αs，αL-αO，αV-αO)，和
ΔK11 c＝ΔK11 c(σy，b/d，V，R，...)。这些表达式是导孔和线路的几何参数、所用材料的材料性质、及导孔的屈服强度的函数。
图8、9、10、和图11示出了用以估算导孔的临界阈值的示例，其中温度和曲率阈值对线路和导孔几何参数的依赖关系是针对本说明书中所指定的结构获取的。
上述的解析表达式和计算可作为用于各种器件的设计工具和作为用于各种应力测量或监控***的监控工具来实施。这些实施方式的示例将在下面加以描述。
在设计具有被嵌入线路特征或导孔的集成结构的过程中，上述分析工具可以被用来评估特定的设计结构、材料的选择、或加工条件是否会在所构思或提议的结构中导致不希望发生的应力条件。特别是，在任一种设计结构中，都可基于分析计算而调整材料的选择以及加工条件，因此使得结构内的应力保持在所需的范围内，从而避免任何可能的应力引发的缺陷或失效。这种设计过程可以是交互式过程，其中在获得所需的设计之前，可以在进行分析计算之后，通过优化程序来多次地修改一个或多个设计参数。上述分析工具可以被构建成一种优化设计的软件工具以便进行设计。
在其它的应用中，上述分析工具可用各种应力测量或监控***的方式来实施。
图12所示为一个示例性的应力监控***1200。衬底座1201是被设置用来支撑具有被嵌入线路结构的衬底或晶片试样的。传感模块1202是被连接用来测量衬底试样的性质的，例如温度变化、受测表面的曲率信息、或者上述两种性质，以产生测量信号1203。处理模块1210经过编程，以根据在本专利申请中所描述的一个或多个分析表达式，来处理信号1203中的信息，并产生衬底试样的层结构中的应力信息1212。可以配备传感模块1202以测量衬底试样的温度变化、衬底试样的表面曲率、或者上述两个参数，以产生测量信号。处理模块1210可包括计算机，以储存基于分析表达式计算应力的指令。
图13示出一种应力测量***1300，其使用光学检测模块1310来实施光学检测机制，并使用处理模块1210来实施处理机制。也可以实施单独的温度传感模块，以在晶片试样上的选定位置处获取温度测量值，从而监控温度的变化。光学检测模块1310向衬底试样的表面产生照明探测光束1311，然后检测透射或反射光束1312。可以用全视场(fullfield)光学测量方式或者用点到点的扫描方式来引导照明光束1311，以照明一个区域，该区域包括一个或多个受测量区域。来自衬底试样的透射或反射光束1312随后以光学方式得到处理，从而产生光学图案，该图案具有整个被照明区域的曲率信息。这个光学图案被转换成曲率信号1203。信号1203被传送到处理模块1210，该模块可以包括电子处理器或其它类型的处理器。曲率信号1203可以是代表光学图案的电子信号。该信号然后受到处理，从而产生衬底上整个被照明区域的曲率数据。对于形成在被照明区域内任一个或多个所需位置处的线路特征，处理模块1210基于相应的曲率数据而产生该线路特征上的所需应力数据1212。
用于实施光学检测模块1310以获取表面曲率信息的光学***可以使用全视场光学剪切(full-field optical shearing)干涉度量方式，从而以光学方式获取表面梯度信息。通常，剪切干涉仪以光学方式处理畸变波阵面从而产生波阵面干涉。这种干涉是通过以光学方式进行剪切或使波阵面移位而引起的，并且被用来测量波阵面的局部梯度和表面形状偏移。这样一种剪切干涉仪引导畸变波阵面通过***的器件或组件，该器件或组件被设计成能够以光学方式剪切或使波阵面移位以便测量波阵面斜度。作为一个实施光学剪切干涉度量***的示例，一种相干梯度传感(CGS)***利用两个光栅，通过衍射来产生移位波阵面，并利用一个成像装置来捕获所需的衍射级。被捕获于成像装置内的干涉图案然后受到处理以获取波阵面的斜度信息。除CGS之外，剪切干涉仪和剪切器件或组件的其它示例包括径向剪切(radial shear)干涉仪、双边剪切(Bi-Lateral Shearing)干涉仪中的楔形板(美国专利5,710,631)，以及其它部件。所述***可以使用任一种辐射源，包括可见的和不可见的、相干的和不相干的光、IR及UV辐射。
在以光学方式测量表面时，利用光学剪切干涉度量法表现出一定的优点，上述表面包括包括用各种微结构作了图案化处理的表面，例如图案化晶片和图案化掩模衬底，上述图案化晶片和图案化掩模衬底例如用来(in-delete)支撑集成电路、集成光学器件、集成光电器件、和MEMS器件。另外，可以在晶片级器件的加工期间，在诸如曲率和相关的应力这类表面性质的现场监控中使用光学剪切干涉仪，且测量值可被用于实时地控制加工条件和参数。作为一个示例，因为光学剪切干涉仪的自参考(self-referencing)特性，光学剪切干涉仪的测量和操作一般不会受到刚体平移和转动的显著影响。因此，可通过基本垂直于表面或以低入射角引导探测光束来测量受测晶片或器件，而不会影响测量结果。通过移位或剪切波阵面，光学剪切干涉仪测量被剪切距离所分开的波阵面上的一点相对于另一点的变形，上述剪切距离也就是同一个波阵面的两个干涉复制物(interfering replicas)之间的距离。从这个意义上说，光学剪切干涉仪是自参考的，且因此而提高了它对所测量的晶片或器件的振动的不敏感性或抗扰性。当测量是在生产环境中或在现场、在特定的工序(例如在加工室内的沉积)中进行的时候——此时振动隔离是一个相当突出的问题，这种对振动的抵抗力可能是特别有利的。
具有器件图案的表面向常规(非剪切)的干涉仪提出了若干项挑战。常规的干涉仪基于从试样反射的波阵面和从已知参照物反射的波阵面之间的干涉，来产生表面形态或表面形状的波阵面干涉。用来测量具有器件图案的表面的常规干涉仪经常是无效的，这是因为从图案化表面反射出来的相对不均匀的或散射的波阵面，不会与从参考发射镜反射出来的波阵面发生相干干涉，妨碍了展开和解释干涉图像。
在使用剪切干涉度量法来测量图案化晶片时，可以将图案化晶片，例如直径200毫米、300毫米等等的半导体晶片和光电晶片，放置在剪切干涉仪内，放置的方式使得准直探测光束能够从晶片表面反射出来。对于图案化晶片使用剪切干涉仪会产生相干干涉，因为经过短距离的剪切后两个干涉波阵面在形状上基本类似。虽然从图案化表面反射出来的每个波阵面可能是本身带有噪声的并发生散射，但当以这种方式重新结合的时候，在波阵面间仍然有足够的相干性来形成有意义的干涉条纹图，且能够解释干涉条纹图。
借助于使用移相，可以进一步改进用剪切干涉仪来测量图案化晶片的方法。可以实施移相从而逐级地调节干涉波阵面间的相分隔，在试样的表面上循环或操纵干涉条纹位置。在一个实施方案中，可以设计剪切干涉仪以获取图案化晶片表面上例如在0度、90度、180度、270度和360度相位处的多相位图像。移相方法使得波阵面的斜度通过计算检测器阵列上的每个像素处的“相对相位”调制，就能够得到测量。该方法也能够用于协调解释表面上的波阵面和试样斜度，其中上述表面表现出变化的反射率，如同在图案化晶片上所看到的那样。在一图案化晶片表面上，试样上的每个像素位置会以不同的强度来反射光线，使得任何单个剪切干涉图的解释都变得复杂。通过测量每个像素的相对相位，而不是干涉条纹的分离或干涉条纹强度的变化，使用移相同时还能提高斜度分辨的精确度，并能够精确地解释具有变化反射率的图案化表面上的干涉图。
在采集了图案化晶片表面的多相移干涉图后，就可以接着使用某种展开算法来精确地解释表面斜度。合适的展开算法包括，但并不限于，最小不连续法(Minimum Discontinuity，MDF)和预条件共轭梯度法(PCG)。
一旦展开了干涉图，通过以统计方式让一个曲面多项式拟合未处理斜度数据，就可以进一步改善对未处理斜度数据的解释和对曲率的推导。为了导出表面形状和曲率数据，可以将统计曲面拟合公式，包括Zernicke多项式，应用到从图案化晶片导出的未处理斜度数据。
剪切干涉度量法利用一阶导数，即以光学方式对波阵面求一次微分，来根据波阵面的斜度计算出曲率。其次，因为该方法使用全视场干涉数据，它通常与电容探测方法相比，要使用更多的数据点。另外，也可以用各种激光束扫描工具来测量晶片弯曲度或表面曲率。这些方法通常测量径向曲率。剪切干涉度量法可以容易地测量出在两个正交方向上的斜度，从而说明晶片或晶片上的被加工结构的整个曲率张量和应力状态。
图14示出一种示例性的相干梯度传感(CGS)***1400，作为如图13中所示的光学检测模块1310的光学剪切***的一种实施方案。参考授予Rosakis等人的美国专利6,031,611。CGS***1400利用来自光源110的准直相干光束112作为一个光学探头来获取曲率信息，该曲率信息表示的是由实际上任一种材料制成的镜反射表面130。光学元件120例如光束分离器可以被用来将光束112引导到表面130。如果反射表面130是曲面，反射探测光束132的波阵面就发生变形，且由此反射探测光束132获得与受测表面130的曲率相关的光程差或相位变化。这种***产生在表面130上的照明区域内的每个点的“快照”，并因此而可以获取该照明区域内的任意点沿着任意方向的曲率信息。这样就可以不再需要像使用扫描***那样，以顺序的方式一次测量一个点。
两个彼此间隔开的光栅140和150被置于反射探测光束132的路径中，以操纵变形的波阵面从而测量曲率。由第二光栅150使得由第一光栅140产生的两个不同的衍射成分发生衍射，从而产生两个衍射成分，通过使用光学元件160例如透镜而使得第二光栅的两个衍射成分混合从而互相干涉。通过两个光栅140和150发生的衍射实现了两个选定的衍射成分之间的相对的空间位移，即横向位移。如果其它光栅参数是固定的，这个横向位移就是两个光栅140和150之间的间距的函数。空间滤波器170是相对于光学元件160放置的，为的是通过针孔172来传输选定衍射成分的干涉图样，并挡住来自第二光栅150的其它衍射级。
所传输的干涉图样然后被图像传感器180捕捉，从而产生代表干涉图样的电信号，其中上述图像传感器180可以包括一传感像素阵列，例如CCD阵列。信号处理器190可以是图13中的处理模块1210的一部分，其处理上述电信号以提取波阵面变形的空间梯度——该波阵面变形是由反射表面130的曲率造成的。这个空间梯度又可以被进一步处理，从而获得曲率信息，并因此而可以获得表面130上照明区域的曲率图。在干涉图样上执行一次空间微分来度量表面曲率。如果表面的曲率变化是逐渐的，即平面外(out-of-plane)位移小于薄膜、线路或衬底的厚度，则这种技术就可以提供表面曲率的精确测量值。与某些其它干涉测量技术相比，这种技术对刚体运动不敏感。这种数据处理操作的细节描述于上面援引的的授予Rosakis等人的美国专利6,031,611中。当完成对表面曲率的处理时，处理器190进一步运行，以基于由本说明书描述的多层模型导出的分析表达式，来根据表面曲率计算应力。
两个光栅140和150通常可以是任何光栅，可以具有不同的光栅周期，而且彼此以任意角度定向。优选的是，这两个光栅相对于彼此以相同的方向来定向，并可以具有相同的光栅周期，以简化数据处理。在这种情况下，光栅方向基本是由两个选定衍射成分间的相对空间位移(“剪切”)的方向来确定的，所述相对空间位移是由光栅140和150的双衍射形成的。
在图14所示的CGS***中，通过调节两个光栅140和150在由x1和x2定义的平面内的相对位置，就可以获得相移，其中所述平面垂直于x3方向而沿着x3方向的光栅之间的间隔是固定的。可以用定位装置，例如精确平移台或定位传感器，来实施这种光栅间相对位置的调节以获得相移。
某些应用可能要求在两个不同方向上的空间剪切，以获取全视场二维曲率测量值。这可以通过下述方法实现，即：当试样表面130处于第一方向时，用CGS***1400执行第一测量，而随后当试样表面130转动到第二方向(其例如垂直于第一方向)时，执行第二测量。
可选地，可实施图15中所示的双臂CGS***，以在两个不同的方向上拥有两套独立的双光栅，从而在两个不同的空间剪切方向上同时产生干涉图样。因此，可以在两个空间剪切方向上都获取曲率分布的随着时变效果。另外，图14中的两个光栅140和150各自都可以被光栅板(grating plate)所替换，该光栅板具有两个正交的交叉光栅以实现图15中的***的二维剪切，空间滤波器170可以被一替换滤波器所取代，该替换滤波器具有沿着x1方向偏移的额外的光学孔径，以沿着垂直方向选择性地传输剪切的干涉图样。
上述CGS和其它的光学剪切干涉测量***可以被用来直接或间接地测量形成于衬底上的各种特征和组件的曲率。在直接测量中，CGS中的探测光束被直接送到被处理晶片或衬底的顶部的图案化表面，以获取曲率信息。在这种操作模式中，表面特征和组件以及它们周围的区域可以是平的并且是光学反射的。另外，在某些情况下可能希望除了曲率之外，特征和组件以及它们周围的区域的性质不会显著影响到波阵面变形。因此，波阵面变形就可以被用作探测光束所照射区域的曲率的一个指示。例如，某些完成的集成电路具有通常由不导电的电介质材料制成的顶部钝化层，该钝化层处于衬底上的电路元件上方，从而保护下面的电路。钝化层的表面通常是平的，并且对于CGS测量而言是足够反射的。
然而，在某些其它基于衬底的器件中，上述的所需条件可能得不到满足。例如，形成于衬底的前侧上的特征或组件或者它们周围的区域可能不是光学反射的。由于曲率之外的因素，例如特征或组件的高度不同于其周围的区域，前侧上的特征和组件可能使得反射波阵面变形。在这类情况和其它情况下，可以根据衬底后侧的相对表面上的对应位置处的曲率测量值，借助推算来间接地测量曲率或组件的曲率。这样做是合理的，因为形成于衬底上的非连续的特征或组件中的应力会使衬底发生变形，而且形成于衬底上的薄膜通常与衬底表面相符。
当某些特征的高度不同于其周围时，每个特征的反射探测光束波阵面上的相畸变至少包括由高度差贡献的部分和由曲率贡献的部分。除了使用衬底后侧来进行CGS测量之外，也可以通过照射前侧来进行CGS测量。因此如果高度信息是已知的，通过在曲率的计算过程中去掉高度差的影响，就可以提取曲率信息。
针对多层结构的应力计算使用的是简单的分析式，并因此而使得基于曲率k1和k2的测量变化的应力计算可以由处理器在短时间内执行。例如，可以用一个微处理器来运行计算机例程以执行计算。因此就基本上避免了复杂且耗时的数字计算。当与光学剪切干涉测量检测模块(例如CGS)的全视场平行处理相结合时，数理模块的这种特性使得应力测量能够以相对高的速度进行。因此，这样的***可用于各种加工工艺，以实时地测量多层结构内的线路特征和导孔中的瞬时曲率变化和相应的应力。
图16示出应用上述方法，利用光学方法计算沉积在晶片上的多层结构中的应力的示例性过程。
在现场的实时监控***中，由***确定的加工中的具有多层结构的晶片中的应力，可以被用作反馈信号以影响后续的加工工序。例如，如果测量到的应力超过了可接受值，晶片上的器件就可被认为是有缺陷的，且因此就可能会终止加工。可选的是，可以将可接受的应力值设计成热循环条件的指标，而热循环条件是能够根据测量到的应力值实时调节的，从而确保晶片上器件的质量。
在设计器件和加工工艺时，上述用于确定多层结构中应力的分析工具可以被用作设计工具。例如，可以用分析式来估算用于金属线路特征、层间电介质层(例如覆盖层)、及导孔的材料，从而使得加工期间的应力以及使用这些材料的最终器件成为可接受的。分析式也可以被用来为多层结构确定所需的几何形状，从而可以最小化应力积累并优化结构可靠性(优化设计以对抗应力引起的失效)。作为另一个示例，可以估算在每个加工工艺(包括热循环工艺例如退火工艺)期间的温度变化，从而能够设定实际的操作温度，以在加工期间将应力限定在可接受的范围之内。
上述的分析表达式也可以被用作一种手段，来估算组件在运行期间经受反复热偏差下的疲劳寿命。这可以通过在上面的分析表达式中运用下列判据实现：合适的疲劳寿命判据，应力迁移或应力引起的电子迁移疲劳判据。引起器件或组件失效的临界温度或曲率阈值可以由分析表达式计算出，以估计剩余的使用寿命。
仅仅描述了若干实施方案。但是，应该理解的是可以进行变动和改进。

Claims (31)

1.一种设计衬底上的层状结构的方法，包括：
设置一层状结构，其包括衬底上的至少一个电介质层，以及嵌入在该电介质层内的平行的线路特征；
利用分析表达式，根据下列信息来计算所述线路特征内的应力：在所述线路特征的区域内的所述衬底的曲率信息；所述线路特征、所述电介质层和所述衬底的局部温度信息、几何参数信息；以及所述线路特征、所述电介质层和所述衬底的材料信息；
利用计算出的应力，来确定是否满足应力引发失效的条件；
如果满足所述应力引发失效的条件，就调整所述层状结构的一参数；
基于被调整的所述参数，用所述分析表达式来计算所述线路特征中的应力；和
继续调整所述参数，直到不再满足所述应力引发失效的条件为止。
2.如权利要求1所述的方法，其中所述参数是几何参数。
3.如权利要求1所述的方法，其中所述参数是所述线路特征、所述电介质层、和所述衬底其中之一的材料性质。
4.如权利要求1所述的方法，其中所述参数是由所述分层结构制成的器件在正常操作下的温度。
5.如权利要求1所述的方法，其中所述参数是所述层状结构在加工过程中在处理下的热聚集。
6.如权利要求1所述的方法，其中所述层状结构包括至少两个具有被嵌入线路特征的电介质层和至少一个垂直导孔，该垂直导孔分别连接两个所述电介质层中的线路特征，所述方法进一步包括：
利用分析表达式，根据下列值计算沿着所述垂直导孔的应力：被连接线路特征的垂直应力；所述线路特征和所述导孔的局部温度信息、几何参数信息；以及所述电介质层和所述导孔的材料信息；
利用计算出的应力，来确定是否满足所述导孔的应力引发失效的条件；
如果满足所述导孔的应力引发失效的条件，就调整所述层状结构的一参数；
基于被调整的所述参数，用所述分析表达式来计算所述线路特征中的应力；和
继续调整所述参数，直到不再满足所述导孔的应力引发失效的条件为止。
7.一种加工衬底上的层状结构的方法，包括：
加工一衬底，以在该衬底上形成至少一个电介质层，以及嵌入在该电介质层中的平行的线路特征；
获取在一线路特征的区域内的局部曲率信息；
获取在所述线路特征的区域内的局部温度信息；和
利用分析表达式，根据下列信息来计算所述线路特征内的局部应力：所述线路特征的局部曲率信息和局部温度信息；所述线路特征、所述电介质层和所述衬底的几何参数信息；以及所述线路特征、所述电介质层和所述衬底的材料信息。
8.如权利要求7所述的方法，进一步包括利用探测光束来照射所述层状结构，并检测来自所述层状结构的所述探测光束的光反射，以获取所述局部曲率信息。
9.如权利要求8所述的方法，进一步包括将所述探测光束引导到所述衬底的一表面上，所述电介质层和所述平行的线路特征是在该衬底表面上加工的。
10.如权利要求8所述的方法，进一步包括将所述探测光束引导到所述衬底的一表面上，该衬底表面与在其上加工有所述电介质层和所述平行的线路特征的衬底表面是相对的。
11.如权利要求8所述的方法，进一步包括利用所述光反射来进一步获取被所述探测光束所照射区域的曲率信息。
12.如权利要求8所述的方法，进一步包括利用光学剪切干涉仪，以光学方式来处理所述光反射，以获取所述局部曲率信息。
13.如权利要求12所述的方法，进一步包括在以光学方式处理所述光反射时，在所述光学剪切干涉仪内使用两个光栅来进行光学剪切。
14.如权利要求12所述的方法，其中所述光学剪切干涉仪包括径向剪切干涉仪。
15.如权利要求12所述的方法，其中所述光学剪切干涉仪包括具有楔形板的双边剪切干涉仪。
16.如权利要求7所述的方法，进一步包括：
通过利用所述分析表达式，根据所述层状结构的失效判据，来计算温度变化的临界值；和
在加工期间控制温度变化以使其偏离所述临界值。
17.如权利要求7所述的方法，进一步包括：
根据层状结构的失效判据，利用分析表达式来计算曲率变化的临界值；和
在加工期间控制曲率变化的条件使其离开临界值。
18.如权利要求7所述的方法，其中所述衬底包括至少在所述电介质层上方的具有被嵌入线路特征的其它电介质层，以及至少一个垂直导孔，该垂直导孔分别连接两个所述电介质层中的线路特征，所述方法进一步包括：
利用分析表达式，根据下列值计算沿着所述垂直导孔的应力：被连接线路特征的垂直应力；所述线路特征和所述导孔的局部温度信息、几何参数信息；以及所述电介质层和所述导孔的材料信息；和
根据计算出的沿着所述垂直导孔的应力，来调节工艺条件。
19.如权利要求7所述的方法，进一步包括根据计算出的局部应力，来调节工艺条件。
20.一种***，包括：
一衬底座，其用来支撑衬底，该衬底上加工有一电介质层和嵌入在该电介质层内的平行的线路特征；
一传感模块，其与所述衬底相互作用，以获取有关所述衬底上的线路特征的温度和曲率的信息；
一处理模块，其被用分析表达式编程，以根据下列信息来计算所述线路特征中的局部应力：具有所述线路特征的区域的曲率和温度信息；所述线路特征、所述电介质层、和所述衬底的几何参数信息；以及所述线路特征、所述电介质层和所述衬底的材料信息。
21.如权利要求20所述的***，其中所述传感模块包括光学剪切干涉测量***，其将探测光束投射到所述衬底，以测量所述线路特征的曲率。
22.如权利要求21所述的***，其中所述光学剪切干涉测量***包括CGS***。
23.如权利要求21所述的***，其中所述光学剪切干涉测量***包括径向剪切干涉仪。
24.如权利要求21所述的***，其中所述光学剪切干涉测量***包括双边剪切干涉仪，其包括进行光学剪切的楔形板。
25.如权利要求21所述的***，其中所述层状结构包括至少两个具有被嵌入线路特征的电介质层和至少一个垂直导孔，该垂直导孔分别连接两个所述电介质层中的线路特征；而且
其中所述处理模块是被进一步编程的，以利用分析表达式，根据下列值计算出沿着所述垂直导孔的应力：被连接的线路特征的垂直应力；所述线路特征和所述导孔的局部温度信息、几何参数信息；以及所述电介质层和所述导孔的材料信息。
26.如权利要求25所述的***，其中所述层状结构包括位于被嵌入线路特征的顶部的覆盖层和相邻的顶部层，其中所述处理模块是被编程的，以在所述分析表达式中包括所述覆盖层的效应。
27.一种方法，包括：
设置一层状结构，其包括多个彼此叠堆的层，而且每个层都有被嵌入线路特征；
以光学方式获取所述层状结构的一表面上的信息；
处理所述以光学方式获取的信息，以提取所述表面的曲率信息；和
根据在一线路特征的位置处提取的曲率信息和局部温度，应用分析表达式来计算所述线路特征内的局部应力。
28.如权利要求27所述的方法，其中所述层状结构包括至少一个垂直导孔，该垂直导孔分别连接两个不同电介质层中的线路特征，所述方法进一步包括：
用分析表达式，根据下列值计算出沿着所述垂直导孔的应力：被连接的线路特征的垂直应力；所述线路特征和所述导孔的局部温度信息、几何参数信息；以及被连接层和所述导孔的材料信息。
29.如权利要求27所述的方法，其中所述表面上的信息是以光学方式这样获取的：
将探测光束照射到所述表面，以产生携带该表面上的信息的信号光束；
利用光学剪切干涉仪，以光学方式处理所述信号光束，以产生剪切干涉图样；和
用所述剪切干涉图样来提取所述曲率信息。
30.如权利要求27所述的方法，进一步包括用具有两个光栅的梯度传感***作为光学剪切干涉仪，来产生剪切干涉图样。
31.如权利要求27所述的方法，其中所述层状结构包括至少一个垂直导孔，该垂直导孔分别连接两个不同层中的线路特征，所述方法进一步包括：
用分析表达式，根据下列值计算出沿着所述垂直导孔的应力：被连接的线路特征的垂直应力；所述线路特征和所述导孔的局部温度信息、几何参数信息；以及所述层和所述导孔的材料信息。
CNA2004800077510A 2003-01-27 2004-01-27 对集成在衬底上的嵌入式线路和导孔中的应力的分析和监控 Pending CN1764898A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US44321103P 2003-01-27 2003-01-27
US60/443,211 2003-01-27
PCT/US2004/002235 WO2004068554A2 (en) 2003-01-27 2004-01-27 Analysis and monitoring of stresses in embedded lines and vias integrated on substrates

Publications (1)

Publication Number Publication Date
CN1764898A true CN1764898A (zh) 2006-04-26

Family

ID=32825307

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800077510A Pending CN1764898A (zh) 2003-01-27 2004-01-27 对集成在衬底上的嵌入式线路和导孔中的应力的分析和监控

Country Status (6)

Country Link
US (1) US20050030551A1 (zh)
EP (1) EP1588254A2 (zh)
JP (1) JP2006519476A (zh)
KR (1) KR100750575B1 (zh)
CN (1) CN1764898A (zh)
WO (1) WO2004068554A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7363173B2 (en) * 2004-06-01 2008-04-22 California Institute Of Technology Techniques for analyzing non-uniform curvatures and stresses in thin-film structures on substrates with non-local effects
US7487050B2 (en) 2004-06-01 2009-02-03 California Institute Of Technology Techniques and devices for characterizing spatially non-uniform curvatures and stresses in thin-film structures on substrates with non-local effects
US7966135B2 (en) * 2004-06-01 2011-06-21 California Institute Of Technology Characterizing curvatures and stresses in thin-film structures on substrates having spatially non-uniform variations
US7289256B2 (en) 2004-09-27 2007-10-30 Idc, Llc Electrical characterization of interferometric modulators
US20060176487A1 (en) * 2004-09-27 2006-08-10 William Cummings Process control monitors for interferometric modulators
US7636151B2 (en) * 2006-01-06 2009-12-22 Qualcomm Mems Technologies, Inc. System and method for providing residual stress test structures
WO2007103566A2 (en) * 2006-03-09 2007-09-13 Ultratech, Inc. Determination of lithography misalignment based on curvature and stress mapping data of substrates
KR100752234B1 (ko) * 2006-06-27 2007-08-29 호서대학교 산학협력단 인터페로미터를 이용한 웨이퍼 표면의 스트레스 측정장치
US7930113B1 (en) 2007-04-17 2011-04-19 California Institute Of Technology Measuring stresses in multi-layer thin film systems with variable film thickness
US8175831B2 (en) * 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
US7990543B1 (en) 2007-08-31 2011-08-02 California Institute Of Technology Surface characterization based on optical phase shifting interferometry
WO2009045407A1 (en) * 2007-10-01 2009-04-09 Quantum Applied Science & Research, Inc. Self-locating sensor mounting apparatus
EP2252899A2 (en) * 2008-02-11 2010-11-24 QUALCOMM MEMS Technologies, Inc. Methods for measurement and characterization of interferometric modulators
US8258800B2 (en) * 2008-02-11 2012-09-04 Qualcomm Mems Technologies, Inc. Methods for measurement and characterization of interferometric modulators
JP2011516903A (ja) * 2008-02-11 2011-05-26 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 表示駆動機構と統合された表示要素の検知、測定、または特性評価のための方法および装置、ならびにそれを使用するシステムおよび応用
US8027800B2 (en) * 2008-06-24 2011-09-27 Qualcomm Mems Technologies, Inc. Apparatus and method for testing a panel of interferometric modulators
US8035812B2 (en) * 2009-03-24 2011-10-11 Qualcomm Mems Technologies, Inc. System and method for measuring display quality with a hyperspectral imager
US8427652B2 (en) * 2010-01-07 2013-04-23 Harris Corporation Systems and methods for measuring geometric changes of embedded passive materials during a lamination process
EP2977113A1 (en) * 2014-07-24 2016-01-27 Koninklijke Philips N.V. CMUT ultrasound focusing by means of partially removed curved substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980084371A (ko) * 1997-05-23 1998-12-05 배순훈 이중-확산 모스 트랜지스터에 대한 모델링 방법
US6031611A (en) * 1997-06-03 2000-02-29 California Institute Of Technology Coherent gradient sensing method and system for measuring surface curvature
US6731996B1 (en) * 1998-11-18 2004-05-04 Alcan International Limited Method of using isotropic plasticity to model the forming of anisotropic sheet
NO995312D0 (no) * 1999-10-29 1999-10-29 Holo Tech As FremgangsmÕte og anordning for ikke-destruktiv bestemmelse av restspenninger i objekter ved hjelp av holografisk interferometrisk teknikk
US6538462B1 (en) * 1999-11-30 2003-03-25 Semiconductor Diagnostics, Inc. Method for measuring stress induced leakage current and gate dielectric integrity using corona discharge
US6469788B2 (en) * 2000-03-27 2002-10-22 California Institute Of Technology Coherent gradient sensing ellipsometer
US6600565B1 (en) * 2000-04-25 2003-07-29 California Institute Of Technology Real-time evaluation of stress fields and properties in line features formed on substrates
EP1390691A2 (en) * 2001-05-25 2004-02-25 California Institute Of Technology Determining large deformations and stresses of layered and graded structures to include effects of body forces

Also Published As

Publication number Publication date
KR100750575B1 (ko) 2007-08-21
WO2004068554A8 (en) 2005-11-17
EP1588254A2 (en) 2005-10-26
WO2004068554A2 (en) 2004-08-12
WO2004068554A3 (en) 2005-07-21
KR20050092051A (ko) 2005-09-16
JP2006519476A (ja) 2006-08-24
US20050030551A1 (en) 2005-02-10

Similar Documents

Publication Publication Date Title
CN1764898A (zh) 对集成在衬底上的嵌入式线路和导孔中的应力的分析和监控
US11874605B2 (en) Verification metrology targets and their design
TWI708053B (zh) 在度量衡系統中度量衡資料之前向饋送
CN105874387B (zh) 用于设计量测目标的方法和设备
US6476920B1 (en) Method and apparatus for measurements of patterned structures
CN102687073B (zh) 检验方法和设备
CN1795536A (zh) 位置信息测量方法及装置、和曝光方法及装置
CN105593973A (zh) 用于确定聚焦的方法及设备
TW201350783A (zh) 基於跨於一晶圓之參數變化之量測模型最佳化
US10295409B2 (en) Substrate measurement system, method of measuring substrate, and computer program product
KR20100092058A (ko) 주사 간섭계를 사용해서 표면 구조를 분석하는 방법 및 장치
JP2019518973A (ja) パターン構造物検査装置及び検査方法
KR20130113923A (ko) 박막 웨이퍼의 막두께 분포 측정 방법
US7930113B1 (en) Measuring stresses in multi-layer thin film systems with variable film thickness
US11682570B2 (en) Process-induced displacement characterization during semiconductor production
US7487050B2 (en) Techniques and devices for characterizing spatially non-uniform curvatures and stresses in thin-film structures on substrates with non-local effects
US6885446B2 (en) Method and system for monitoring a process of material removal from the surface of a patterned structure
US6836324B2 (en) Method and apparatus for measurements of patterned structures
CN105556650A (zh) 晶片检验***内的衬底表面的高速高度控制的方法及***
CN110419005A (zh) 平台***和量测工具
US9335159B2 (en) Methods and devices for reducing errors in Goos-Hänchen corrections of displacement data
US10754260B2 (en) Method and system for process control with flexible sampling
KR101461667B1 (ko) 패턴화 구조 검사 장치 및 계측 데이터 관리 방법
JP2004501355A (ja) 基板上に形成されたライン構造の応力界と特性のリアルタイム評価
JP2005337927A (ja) 膜厚計測方法および膜厚計測装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication