CN1761177B - 虚级联恢复过程中实现无损重排的方法 - Google Patents

虚级联恢复过程中实现无损重排的方法 Download PDF

Info

Publication number
CN1761177B
CN1761177B CN 200410080496 CN200410080496A CN1761177B CN 1761177 B CN1761177 B CN 1761177B CN 200410080496 CN200410080496 CN 200410080496 CN 200410080496 A CN200410080496 A CN 200410080496A CN 1761177 B CN1761177 B CN 1761177B
Authority
CN
China
Prior art keywords
ram
address
read
data
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200410080496
Other languages
English (en)
Other versions
CN1761177A (zh
Inventor
周炼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN 200410080496 priority Critical patent/CN1761177B/zh
Publication of CN1761177A publication Critical patent/CN1761177A/zh
Application granted granted Critical
Publication of CN1761177B publication Critical patent/CN1761177B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

本发明公开了一种虚级联恢复过程中实现无损重排的方法，其主要思想是采用复用处理的方式完成虚级联顺序重排过程，数据重排过程和延时补偿共用一个RAM；通过芯片内部的交叉RAM，生成交叉地址；配置变化时在读出方向做特殊处理。本发明通过用交叉RAM生成补偿RAM的高位地址，从而达到顺序重排的目的，由于顺序重排过程和延时补偿过程共用了一个RAM，减少了完成这部分功能所占用的资源。当配置发生变化时，将写入方向的变化时刻同步到读出方向，在空闲段更新配置信息，并且在读方向在配置变化时不需要复位交叉RAM和补偿RAM，所以按照LCAS协议规定所作的配置变化不会导致数据丢失。

Description

虚级联恢复过程中实现无损重排的方法
技术领域
本发明涉及数字传输领域，具体地说，涉及SDH(Synchronous digitalhierarchy，同步数字体系)***中的虚级联恢复方法。
背景技术
在SDH***中，为了灵活组网以及提高带宽利用效率，常常以虚级联的方式传递数据。虚级联技术的原理是允许任意多个小的容器级联起来并组装成为一个比较大的容器来传输数据业务。这种技术可以级联VC-11、VC-12，VC-3、VC-4等不同速率的容器，允许非常小颗粒的带宽调节、提供比相邻级联更精确的带宽。此外，由于虚级联的业务在网络中是被看成为多个独立的容器(即非级联的容器)，所以可以通过传统的、不支持级联的SDH/SONET网络传输，只要终端设备具有虚级联功能即可。虚级联最大的优势在于从此SDH网络可以提供合适大小的通道给数据业务，避免了带宽的浪费。
由于构成VCG(Virtual Concatenation Group，即虚级联组)的成员所走的路径不同，造成不同成员有不同的延时；另外，由于添加删除的先后顺序导致发送侧发送的端口数据不一定按照时隙编号的顺序发送，但传输过程的数据是按照时隙顺序排列的，为了得到正确的数据，下游的接收芯片必须将接收到的成员按照原有的规律对齐，并重排顺序，这个过程即为“虚级联恢复”；其中对齐数据的过程被称为“延时补偿”，重排数据的过程被称为“顺序重排”。
LCAS(Link Capacity Adjustment Scheme)是ITU-TG.7042行业标准中提出的一种基于虚级联的可以动态改变传送网中VCG带宽的协议。它允许无损伤地调整传输网中虚级联信号的链路容量，LCAS能够实现在现有带宽的基础上动态地增减带宽容量，满足虚级联业务的变化要求。
对于高阶(VC-4，VC-3)虚级联和低阶(VC-12)虚级联，LCAS分别利用了VC-4/VC-3通道开销的H4字节和VC-12通道开销的K4字节传送控制帧。控制帧中包括源到宿和宿到源两个方向的用于特定功能的信息，通过控制帧LCAS可以实现源和宿VCG带宽的变化同步。
LCAS协议规定，VCG成员的顺序由SQ标记，SQ携带在H4或K4开销字节中。VCG中的每个成员有独立的SQ，接收侧按照SQ由小到大的顺序排列成员数据，得到的就是顺序的端口数据。
LCAS协议规定了动态增加VCG成员、动态减少VCG成员和成员失效后的VCG动态调整等3种操作。通过网管增加或者删除虚级联组中成员时，要求***不丢失数据，即平滑增减；对于因为“断纤”或者“告警”等原因导致的“临时删除”虚级联组成员时，少量丢失数据后能够恢复正常。所谓“无损重排”就是在发生上述三种操作的时候，“顺序重排”过程不能丢失数据。
实现延时补偿的方法一般是将存在时延的数据缓存于内部或外部RAM(Random Access Memory随机存取存储器)中，再按照对齐的规律将数据读出.实现顺序重排的方法一般是在进行了延时补偿之后，将数据按照VCG解复用，把数据和使能指示写入每个VCG单独使用的交叉RAM，通过将数据暂存后按照顺序读出达到重排的目的.这样处理的缺点是耗费的资源比较多.
专利“虚级联中序列号排序的处理方法”(公开号1462118)介绍了一种重排序列号的方法，该专利提出的方法要求在配置变化时复位交叉RAM，这样会导致在配置变化时丢失数据，不能满足LCAS协议的要求。
发明内容
本发明所要解决的技术问题是现有技术中虚级联顺序重排过程中耗费资源较多，并且在配置变化时可能丢失数据的问题，提出一种虚级联恢复过程中实现无损重排的方法。
本发明的核心思想是：采用复用处理的方式完成虚级联顺序重排过程，数据重排过程和延时补偿共用一个RAM；通过芯片内部的交叉RAM，生成交叉地址；配置变化时在读出方向做特殊处理。
一种虚级联恢复过程中实现无损重排的方法，包括下列步骤：
第一步、将补偿RAM按照虚级联成员的最多个数划分成多个存储块，每个成员对应其中一个存储块，该成员的数据仅存放于所对应的存储块；
第二步、按照时隙编号的顺序将成员数据写入各自对应的存储块；
第三步、根据成员的SQ，通过内部交叉RAM生成补偿RAM的高位读地址；
第四步、生成补偿RAM的读地址低位：按照SDH标准结构生成读出方向时序，同一个虚级联组的所有成员的读出时序相同，并设立正负调整机会位置，在读出方向的净荷指示下，增加读地址低位；
第五步、用上述生成的补偿RAM的读地址从补偿RAM中读出数据。
所述方法还包括，当配置变化时，作以下处理：
(1)、记录变化时刻补偿RAM的写地址低位；
(2)当补偿RAM的读地址低位增加所述记录值时，在读方向设立空闲段，用于更新配置信息；
(3)在空闲段保持读地址为当前值，读出的数据设置为无效；
(4)更新完毕后，读出方向使用新的配置数据。
上述第三步中补偿RAM的高位读地址的生成方法具体包括：
3.1使用交叉RAM生成交叉地址：交叉RAM的高位地址和***的最大虚级联组个数对应，低位地址和单个虚级联组的最大成员数对应；
3.2用虚级联组编号作为高位写地址，SQ作为低位写地址，将时隙编号和成员使能信号写入交叉RAM对应的单元；
3.3在同一虚级联组中按照时隙顺序计数：当虚级联组中时隙编号最小的成员出现时，该计数值复位为0，计数到时隙编号最大的成员时，该计数值达到最大值；
3.4用所述计数值作为交叉RAM的低位读地址，用虚级联组编号作为交叉RAM的高位读地址从交叉RAM中读取数据；
3.5将读出的时隙编号作为补偿RAM的高位读地址。
本发明通过用交叉RAM生成补偿RAM的高位地址，从而达到顺序重排的目的，由于顺序重排过程和延时补偿过程共用了一个RAM，减少了完成这部分功能所占用的资源。当配置发生变化时，将写入方向的变化时刻同步到读出方向，在空闲段更新配置信息，并且在读方向在配置变化时不需要复位交叉RAM和补偿RAM，所以按照LCAS协议规定所作的配置变化不会导致数据丢失。
附图说明
图1是本专发明中虚级联恢复的原理框图；
图2是本发明提出的方法的流程图；
图3是重排过程几个主要信号的示意图；
图4是交叉RAM的存储示意图。
具体实施方式
下面结合附图，对本发明所述方法进行详细的说明。
图1是本专发明中虚级联恢复的原理框图。如图1所示，存储设备是用于缓存数据的内部或外部RAM，写进RAM的数据是待恢复的数据，从RAM读出的数据是恢复后的数据。写入方向模块生成存储设备的写地址，读出方向模块生成存储设备读地址的低位和读地址高位的初始值；这两个地址同时还要送到读写地址比较模块进行比较，比较结果送到读出方向生成模块，调整读地址增加的速度。交叉模块将读地址的高位按照SQ重排，和读地址低位一起送到存储设备。
图2是本发明提出的方法的流程图。如图2所示，本发明提出的方法包括下列步骤：第一步、将补偿RAM按照虚级联成员的最多个数划分成多个存储块，每个成员对应其中一个存储块，该成员的数据仅存放于所对应的存储块；第二步、按照时隙编号的顺序将成员数据写入各自对应的存储块；第三步、根据成员的SQ，通过内部交叉RAM生成补偿RAM的高位读地址；第四步、生成补偿RAM的读地址低位：按照SDH标准结构生成读出方向时序，同一个虚级联组的所有成员的读出时序相同，并设立正负调整机会位置，在读出方向的净荷指示下，增加读地址低位；第五步、用上述生成的补偿RAM的读地址从补偿RAM中读出数据。其中第三步中补偿RAM的高位读地址的生成方法具体包括：3.1使用交叉RAM生成交叉地址：交叉RAM一个不同于补偿RAM的内部RAM，其高位地址和***的最大虚级联组个数对应，低位地址和单个虚级联组的最大成员数对应；3.2用虚级联组编号作为高位写地址，SQ作为低位写地址，将时隙编号和成员使能信号写入交叉RAM对应的单元；3.3在同一虚级联组中按照时隙顺序计数：当虚级联组中时隙编号最小的成员出现时，该计数值复位为0，计数到时隙编号最大的成员时，该计数值达到最大值；3.4用所述计数值作为交叉RAM的低位读地址，用虚级联组编号作为交叉RAM的高位读地址从交叉RAM中读取数据；3.5将读出的时隙编号作为补偿RAM的高位读地址。
图3是重排过程几个主要信号的示意图.图3中仅画出五个成员作为示例.其中时隙编号为0和2的成员属于第一个VCG，其余三个成员属于第二个VCG；SQ表示各个成员的SQ值，是进行重排的依据.“排列计数”在VCG的时隙编号最小的成员出现时复位到零，再次出现该VCG的成员时加1.交叉时隙是从交叉RAM读出的时隙编号，将作为补偿RAM的读地址的高位.
图4是交叉RAM的存储示意图，是针对图3中示例的交叉RAM存储方式示意图。图中的方块表示每个存储单元，行和列则对应交叉RAM的地址高位和低位。图中的M和***的最大VCG数目对应，例如***最大支持24个VCG，则M应该取与24最接近的2的整数次方32。图中N和每个VCG最大可能的成员数对应，例如VCG最多可能有63个成员，则N应该取与63最接近的2的整数次方64。依照图2所示的例子，时隙编号0和2的成员属于编号为0的VCG，存放时隙编号的位置的高位地址为0，和VCG编号对应，存放位置的低位地址为SQ，分别为1、0，图中方块里的数据2、0分别就是成员的时隙编号；时隙编号1，3，5的成员属于编号为1的VCG，存放的位置的高位地址为1，存放位置的低位分别为0，1，2，图中方块里的数据1、3、4分别就是成员的时隙编号。交叉RAM的读地址高位和写地址高位相同，就是成员所属的VCG编号，低位读地址为图3所示的“排列计数”。从交叉RAM读出的时隙编号就是图2中所示的“交叉时隙”。

Claims (2)

1.虚级联恢复过程中实现无损重排的方法，其特征在于包括下列步骤：
第一步、将补偿RAM按照虚级联成员的最多个数划分成多个存储块，每个成员对应其中一个存储块，该成员的数据仅存放于所对应的存储块；
第二步、按照时隙编号的顺序将成员数据写入各自对应的存储块；
第三步、根据成员的SQ，通过内部交叉RAM生成补偿RAM的高位读地址，其中补偿RAM的高位读地址的生成方法具体包括：
使用交叉RAM生成交叉地址：交叉RAM的高位地址和***的最大虚级联组个数对应，低位地址和单个虚级联组的最大成员数对应；
用虚级联组编号作为高位写地址，SQ作为低位写地址，将时隙编号和成员使能信号写入交叉RAM对应的单元；
在同一虚级联组中按照时隙顺序计数：当虚级联组中时隙编号最小的成员出现时，该计数值复位为0，计数到时隙编号最大的成员时，该计数值达到最大值；
用所述计数值作为交叉RAM的低位读地址，用虚级联组编号作为交叉RAM的高位读地址从交叉RAM中读取数据；
将读出的时隙编号作为补偿RAM的高位读地址；
第四步、生成补偿RAM的读地址低位：按照SDH标准结构生成读出方向时序，同一个虚级联组的所有成员的读出时序相同，并设立正负调整机会位置，在读出方向的净荷指示下，增加读地址低位；
第五步、用上述生成的补偿RAM的读地址从补偿RAM中读出数据。
2.根据权利要求1所述的方法，其特征在于所述方法还包括，当配置变化时，作以下处理：
(1)
Figure F2004100804964C00011
录变化时刻补偿RAM的写地址低位；
(2)当补偿RAM的读地址低位增加所述记录值时，在读方向设立空闲段，用于更新配置信息；
(3)在空闲段保持读地址为当前值，读出的数据设置为无效；
(4)更新完毕后，读出方向使用新的配置数据。
CN 200410080496 2004-10-11 2004-10-11 虚级联恢复过程中实现无损重排的方法 Active CN1761177B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200410080496 CN1761177B (zh) 2004-10-11 2004-10-11 虚级联恢复过程中实现无损重排的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200410080496 CN1761177B (zh) 2004-10-11 2004-10-11 虚级联恢复过程中实现无损重排的方法

Publications (2)

Publication Number Publication Date
CN1761177A CN1761177A (zh) 2006-04-19
CN1761177B true CN1761177B (zh) 2010-05-05

Family

ID=36707143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200410080496 Active CN1761177B (zh) 2004-10-11 2004-10-11 虚级联恢复过程中实现无损重排的方法

Country Status (1)

Country Link
CN (1) CN1761177B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621783B (zh) * 2008-07-03 2013-06-26 华为技术有限公司 避免冗余位置更新的方法、***、用户设备及网络

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1134768A (zh) * 1994-08-31 1996-10-30 摩托罗拉公司 通信***中的分组校准方法和装置
CN1462118A (zh) * 2002-05-27 2003-12-17 华为技术有限公司 虚级联中序列号排序的处理方法
CN1474559A (zh) * 2002-08-05 2004-02-11 华为技术有限公司 大传输延时的虚级联虚容器帧的处理方法
CN1490948A (zh) * 2002-10-14 2004-04-21 深圳市中兴通讯股份有限公司 一种光同步数字传送网的同步方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1134768A (zh) * 1994-08-31 1996-10-30 摩托罗拉公司 通信***中的分组校准方法和装置
CN1462118A (zh) * 2002-05-27 2003-12-17 华为技术有限公司 虚级联中序列号排序的处理方法
CN1474559A (zh) * 2002-08-05 2004-02-11 华为技术有限公司 大传输延时的虚级联虚容器帧的处理方法
CN1490948A (zh) * 2002-10-14 2004-04-21 深圳市中兴通讯股份有限公司 一种光同步数字传送网的同步方法

Also Published As

Publication number Publication date
CN1761177A (zh) 2006-04-19

Similar Documents

Publication Publication Date Title
EP1573973B1 (en) Method and apparatus for the hardware implementation of virtual concatenation and link capacity adjustment over sonet/sdh frames
CN101167281B (zh) 用于同步交换光传输网络信号的方法和设备
CN101043309A (zh) 主备倒换的控制方法以及装置
US7672315B2 (en) Methods and apparatus for deskewing VCAT/LCAS members
US7558287B2 (en) Combined hardware and software implementation of link capacity adjustment scheme (LCAS) in SONET (synchronous optical network) virtual concatenation (VCAT)
CN101252403A (zh) 在光传送网络中业务传送的实现方法
CN1929476B (zh) 一种实现无损伤虚级联恢复的方法
WO2012062093A1 (zh) 数据映射方法及装置
CN1761177B (zh) 虚级联恢复过程中实现无损重排的方法
US8385472B2 (en) Context-sensitive overhead processor
US7630397B2 (en) Efficient scalable implementation of VCAT/LCAS for SDH and PDH signals
CN100369429C (zh) 提高vc-3和vc-4虚级联延时补偿能力的方法
JP2002300130A (ja) Ｓｏｎｅｔ／ｓｄｈのオーバヘッド挿入／抽出方式及び装置
US7298744B1 (en) Method and apparatus for centralized processing of contiguously and virtually concatenated payloads
CN1838575B (zh) 一种大容量时分交叉后进行b3字节再生的方法
CN1996807B (zh) 一种实现无损伤虚级联延时补偿的方法
CN1486000A (zh) 相位调整装置、相位调整方法和用于相位调整方法的程序
CN1909429B (zh) 一种延迟光同步数字传送网通道净荷数据的装置
CN1761176A (zh) 一种在虚级联恢复过程实现无损添加删除的方法
US7590154B2 (en) Sampled accumulation system and method for jitter attenuation
US7724781B1 (en) Receive virtual concatenation processor
CN101087176B (zh) 一种实现虚级联恢复时写地址同步的方法
WO2013029411A1 (zh) 一种混合粒度虚级联延时补偿的方法及装置
CN100407724C (zh) 等级虚级联和相邻级联相互转换装置
CN1298117C (zh) 浮动指针的交叉处理的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Assignee: SANECHIPS TECHNOLOGY Co.,Ltd.

Assignor: ZTE Corp.

Contract record no.: 2011440020283

Denomination of invention: Method for implementing lossless rearrangement in recovery process of virtual cascade connection

Granted publication date: 20100505

License type: Exclusive License

Open date: 20060419

Record date: 20110726

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221130

Address after: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518057 Department of law, Zhongxing building, South hi tech Industrial Park, Nanshan District hi tech Industrial Park, Guangdong, Shenzhen

Patentee before: ZTE Corp.