CN1758422A - 一种用于厚膜印刷电路的光耦封装方法 - Google Patents

一种用于厚膜印刷电路的光耦封装方法 Download PDF

Info

Publication number
CN1758422A
CN1758422A CNA2004100804165A CN200410080416A CN1758422A CN 1758422 A CN1758422 A CN 1758422A CN A2004100804165 A CNA2004100804165 A CN A2004100804165A CN 200410080416 A CN200410080416 A CN 200410080416A CN 1758422 A CN1758422 A CN 1758422A
Authority
CN
China
Prior art keywords
glue
thick film
layer
millimeter
room temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100804165A
Other languages
English (en)
Inventor
李素云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Sevenstar Electronics Co Ltd
Original Assignee
Beijing Sevenstar Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Sevenstar Electronics Co Ltd filed Critical Beijing Sevenstar Electronics Co Ltd
Priority to CNA2004100804165A priority Critical patent/CN1758422A/zh
Publication of CN1758422A publication Critical patent/CN1758422A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种用于厚膜印刷电路的光耦封装方法，对分布在厚膜印刷电路上的光耦裸芯片用三层绝缘胶使用涂覆方式进行封装；第一层为透明胶，覆盖住印刷电路上的金丝及光耦裸芯片，固化温度自室温开始逐渐升温至125℃，固化时间为2小时，然后涂覆第二层散射胶，所述散射胶的厚度为0.1毫米－1毫米，固化温度自室温开始逐渐升温至125℃，固化时间为2小时；最后涂覆第三层遮光胶，所述遮光胶的厚度为0.1毫米－1毫米，固化温度自室温开始逐渐升温至125℃，固化时间为2小时。本发明的有益效果是，为厚膜电路提供了一种新的封装技术，解决了封装壳内厚膜电路上多个光耦之间彼此干扰的难题，并且能防止因封装材料的应力过大而将金丝拉断。

Description

一种用于厚膜印刷电路的光耦封装方法
技术领域
本发明涉及一种用于厚膜印刷电路的光耦封装方法，该方法用绝缘胶对单个光耦进行封装，防止厚膜电路上多个光耦之间的彼此干扰。
背景技术
中国专利02123191公开了一种半导体封装件及其制法，该封装件具有一导线架，该导线架是由至少若干条管脚所构成，该管脚上形成一厚度小于管脚的凸出段，该凸出段第一表面上预先定义出一金线焊接区域与凸出段相对的第二表面上用以提供多条导电组件接设的焊块植接区域错位隔开；将载有多个芯片及该导电组件的导线架移入夹具内实施打线时，由于该焊块植接区域与该金线焊接区域相隔甚远，因此焊线压接时产生的向下压力可完全避开导电组件的植接位置，以防组件受压裂损；相对地，该金线焊接区域亦能远离导电组件的作业环境，避免作业中使用的溶液污损管脚预镀表面而影响金线的焊接品质。该封装可以对内部电路提供机械和环境保护，但是对厚膜电路内的多个光耦裸芯片进行单个封装时，既要控制光耦传输比的大小，又要防止封装材料因应力过大而将金丝拉断，还要防止封装壳内厚膜电路上多个光耦之间的彼此干扰，已有的封装技术无法满足上述要求，因此，需要提出一种新的厚膜印刷电路的光耦封装方法。
发明内容
本发明的目的在于提供一种用于厚膜印刷电路的光耦封装方法，该方法可以解决封装壳内厚膜电路上多个光耦之间的彼此干扰，并能对内部电路提供机械和环境保护。
本发明的目的是由下述技术方案实现的：一种用于厚膜印刷电路的光耦封装方法，其特征在于：对分布在厚膜印刷电路上的光耦裸芯片用三层绝缘胶使用涂覆方式进行封装；第一层为透明胶，覆盖住印刷电路上的金丝及光耦裸芯片，固化温度自室温开始逐渐升温至125℃，固化时间为2小时，然后涂覆第二层散射胶，所述散射胶的厚度为0.1毫米-1毫米，固化温度自室温开始逐渐升温至125℃，固化时间为2小时；最后涂覆第三层遮光胶，所述遮光胶的厚度为0.1毫米-1毫米，固化温度自室温开始逐渐升温至125℃，固化时间为2小时。
本发明的有益效果是，为厚膜电路提供了一种新的封装技术，解决了封装壳内厚膜电路上多个光耦之间彼此干扰的难题，并且能防止因封装材料的应力过大而将金丝拉断。本发明工艺稳定，适合批量生产，降低了材料成本。
附图说明
以下结合附图及实施例对本发明作进一步说明。
图1为厚膜印刷电路上的光耦封装剖面视图
具体实施方式
实施例一：
参见图1，一种用于厚膜印刷电路的光耦封装方法，对分布在厚膜印刷电路上的多个光耦裸芯片用三层绝缘胶使用涂覆方式进行封装；第一层为透明胶5，覆盖住印刷电路上的金丝2及光耦裸芯片1，固化温度自室温开始逐渐升温至125℃，固化时间为2小时，然后涂覆第二层散射胶4，所述散射胶的厚度为0.1毫米-1毫米，固化温度自室温开始逐渐升温至125℃，固化时间为2小时；最后涂覆第三层遮光胶3，所述遮光胶的厚度为0.1毫米-1毫米，固化温度自室温开始逐渐升温至125℃，固化时间为2小时。
在本实施例中，可以通过调整透明胶的厚度来控制光耦传输比的大小，并可通过调整三层胶的固化温度和固化时间来提高效率，并且不影响三层胶对金丝的应力。在本实施例中可以采用手工刷涂的涂覆方式，也可以采用喷涂的涂覆方式。第一层胶的厚度可以采用较厚的涂层，主要用于将印刷电路上的金丝及光耦裸芯片覆盖住，其厚度通常在0.5-2毫米之间。所述的透明胶是一种有机凝胶，其型号为GN521。所述的散射胶由下述的材料按重量比配置而成：MgO∶TiO2∶透明胶＝1∶1∶3。所述的遮光胶由下述的材料按重量比配置而成：炭粉∶透明胶＝1∶4。在本实施例中，封装的环境条件为：净化等级：100000级，温度：25℃±10℃，湿度：45-75％。

Claims (1)

1、一种用于厚膜印刷电路的光耦封装方法，其特征在于：
对分布在厚膜印刷电路上的光耦裸芯片用三层绝缘胶使用涂覆方式进行封装；第一层为透明胶，覆盖住印刷电路上的金丝及光耦裸芯片，固化温度自室温开始逐渐升温至125℃，固化时间为2小时，然后涂覆第二层散射胶，所述散射胶的厚度为0.1毫米-1毫米，固化温度自室温开始逐渐升温至125℃，固化时间为2小时；最后涂覆第三层遮光胶，所述遮光胶的厚度为0.1毫米-1毫米，固化温度自室温开始逐渐升温至125℃，固化时间为2小时。
CNA2004100804165A 2004-10-09 2004-10-09 一种用于厚膜印刷电路的光耦封装方法 Pending CN1758422A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2004100804165A CN1758422A (zh) 2004-10-09 2004-10-09 一种用于厚膜印刷电路的光耦封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2004100804165A CN1758422A (zh) 2004-10-09 2004-10-09 一种用于厚膜印刷电路的光耦封装方法

Publications (1)

Publication Number Publication Date
CN1758422A true CN1758422A (zh) 2006-04-12

Family

ID=36703705

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100804165A Pending CN1758422A (zh) 2004-10-09 2004-10-09 一种用于厚膜印刷电路的光耦封装方法

Country Status (1)

Country Link
CN (1) CN1758422A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339764A (zh) * 2011-06-04 2012-02-01 湖北东光电子股份有限公司 一种厚膜混合集成电路表面包封工艺
CN103760881A (zh) * 2014-02-20 2014-04-30 北京七星华创电子股份有限公司 一种物料使用情况的监控管理方法及***
CN104282698A (zh) * 2013-07-08 2015-01-14 胜开科技股份有限公司 影像感测器二阶段封装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339764A (zh) * 2011-06-04 2012-02-01 湖北东光电子股份有限公司 一种厚膜混合集成电路表面包封工艺
CN102339764B (zh) * 2011-06-04 2013-03-20 湖北东光电子股份有限公司 一种厚膜混合集成电路表面包封工艺
CN104282698A (zh) * 2013-07-08 2015-01-14 胜开科技股份有限公司 影像感测器二阶段封装方法
CN104282698B (zh) * 2013-07-08 2017-10-20 胜丽国际股份有限公司 影像感测器二阶段封装方法
CN103760881A (zh) * 2014-02-20 2014-04-30 北京七星华创电子股份有限公司 一种物料使用情况的监控管理方法及***
CN103760881B (zh) * 2014-02-20 2016-01-27 北京七星华创电子股份有限公司 一种物料使用情况的监控管理方法及***

Similar Documents

Publication Publication Date Title
CN208014673U (zh) 芯片封装结构
US7476962B2 (en) Stack semiconductor package formed by multiple molding and method of manufacturing the same
US20110156251A1 (en) Semiconductor Package
US6054338A (en) Low cost ball grid array device and method of manufacture thereof
CN101262002A (zh) 具有晶粒容纳通孔的影像传感器封装与其方法
CN105023883B (zh) 一种塑料封装及其制备方法
US20080093748A1 (en) Semiconductor package and fabrication process thereof
CN105609490B (zh) 一种复合传感器模块的封装结构及其制造方法
US8742567B2 (en) Circuit board structure and packaging structure comprising the circuit board structure
CN100416811C (zh) 光电芯片封装构造、制造方法及其芯片承载件
CN103367616A (zh) 一种cob封装的led模块及其制造工艺
CN101162698A (zh) 感测式封装件及其制法
CN212571026U (zh) 显示模组及led显示屏
CN1758422A (zh) 一种用于厚膜印刷电路的光耦封装方法
CN205508874U (zh) 一种柔性led电路板封装模组
CN104393161A (zh) 一种半导体器件的圆片级封装结构
CN101866867B (zh) 无外引脚半导体封装构造的导线架制造方法
CN106910723B (zh) 半导体封装件和制造该半导体封装件的方法
CN100533721C (zh) 芯片封装结构及其制造方法
CN102270584A (zh) 电路板结构、封装结构与制作电路板的方法
CN108598044A (zh) 塑封方法及采用该塑封方法制备的封装体
CN101656246B (zh) 具有开口的基板的芯片堆叠封装结构及其封装方法
CN203055984U (zh) 一种cob led封装结构
CN104347547B (zh) 半导体封装件及其的制造方法
CN209374430U (zh) 芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication