CN1755469A - 薄膜半导体装置及其制造方法、电光装置和电子机器 - Google Patents

薄膜半导体装置及其制造方法、电光装置和电子机器 Download PDF

Info

Publication number
CN1755469A
CN1755469A CN200510089401.XA CN200510089401A CN1755469A CN 1755469 A CN1755469 A CN 1755469A CN 200510089401 A CN200510089401 A CN 200510089401A CN 1755469 A CN1755469 A CN 1755469A
Authority
CN
China
Prior art keywords
film
thin film
gate insulating
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510089401.XA
Other languages
English (en)
Other versions
CN100394295C (zh
Inventor
江口司
世良博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yin's High Tech Co ltd
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1755469A publication Critical patent/CN1755469A/zh
Application granted granted Critical
Publication of CN100394295C publication Critical patent/CN100394295C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种薄膜半导体装置的制造方法、薄膜半导体装置、其电光装置和其电子机器，无需增加制造工序，就能使电容元件的电介质膜的膜厚薄于TFT的栅极绝缘膜的膜厚。在TFT阵列基板(10)上构成积蓄电容(70)时，从抗蚀掩模(401)的开口(401a)向半导体膜(1a)的延伸部分(1f)中导入杂质，同时从该抗蚀掩模(401)的开口(401a)蚀刻电介质膜(2c)的表面。因此，无需增加制造工序，就能够使积蓄电容(70)的电介质膜(2c)的膜厚薄于(TFT30)的栅极绝缘膜(2a)的膜厚。

Description

薄膜半导体装置及其制造方法、电光装置和电子机器
技术领域
本发明，涉及一种薄膜晶体管(以下称TFT)和电容元件处于同一基板上的薄膜半导体装置、其制造方法、将该薄膜半导体装置作为电光装置用基板使用的电光装置、和具备该电光装置的电子机器。更详细来说，涉及一种静电容量高的电容元件的制造技术。
背景技术
在构成TFT和电容元件处于同一基板上的薄膜半导体装置的情况下，如果将TFT半导体膜和同层的半导体膜导电化来形成下电极，使用栅极绝缘膜和同层的绝缘膜来形成电介质膜，并使用栅极电极和同层的导电膜来形成上电极，则能够以较少的工序数形成TFT和电容元件。这样的结构，多用在使用TFT作为像素开关用的非线性元件的液晶装置(电光装置)的元件基板或各种薄膜半导体装置中。
然而，电容元件中，若电介质膜的膜厚较薄，能够获得较大的电容，而另一方面，TFT中，若栅极绝缘膜较薄，耐压性能就会降低。因此，提出有以下结构，即，在电容元件一侧，将与栅极绝缘膜同时形成的绝缘膜薄膜化，来形成电介质膜(例如，参照专利文献1)。
[专利文献1]特开平6-130413号公报
但是，在令电容元件的电介质膜的膜厚与TFT的栅极绝缘膜的膜厚相异的情况下，就必须添加掩模，以便蚀刻电容元件的电介质膜来使其变薄。因此，需要对每一个工序增加掩模形成工序和掩模除去工序，从而会导致效率低下。
鉴于以上的问题点，本发明的课题在于，不增加制造工序的前提下，提供一种能够令电容元件的电介质膜的膜厚薄于TFT的栅极绝缘膜的膜厚的薄膜半导体装置的制造方法、薄膜半导体装置、将该薄膜半导体装置作为电光装置用基板使用的电光装置、以及具备该电光装置的电子机器。
发明内容
为了解决上述课题，本发明提供一种薄膜半导体装置的制造方法，所述薄膜半导体装置具备：将第1半导体膜、栅极绝缘膜、以及栅极电极从基板侧起按照此顺序叠层得到的TFT；和，将导电化与所述第1半导体膜同层的第2半导体膜构成的下电极、与所述栅极绝缘膜同层的电介质膜、以及与所述栅极电极同层的上电极从所述基板侧起按照此顺序叠层得到的电容元件，其特征在于，在同时形成所述栅极绝缘膜及所述电介质膜之后、形成所述栅极电极及所述上电极之前，实施：下电极形成用杂质导入工序，从所述基板的表面侧上形成的掩模的第1开口，向所述第2半导体膜中导入杂质来形成所述下电极；和，电介质膜蚀刻工序，从所述掩模的所述第1开口对所述电介质膜的表面进行蚀刻。
用上述制造方法制造的薄膜半导体装置，其特征在于，在所述电介质膜上，形成令该电介质膜的膜厚薄于所述栅极绝缘膜的膜厚的第1凹部，在所述第2半导体膜中，在与所述第1凹部平面重合的区域中导入杂质来形成所述下电极。
本发明说明书中的所谓同层，是指薄膜的一部分或者全部等同地形成在基板上的同一层间。
本发明，通过将导电化与TFT侧的第1半导体膜同层的第2半导体膜构成的下电极、与TFT侧的栅极绝缘膜同层的电介质膜、和与TFT侧的栅极电极同层的上电极，从基板一侧起按照上述顺序叠层，来构成电容元件，在制造上述电容元件的下电极时，需要在同时形成栅极绝缘膜和电介质膜以后、形成栅极电极和上电极之前，实施从掩模的第1开口向第2半导体膜中导入杂质的工序。由于本发明中利用该掩模，从该第1开口对电介质膜的表面进行蚀刻，所以能够用一层掩模进行下电极形成用杂质导入工序和电介质膜蚀刻工序。因此，根据本发明，无需增加制造工序，就能使电容元件的电介质膜的膜厚比TFT的栅极绝缘膜的膜厚薄。
在本发明中，优选在所述掩模上形成第2开口，用于在所述TFT中、导电型与所述杂质相同的TFT的所述第1半导体膜上，形成源极·漏极区域的一部分或者全部，在所述下电极形成用杂质导入工序中，从所述第1开口及所述第2开口向所述第2半导体膜及所述第1半导体膜中导入杂质，在所述电介质膜蚀刻工序中，从所述第1开口及所述第2开口，对所述电介质膜的表面及所述栅极绝缘膜表面进行蚀刻。用该方法制造的薄膜半导体装置中，在所述TFT中、导电型与所述杂质相同的TFT中，对所述栅极绝缘膜，形成令与源极·漏极区域的一部分或者全部平面重合的区域的该栅极绝缘膜的膜厚、薄于与所述栅极电极平面重合的区域的所述栅极绝缘膜的膜厚的第2凹部。
这里，在所述源极·漏极区域，包括：在所述栅极电极上自调整地形成的低浓度源极·漏极区域；和，与该低浓度源极·漏极区域邻接的高浓度源极·漏极区域时，将所述第2开口，形成在要形成所述高浓度源极·漏极区域的区域。
通过这样构成，由于能够用下电极形成用杂质导入工序形成高浓度源极·漏极区域，因此能够减少一层掩模。因此，就可以对每一道工序，分别减少掩模形成工序和掩模除去工序，提高生产效率。用上述制造方法制造的薄膜半导体装置中，所述源极·漏极区域包括：在所述栅极电极上自调整地形成的低浓度源极·漏极区域；和，与该低浓度源极·漏极区域邻接的高浓度源极·漏极区域，所述第2凹部，形成在与所述高浓度源极·漏极区域平面重合的区域上。
本发明的所述电介质膜蚀刻工序，在所述下电极形成用杂质导入工序后，用可蚀刻除去的蚀刻剂来对所述电介质膜及所述掩模来实施。通过这种结构，还能在电介质膜蚀刻工序中除去掩模，从而省略了掩模的除去工序，使生产效率进一步得到提高。
本发明中的薄膜半导体装置，例如在电光装置中，作为保持电光物质的电光装置用基板来使用。这里，上述电光物质，例如是在上述电光装置用基板和与该电光装置用基板相对配置的对置基板之间保持的液晶，上述TFT和上述电容元件，构成在矩阵状配置的多个像素的每一个中。此外，上述电光物质，也可以是在上述电光装置用基板上构成的有机电激发光材料，这种情况下，上述TFT和上述电容元件，也构成在矩阵状配置的多个像素的每一个中。
本发明中的电光装置，用于在便携式计算机和手机等电子机器中构成显示部等。
附图说明
图1(A)、(B)分别是，从对置基板一侧看本发明的实施方式1下的液晶装置和在其上形成的各构成要素的平面图、和包含对置基板来表示的图1(A)的H-H’截面图。
图2表示液晶装置的电结构的框图。
图3是图1所示的液晶装置的TFT阵列基板中相邻的像素的平面图。
图4是相当于图3的A-A’线的位置上的截面图。
图5是表示图1所示的液晶装置中构成周边电路的TFT的结构的截面图。
图6是表示本发明的实施方式1中的TFT阵列基板的制造方法的工序截面图。
图7是表示本发明的实施方式1中的TFT阵列基板的制造方法的工序截面图。
图8是将本发明的实施方式2中的液晶装置的TFT阵列基板在相当于图3的A-A’线的位置上切断时的截面图。
图9是表示图8所示的液晶装置中构成周边电路的TFT的结构的截面图。
图10是表示本发明的实施方式2中的TFT阵列基板的制造方法的工序截面图。
图11是表示本发明的实施方式2中的TFT阵列基板的制造方法的工序截面图。
图12是表示有机EL显示装置的电结构的框图。
图13(A)、(B)分别是表示使用了本发明的电光装置的便携式个人计算机的说明图、和手机的说明图。
图中：
1a、1g、160-半导体膜，1f-半导体膜的延伸部分，1g-积蓄电容的下电极，2a-栅极绝缘膜，2c-积蓄电容的电介质膜，2g-在电介质膜上形成的凹部(第1凹部)，2h、2i、2j、2k-栅极绝缘膜上形成的凹部(第2凹部)，3a-扫描线，3b-电容线，3c-积蓄电容的上电极，6a-数据线，10-TFT阵列基板(薄膜半导体基板)，30-像素开关用的TFT，70-积蓄电容(电容元件)，100-液晶装置(电光装置)，401、402-抗蚀掩模，401a、402a、402b-抗蚀掩模的开口。
具体实施方式
参照附图，对在典型的电光装置的液晶装置中应用本发明的示例进行说明。另外，在各图中，为了令各层和各部件在图面上为可识别的尺寸，各层和各部件的比例不同。
[实施方式1]
(液晶装置的整体构成)
图1(A)、(B)，分别是从对置基板一侧看到的液晶装置和在其上形成的各构成要素的平面图、和包含对置基板来表示的图1(A)的H-H’截面图。
在图1(A)、(B)中，液晶装置100(电光装置)中，TFT阵列基板10(薄膜半导体装置)和对置基板20，被沿着对置基板20的边缘涂布的密封材料107(图1(A)右下的斜线区域)贴合。此外，在TFT阵列基板10和对置基板20之间，保持有作为电光物质的液晶50。在TFT阵列基板10的外周侧上，形成有数据线驱动电路101为在基板边111一侧部分与密封材料107重合，并在基板边113、114一侧形成有扫描线驱动电路104。在TFT阵列基板10上、从对置基板20向外伸出的区域10c中，形成有多个端子102。在TFT阵列基板10上、与基板边111相对的基板边112上，形成有多条布线105，用于连接设于图像显示区域10a两侧的扫描线驱动电路104。此外，在对置基板20的4个角部上，形成有用于令TFT阵列基板10和对置基板20之间电导通的基板间导通材料106，该基板间导通材料106，在环氧树脂系的粘结剂成分中配入了银粉或镀金纤维等的导电粒子得到。另外，密封材料107，是由光固化树脂和热固化树脂等构成的粘结剂，并配入了用于令两基板间的距离为给定值的玻璃纤维、或者玻璃珠等间隙材料。
详情后述，TFT阵列基板10上矩阵状地形成有像素电极9a。与此相对，在对置基板20上、密封材料107的内侧区域中，形成有由遮光性材料构成的切边用的遮光膜108。还在对置基板20上、与形成于TFT阵列基板10的像素电极9a的纵横的分界区域相对的区域中，形成被称作黑矩阵或者黑条纹等的遮光膜23，并在其上层侧形成由ITO膜构成的对置电极21。
这样构成的液晶装置100，如后所述，在作为便携计算机、手机、液晶电视等之类的电子机器的彩色显示装置使用的情况下，在对置基板20中、与各像素电极9a相对的区域里，形成RGB的彩色过滤器(未图示)等。
(液晶装置100的结构和动作)
图2是表示液晶装置的电结构的框图。如图2所示，在驱动电路内置型的TFT阵列基板10中，对应于相互交叉的多个数据线6a和多个扫描线3a的交叉部分，多个像素100a构成为矩阵形状。对于多个像素100a的每一个，形成有像素电极9a和用于控制像素电极9a的像素开关用的TFT30，供给像素信号的数据线6a与该TFT30的源极电连接。写入数据线6a的像素信号S1、S2…Sn，按照这个顺序线顺序提供。此外，扫描线3a电连接在TFT30的栅极上，在给定的时刻，将扫描信号G1、G2…Gm，依次按线顺序脉冲施加给扫描线3a。像素电极9a，电连接在TFT30的漏极上，通过令作为开关元件的TFT30仅在一定期间为其导通状态，来将数据线6a供给的像素信号S1、S2…Sn以给定的时刻写入各个像素中。这样，经过像素电极9a写入液晶的给定电平的像素信号S1、S2…Sn，被一定期间保持在与图1(B)所示的对置基板20的对置电极21之间。
这里，在TFT阵列基板10上，与形成于像素电极9a和对置电极21之间的液晶电容相并列地附加有积蓄电容70(电容元件)，以防止所保持的像素信号泄漏。通过该积蓄电容70，像素电极9a的电压，被保持例如比施加源极电压的时间长上百倍的时间。由此，电荷的保持特性得到改善，可以实现能够进行高对比度显示的液晶装置100。另外，对于积蓄电容70，除了像本实施方式那样在电容线3b之间形成之外，有时也在前段的扫描线3a之间形成。
(TFT阵列基板的构成)
图3是在TFT阵列基板中、相邻接的像素的平面图。图4是相当于图3的A-A’线的位置上的截面图。
在图3中，TFT阵列基板10上，矩阵状形成有多个透明的ITO(IndiumTin Oxide：氧化铟锡)膜构成的像素电极9a，像素开关用的TFT30分别对这些像素电极9a连接。此外，沿着像素电极9a的纵横的边界，形成有数据线6a、扫描线3a和电容线3b，TFT30对数据线6a和扫描线3a连接。也就是说，数据线6a，经触孔与TFT30的高浓度源极区域1d电连接，扫描线3a的突出部分构成了TFT30的栅极电极。积蓄电容70，将导电化了的用来形成像素开关用的TFT30的半导体膜1a的延伸部分1f、作为下电极1g，将重叠在此下电极1g上的电容线3b的矩形部分作为上电极3c(上电极)。
如图4所示，在TFT阵列基板10中，使用透明基板10b作为其基体，在该透明基板10b的表面上，形成厚为300nm～500nm的由硅氧化膜(绝缘膜)构成的基础保护膜11，在该基础保护膜11的表面上，形成厚为30nm～100nm的岛状半导体膜1a。在半导体膜1a的表面上，形成厚约为50nm～150nm的由硅氧化膜等绝缘膜2构成的栅极绝缘膜2a，在该栅极绝缘膜2a的表面上，形成厚为300nm～800nm的扫描线3a。在半导体膜1a中，隔着栅极绝缘膜2a、与扫描线3a相对的区域为沟道区域1a’(能动层)。在对着该沟道区1a’的一侧上，形成具有低浓度源极区域1b和高浓度源极区域1d的源极区域，在另一侧上，形成具有低浓度漏极区域1c和高浓度漏极区域1e的漏极区域。
在像素开关用的TFT30的表面侧上，形成厚为300nm～800nm的由硅氧化膜构成的层间绝缘膜4，并在该层间绝缘膜4的表面上，形成有厚为100nm～300nm的由硅氮化膜构成的层间绝缘膜5。在层间绝缘膜4的表面上，形成厚为300nm～800nm的数据线6a，该数据线6a经过形成于层间绝缘膜4上的触孔与高浓度源极区域1d电连接。在层间绝缘膜4的表面上，形成有与数据线6a同时形成的漏极电极6b，该漏极电极6b经过形成于层间绝缘膜4上的触孔与高浓度漏极区域1e电连接。
在层间绝缘膜5的上层，以规定的图案形成由透光性的感光性树脂构成的凹凸形成层13a。在凹凸形成层13a的表面上，形成由透光性的感光性树脂构成的上层绝缘膜7a，并在该上层绝缘膜7a的表面上，通过铝膜等，形成可以进行反射模式下的图像显示的光反射膜8a。在光反射膜8a的表面上，反映出凹凸形成层13a的凹凸来形成有凹凸图案8g，该凹凸图案8g没有边缘，为平缓的形状。在光反射膜8a的上层上，形成有像素电极9a。像素电极9a，可以直接叠层在光反射膜8a的表面上。此外，像素电极9a，经过形成在上层绝缘膜7a、凹凸形成层13a、层间绝缘膜5上的触孔，与漏极电极6b电连接。在像素电极9a的表面侧上，形成有由聚酰亚胺膜构成的取向膜12。该取向膜12，是对聚酰亚胺膜实施摩擦处理的膜。另外，虽然在图3中，凹凸形成层13a的平面形状表现为六角形，但其形状也可以采用圆形或八角形等各种形状。
在光反射膜8a上、与像素电极9a平面重合的区域的一部分上，形成有能够进行透过模式下的图像显示的矩形光透过窗8d，并在相当于该光透过窗8d的部分上，存在由ITO构成的像素电极9a，而不存在光反射膜8a。
电容线3b的矩形部分，经过与栅极绝缘膜2a同时形成的绝缘膜(电介质膜2b)、作为上电极3c，与来自高浓度漏极区域1e的延伸部分1f(下电极1g)相对，构成积蓄电容70。
另外，虽然TFT30优选如上述具有LDD结构，但也可不在相当于低浓度源极区域1b和低浓度漏极区域1c的区域中实施掺入杂质离子的补偿(offset)结构。此外，TFT30，也可以是将栅极电极(扫描线3a的一部分)作为掩模来高浓度掺入杂质离子、并自调整地形成高浓度的源极和漏极区域的自调整(self-aligned)型的TFT。
此外，在本实施方式中，虽然是在源极—漏极区域之间仅配置1个TFT30的栅极电极(扫描线3a)的单栅极结构，但也可以在它们之间配置2个以上的栅极电极。这种情况下，在各个栅极电极上施加同一个信号。如果这样，以双栅极(重栅极)、或者三栅极以上构成TFT30，能够防止沟道与源极—漏极区域的接合部中的泄漏电流，能够降低关断时的电流。如果令这些栅极电极的至少一个为LDD结构或者补偿结构，还能够进一步降低关断电流，得到稳定的开关元件。
(积蓄电容70的详细结构)
如图3和图4所示，在本实施方式中，积蓄电容70的电介质膜2c上，形成有令电介质膜2c的膜厚薄于栅极绝缘膜2a的膜厚的凹部2g(第1凹部)，在半导体膜的延伸部分1f中，在与凹部2g平面重叠的区域中导入杂质来形成有下电极1g。
在这样构成的TFT阵列基板10中，由于在TFT30和积蓄电容70中令双方的构成要素为同一层，因此制造方法上如后所述，能够用较少数量的工序形成TFT30和积蓄电容70。这里，虽然积蓄电容70的电介质膜2c，与TFT30的栅极绝缘膜2a同层，但由于电介质膜2c因凹部2g的形成而变薄，因此不会降低TFT30的耐压性，并提高积蓄电容70的静电容量。
(对置基板20的结构)
对置基板20中，在与形成于TFT阵列基板10上的像素电极9a的纵横的边界区域相对的区域上，形成有被称作黑矩阵、或者黑条纹等的遮光膜23，在其上层一侧形成有由ITO膜构成的对置电极21。此外，在对置电极21的上层一侧，形成有由聚酰亚胺膜构成的取向膜22，且该取向膜22，是对聚酰亚胺膜实施了摩擦处理的膜。
(驱动电路的构成)
再回到图1(A)，在本实施方式的液晶装置100中、TFT阵列基板10的表面一侧上，利用图像显示区域10a的周边区域来形成数据线驱动电路101和扫描线驱动线路104等的周边电路。数据线驱动电路101和扫描线驱动线路104，基本上是由图5所示的N沟道型的TFT和P沟道型的TFT构成。
图5是表示构成扫描线驱动线路104和数据线驱动电路101等的周边电路的TFT的结构的截面图。在图5中，构成周边电路的TFT，构成为由P沟道型的TFT180和N沟道型的TFT190构成的相辅型TFT。构成这些个驱动电路用的TFT180、190的半导体膜160，在透明基板10b的基础保护膜11的表面上形成为岛状。在TFT180、190上，高电位线171和低电位线172经过触孔163、164，分别与半导体膜160的源极区域电连接。此外，输入布线166分别与共用的栅极电极165连接，输出布线167经过触孔168、169，分别与半导体膜160的漏极区域电连接。
由于这种周边电路区域，也通过与像素显示区域10a同样的处理来形成，因此在周边电路区域上，也形成有层间绝缘膜4、5和绝缘膜2(栅极绝缘膜)。此外，驱动电路用的N沟道型TFT190，也与像素开关用的TFT30同样，具有LDD结构，在沟道形成区域191的两侧上，具备：由高浓度源极区域192和低浓度源极区域193构成的源极区域；和，由高浓度漏极区域194和低浓度漏极区域195构成的漏极区域。驱动电路用的P沟道型的TFT180，虽然也可与N沟道型的TFT190同样，具有LDD结构，但本实施方式中，具有自调整结构，在沟道形成区域181的两侧，存在高浓度源极区域182和高浓度漏极区域184。
(TFT阵列基板的制造方法)
图6和图7，都是表示本实施方式的TFT阵列基板10的制造方法的工序截面图。另外，图6和图7，都相当于与图4和图5对应的截面。
首先，如图6(A)所示，在准备好用超声波清洗等清洁化了的玻璃制的透明基板10b之后，在其表面上形成基础保护膜11，然后，形成岛状的半导体膜1a、160。形成该半导体膜1a、160时，例如在基板温度为150℃～450℃的温度条件下，在基础保护膜11的表面上，将由无定形的硅膜构成的半导体膜通过等离子体CVD法形成30nm～100nm的膜厚之后，对半导体膜照射激光来实施激光退火，然后使用光刻技术使半导体膜图案化。
接着，如图6(B)所示，在350℃以下的温度条件下，在透明基板10b的整个面上形成厚为50nm～150nm的硅氧化膜等的绝缘膜2(栅极绝缘膜2a和电介质膜2c)。这时的原料气体，可以使用例如TEOS和氧气的混和气体。这里形成的绝缘膜2，也可以是硅氮化膜而不是硅氧化膜。
接下来，如图6(C)所示，在绝缘膜2的表面上形成抗蚀掩模401之后，通过该抗蚀掩模401的开口401a(第1开口)，在半导体膜1a的延伸部分1f上，以约0.1×1015/cm2～约10×1015/cm2的剂量注入高浓度N沟道型的杂质离子(磷离子)，并形成用于构成积蓄电容70的下电极1g(下电极形成用杂质导入工序)。
接下来，如图6(D)所示，通过抗蚀掩模401的开口401a，对电介质膜2c的表面进行蚀刻，并在电介质膜2c上形成凹部2g(电介质膜蚀刻工序)。然后除去抗蚀掩模401。再者，也可颠倒图6(C)所示的下电极形成用杂质导入工序、和图6(D)所示的电介质膜蚀刻工序的顺序。
下面，如图7(E)所示，通过溅射法等，在透明基板10b的整个面上，形成厚度为300nm～800nm的由铝膜、钽膜、钼膜、或者以这些金属的任一种为主成分的合金膜构成的导电膜3，之后使用光刻技术形成抗蚀掩模403，通过该抗蚀掩模403对导电膜3进行干蚀刻。其结果如图7(F)所示，形成扫描线3a、栅极电极165、和电容线3b(积蓄电容70的上电极3c)。这样来形成积蓄电容70。然后除去抗蚀掩模403。
接着，如图7(G)所示，在用抗蚀掩模411覆盖着用于形成P沟道型TFT180的半导体膜160的状态下，对构成像素开关用的TFT30的半导体膜1a、和构成驱动电路用的N沟道型的TFT190的半导体膜160，以扫描线3a和栅极电极165为掩模，以约0.1×1013/cm2～约10×1013/cm2的剂量注入低浓度N沟道型的杂质离子(磷离子)，对扫描线3a和栅极电极165，自调整地形成低浓度源极区域1b、193和低浓度漏极区域1c、195。这里，由于位于扫描线3a和栅极电极165的正下方，所以没有导入杂质离子的部分就直接成为半导体膜1a、160的沟道区域1a’、191。然后除去抗蚀掩模411。
接着，如图7(H)所示，形成宽度比扫描线3a和栅极电极66宽、且覆盖着用于形成P沟道型的TFT180的半导体膜160的抗蚀掩模412，在此状态下，以约0.1×1015/cm2～约10×1015/cm2的剂量注入高浓度N沟道型杂质离子(磷离子)，形成高浓度源极区域1d、192和漏极区域1e、194。然后除去抗蚀掩模412。
接着，如图7(I)所示，在将用于形成N沟道型的TFT30、190的半导体膜1a、160用抗蚀掩模413覆盖的状态下，对构成驱动电路用的P沟道型的驱动电路用TFT180的半导体膜160，以栅极电极165作为掩模，以约0.1×1015/cm2～约10×1015/cm2的剂量注入高浓度P沟道型杂质离子(硼离子)，形成高浓度源极区域182、漏极区域184。然后除去抗蚀掩模413。
这之后，如图4和图5所示，在透明基板10b的整个表面上，形成由硅氧化膜等构成的层间绝缘膜4之后，在层间绝缘膜4上分别形成触孔163、164、168、169等，然后，实行形成铝膜、钽膜、钼膜等的数据线6a和漏极电极6b等多个工序来制成图4和图5所示结构的TFT阵列基板10，而由于上述工序可以利用公知的工序完成，所以省略其说明。
如上所述，由于在本实施方式中，通过由将来自TFT30一侧的半导体膜1a(第1半导体膜)的延伸部分1f(第2半导体膜)导电化构成的下电极1 g、与TFT30一侧的栅极绝缘膜2a同层的电介质膜2c、以及与TFT30一侧的栅极电极3a同层的上电极3c来构成积蓄电容70，因此制造积蓄电容70的下电极1g时，必须在同时形成栅极绝缘膜2a和电介质膜2c之后、形成栅极电极3a和上电极3c之前，实施从抗蚀掩模401的开口401a向半导体膜1a的延伸部分1f中导入杂质的工序。在本实施方式中，由于直接利用该抗蚀掩模401，来从该开口401a起蚀刻电介质膜2c表面，使电介质膜2c变薄，因此可以用一层掩模实施下电极形成用杂质导入工序和电介质膜蚀刻工序。因此，根据本实施方式，无需增加制造工序，就能使积蓄电容70的电介质膜2c的膜厚比TFT30的栅极绝缘膜2a的膜厚薄。
[实施方式2]
(TFT阵列基板的构成)
图8是表示本发明的实施方式2下的电光装置的TFT阵列基板、在相当于图3的A-A’线位置上的截面的说明图。图9是表示在本实施方式的电光装置的TFT阵列基板中、构成扫描线驱动电路和数据线驱动电路等的周边电路的TFT的结构的截面图。另外，由于本实施方式的电光装置，其基本结构与实施方式1相同，因此就对通用的部分赋予相同的符号，并省略其说明。
如图8所示，本实施方式中，积蓄电容70中，也在电介质膜2c上，形成令电介质膜2c的膜厚薄于栅极绝缘膜2a膜厚的凹部2g(第1凹部)，并在半导体膜的延伸部分1f中，向与凹部2g平面重合的区域中导入杂质来形成下电极1g。这里，凹部2g延伸到TFT30的高浓度漏极区域1e，处于与TFT30的高浓度漏极区域1e和下电极1g完全连接的状态。
由于这样构成的TFT阵列基板10中，在TFT30和积蓄电容70中令双方的构成要素同层，因此制造方法中如后所述那样，可以用数量较少的工序形成TFT30和积蓄电容70。此外，虽然积蓄电容70的电介质膜2c、与TFT30的栅极绝缘膜2a同层，但由于电介质膜2c因凹部2g的形成而变薄，因此不会降低TFT30的耐压性，并能提高积蓄电容70的静电容量。
这里，与导入到下电极1g的杂质相同的N沟道型的TFT30中，对栅极绝缘膜2a，形成凹部2h、2i(第2凹部)，令与源极—漏极区域的一部分或者全部平面重合的区域的栅极绝缘膜2a的膜厚、薄于与栅极电极3a平面重合的区域的栅极绝缘膜2a的膜厚。在本实施方式中，凹部2h、2i，形成在源极—漏极区域中、与高浓度源极区域1d和高浓度漏极区域1e平面重合的区域中。从而，与栅极电极3a平面重合的区域的栅极绝缘膜2a厚度不变，与低浓度源极区域1b和低浓度漏极区域1c平面重合的区域的栅极绝缘膜2a也厚度不变。
此外，如图9所示，在驱动电路等周边电路中，与下电极1g中导入的杂质相同的N沟道型TFT190中，也对栅极绝缘膜2a形成凹部2k、2j(第2凹部)，以令与源极—漏极区域的一部分或者全部平面重合的区域的栅极绝缘膜2a的膜厚、薄于与栅极电极165平面重合的区域的栅极绝缘膜2a的膜厚。在本实施方式中，凹部2k、2j，形成在源极—漏极区域中、与高浓度源极区域192和高浓度漏极区域194平面重合的区域中。从而，与栅极电极165平面重合的栅极绝缘膜2a厚度不变，与低浓度源极区域193和低浓度漏极区域195平面重合的区域的栅极绝缘膜2a也厚度不变。
(TFT阵列基板的制造方法)
图10和图11都是表示本实施方式的TFT阵列基板10的制造方法的工序的截面图。另外，图10和图11，都相当于与图8和图9对应的截面。
首先，如图10(A)所示，在准备好通过超声波清洗等清洁化了的玻璃制的透明基板10b之后，在其表面上形成基础保护膜11，然后，形成岛状的半导体膜1a、160。形成该半导体膜1a、160时，例如在基板温度为150℃～450℃的温度条件下，在基础保护膜11的表面上，将由无定形的硅膜构成的半导体膜通过等离子体CVD法，形成30nm～100nm的厚度，之后，对半导体膜照射激光来实施激光退火，然后使用光刻技术使半导体膜图案化。
接着，如图10(B)所示，在350℃以下的温度条件下，在透明基板10b的整个面上形成厚为50nm～150nm的硅氧化膜等的绝缘膜2(栅极绝缘膜2a和电介质膜2c)。这时的原料气体，可使用例如TEOS和氧气的混和气体。这里形成的绝缘膜2，也可以是硅氮化膜，而不是硅氧化膜。
接着，如图10(C)所示，在绝缘膜2的表面上形成抗蚀掩模402之后，通过该抗蚀掩模402的开口402(第1开口)，在半导体膜1 a的延伸部分1f上，以约0.1×1015/cm2～约10×1015/cm2的剂量注入高浓度N沟道型杂质离子(磷离子)，形成用于构成积蓄电容70的下电极1g(下电极形成用杂质导入工序)。
另外，在下电极形成用杂质导入工序中使用的抗蚀掩模402上，还形成有用于在TFT30的半导体膜1a、190上形成源极·漏极区域的一部分或者全部的开口402b(第2开口)。本实施方式中，在要形成高浓度源极区域1d和高浓度漏极区域1e的区域上，形成开口402b。此外，在要形成高浓度源极区域192和高浓度漏极区域194的区域上，也形成开口402b。从而，在下电极形成用杂质导入工序中，通过抗蚀掩模402的开口402(第1开口)来向半导体1a、190注入高浓度N沟道型杂质离子(磷离子)，从而形成高浓度源极区域1d、192和高浓度漏极区域1e、194。
接着，如图10(D)所示，通过抗蚀掩模402的开口402a，蚀刻电介质膜2c的表面来使其变薄，并在电介质膜2c上形成凹部2g(第1凹部)(电介质膜蚀刻工序)。
另外，由于在电介质膜蚀刻工序中，通过抗蚀掩模402的开口402b，还蚀刻栅极绝缘膜2a，因此在栅极绝缘膜2a上也形成有凹部2h、2i、2k、2j(第2凹部)。其中，由于凹部2h、2i、2k、2j，偏离于栅极电极3a、165，因此不会降低TFT30、190的耐压性。
然后，除去抗蚀掩模402。再者，也可以对调图10(C)所示的下电极形成用杂质导入工序、和图10(D)所示的电介质膜蚀刻工序的顺序。
接着，如图11(E)所示，通过溅射法等，在透明基板10b的整个面上，形成厚度为300nm～800nm的由铝膜、钽膜、钼膜、或者以这些金属的任意一种为主成分的合金膜构成的导电膜3，然后用光刻技术形成抗蚀掩模403，通过该抗蚀掩模403，对导电膜3进行干蚀刻。其结果，如图11(F)所示，形成扫描线3a、栅极电极165、和电容线3b(积蓄电容70的上电极3c)。这样来形成积蓄电容70。
接着，如图11(G)所示，在用抗蚀掩模411覆盖着用于形成P沟道型的TFT180的半导体膜160的状态下，对构成像素开关用的TFT30的半导体膜1a、和构成驱动电路用的N沟道型的TFT190的半导体膜160，将扫描线3a和栅极电极165作为掩模，以约0.1×1013/cm2～约10×1013/cm2的剂量注入低浓度N沟道型杂质离子(磷离子)，对扫描线3a和栅极电极165，自调整地形成低浓度源极区域1b、193和低浓度漏极区域1c、195。这里，由于位于扫描线3a和栅极电极165的正下方，因此没有导入杂质离子的部分成为半导体膜1a、160的沟道区1a’、191。其结果就形成了TFT30、190。
接着，如图11(H)所示，在用抗蚀掩模413覆盖着用于形成N沟道型的TFT30、190的半导体膜1a、160的状态下，对构成驱动电路用的P沟道型驱动电路用TFT180的半导体膜160，将栅极电极165作为掩模，以约0.1×1015/cm2～约10×1015/cm2的剂量注入高浓度P沟道型杂质离子(硼离子)，形成高浓度源极区域182和漏极区域184。其结果形成TFT180。
这之后，如图8和图9所示，在透明基板10b的整个表面上，形成由硅氧化膜等构成的层间绝缘膜4，然后在层间绝缘膜4上分别形成触孔163、164、168、169等，然后，实施形成铝膜、钽膜、钼膜等的数据线6a和漏极电极6b等多个工序后，制成图4和图5所示结构的TFT阵列基板10，而上述工序可以利用公知的工序来完成，因此省略其说明。
如上所述，由于在本实施方式中，由于由将来自TFT30一侧的半导体膜1a(第1半导体膜)的延伸部分1f(第2半导体膜)导电化构成的下电极1g、与TFT30一侧的栅极绝缘膜2a同层的电介质膜2c、和与TFT30一侧的栅极电极3a同层的上电极3c，来构成积蓄电容70，因此制造积蓄电容70的下电极1g时，在同时形成栅极绝缘膜2a和电介质膜2c之后、形成栅极电极3a和上电极3c之前，需要实施从抗蚀掩模402的开口402a向半导体膜1a的延伸部分1f中导入N沟道型杂质的工序。由于在本实施方式中，直接使用该抗蚀掩模402，从该开口402a蚀刻电介质膜2c的表面，因此可以用一层掩模实施下电极形成用杂质导入工序和电介质膜蚀刻工序。从而，根据本实施方式，无需增加制造工序，就能令积蓄电容70的电介质膜2c的膜厚薄于TFT30的栅极绝缘膜2a的膜厚。
此外，由于在本实施方式中，在下电极形成用杂质导入工序中使用的抗蚀掩模402上形成了开口402b，能用下电极形成用杂质导入工序形成TFT30、190的高浓度源极区域1d、192和高浓度漏极区域1e、194，因此还能将掩模的层数再减掉1层。因此，由于能分别对掩模形成工序和掩模除去工序再逐个缩减，因此能够提高效率。
[其他实施方式]
虽然在上述实施方式1、2中，将下电极形成用杂质导入工序中使用的抗蚀掩模401、402用其他工序中被除去，但由于若在下电极形成用杂质导入工序之后、在实施电介质膜蚀刻工序时，用可蚀刻除去的蚀刻剂、例如含氧和氟的蚀刻气体(蚀刻剂)，对电介质膜2c和抗蚀膜401、402实施干蚀刻，能够用电介质膜蚀刻工序除去抗蚀掩模401、402的部分或者全部，因此能够简化抗蚀掩模401、402的除去工序，进一步提高效率。
此外，虽然在上述实施方式1、2中，以构成栅极绝缘膜2a和电介质膜2c的绝缘膜2为1层为例，但也可以用硅氧化膜和硅氮化膜的叠层膜等。这种情况下，也可以在电介质膜2c的一部分区域中，完全除去两个绝缘膜的其中一方，形成膜厚很薄的第1区域201c。
再有，作为薄膜半导体装置，除了液晶装置的电光装置用基板之外，也可以将本发明应用于以下说明的有机EL显示装置、还有电泳型的显示装置等的所谓电光装置中。
图12所示的有机EL显示装置500p，是对通过驱动电流在有机半导体膜中流动来发光的EL元件、用TFT实施驱动控制的显示装置，由于用于该类型显示装置的发光元件都是自发光的，所以无需背光，此外，还有视角依赖性小等优点。这里表示的电光装置500p包括：多条扫描线563p；多条数据线564，在相对该扫描线563p的延伸方向交叉的方向上延伸；多条共用馈电线505，与这些数据线564并列；像素515p，对应数据线564和扫描线563p的交叉点。像素515p，矩阵状配置在像素显示区域100上。对应数据线564，构成有具备移位寄存器、电平转换器、视频线、模拟开关的数据线驱动电路551p。对应扫描线563p，构成有具备移位寄存器和电平转换器的扫描驱动电路554p。另外，各个像素515p中，具备：开关用TFT509，经过扫描线563p提供扫描信号给栅极电极；保持电容533p，将经过该开关用TFT509从数据线564获取的图像信号保持；电流TFT510，将由此保持电容533p保持的图像信号提供给栅极电极；以及，发光元件513，在经电流TFT510电连接在共用馈电线565上时，从共用馈电线505流入驱动电流。发光元件513在像素电极的上层侧上，形成将空穴注入层、作为有机EL材料层的有机半导体膜、由含锂的铝和钙等金属膜构成的对置电极叠层的结构，对置电极跨数据线564等越过多个像素515p形成。
由于这种有机EL显示装置500p，也是TFT和电容元件形成于同一基板的薄膜半导体装置，因此也可以应用本发明。
[面向液晶装置的电子机器的应用]
应用了本发明的液晶装置100等的电光装置，可以作为各种电子机器的显示部来使用，现参照图13(A)、(B)，说明其一例。
图13(A)表示本发明下的电子机器的一个实施方式的便携式个人计算机。这里表示的个人计算机80，具有：包括键盘81的主体部82；和，液晶显示单元83。液晶显示单元83，包含上述的液晶装置100构成。
图13(B)表示本发明下的电子机器的另一个实施方式的手机。这里表示的手机90，具有：多个操作按键91；和，由上述液晶装置100构成的显示部。

Claims (12)

1.一种薄膜半导体装置的制造方法，所述薄膜半导体装置具备：将第1半导体膜、栅极绝缘膜、以及栅极电极从基板侧起按照此顺序叠层得到的薄膜晶体管；和，将导电化与所述第1半导体膜同层的第2半导体膜构成的下电极、与所述栅极绝缘膜同层的电介质膜、以及与所述栅极电极同层的上电极从所述基板侧起按照此顺序叠层得到的电容元件，其特征在于，
在同时形成所述栅极绝缘膜及所述电介质膜之后、形成所述栅极电极及所述上电极之前，实施：
下电极形成用杂质导入工序，从所述基板的表面侧上形成的掩模的第1开口，向所述第2半导体膜中导入杂质来形成所述下电极；和，
电介质膜蚀刻工序，从所述掩模的所述第1开口对所述电介质膜的表面进行蚀刻。
2.根据权利要求1所述的薄膜半导体装置的制造方法，其特征在于，
在所述掩模上形成第2开口，用于在所述薄膜晶体管中、导电型与所述杂质相同的薄膜晶体管的所述第1半导体膜上，形成源极·漏极区域的一部分或者全部，
在所述下电极形成用杂质导入工序中，从所述第1开口及所述第2开口向所述第2半导体膜及所述第1半导体膜中导入杂质，
在所述电介质膜蚀刻工序中，从所述第1开口及所述第2开口，对所述电介质膜的表面及所述栅极绝缘膜表面进行蚀刻。
3.根据权利要求2所述的薄膜半导体装置的制造方法，其特征在于，
所述源极·漏极区域，包括：在所述栅极电极上自调整地形成的低浓度源极·漏极区域；和，与该低浓度源极·漏极区域邻接的高浓度源极·漏极区域，
所述第2开口，形成在要形成所述高浓度源极·漏极区域的区域。
4.根据权利要求1～3的任意一项所述的薄膜半导体装置的制造方法，其特征在于，
所述电介质膜蚀刻工序，在所述下电极形成用杂质导入工序后，用可蚀刻除去的蚀刻剂来对所述电介质膜及所述掩模来实施。
5.一种薄膜半导体装置，其特征在于，
用权利要求1～4的任意一项所规定的方法来制造。
6.一种薄膜半导体装置，具备：将第1半导体膜、栅极绝缘膜、以及栅极电极从基板侧起按照此顺序叠层得到的薄膜晶体管；和，将导电化与所述第1半导体膜同层的第2半导体膜构成的下电极、与所述栅极绝缘膜同层的电介质膜、以及与所述栅极电极同层的上电极从所述基板侧起按照此顺序叠层得到的电容元件，其特征在于，
在所述电介质膜上，形成令该电介质膜的膜厚薄于所述栅极绝缘膜的膜厚的第1凹部，
在所述第2半导体膜中，在与所述第1凹部平面重合的区域中导入杂质来形成所述下电极。
7.根据权利要求6所述的薄膜半导体装置，其特征在于，
在所述薄膜晶体管中、导电型与所述杂质相同的薄膜晶体管中，对所述栅极绝缘膜，形成令与源极·漏极区域的一部分或者全部平面重合的区域的该栅极绝缘膜的膜厚、薄于与所述栅极电极平面重合的区域的所述栅极绝缘膜的膜厚的第2凹部。
8.根据权利要求7所述的薄膜半导体装置，其特征在于，
所述源极·漏极区域包括：在所述栅极电极上自调整地形成的低浓度源极·漏极区域；和，与该低浓度源极·漏极区域邻接的高浓度源极·漏极区域，
所述第2凹部，形成在与所述高浓度源极·漏极区域平面重合的区域上。
9.一种电光装置，将权利要求5～8的任意一项所规定的薄膜半导体装置作为电光装置用基板使用，其特征在于，
电光物质被保持在所述电光装置用基板上。
10.根据权利要求9所述的电光装置，其特征在于，
所述电光物质，是被保持在所述电光装置用基板和与该电光装置用基板相对配置的对置基板之间的液晶，
所述薄膜晶体管及所述电容元件，构成于矩阵状配置的多个像素的每一个中。
11.根据权利要求9所述的电光装置，其特征在于，
所述电光物质，是在所述电光装置用基板上构成的有机电激发光材料，
所述薄膜晶体管及所述电容元件，构成于矩阵状配置的多个像素的每一个中。
12.一种电子机器，其特征在于，
使用权利要求9～11的任一项所规定的电光装置。
CNB200510089401XA 2004-09-30 2005-08-05 薄膜半导体装置及其制造方法、电光装置和电子机器 Active CN100394295C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004288677 2004-09-30
JP2004288677A JP4063266B2 (ja) 2004-09-30 2004-09-30 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器

Publications (2)

Publication Number Publication Date
CN1755469A true CN1755469A (zh) 2006-04-05
CN100394295C CN100394295C (zh) 2008-06-11

Family

ID=36145880

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510089401XA Active CN100394295C (zh) 2004-09-30 2005-08-05 薄膜半导体装置及其制造方法、电光装置和电子机器

Country Status (5)

Country Link
US (1) US7371624B2 (zh)
JP (1) JP4063266B2 (zh)
KR (1) KR100671811B1 (zh)
CN (1) CN100394295C (zh)
TW (1) TWI294688B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756274A (zh) * 2012-09-18 2015-07-01 荷兰应用自然科学研究组织Tno 电光器件堆叠体

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4063266B2 (ja) * 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
JP4720547B2 (ja) * 2006-03-07 2011-07-13 株式会社日立製作所 画像表示装置
JP4215068B2 (ja) 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP4777159B2 (ja) * 2006-06-26 2011-09-21 キヤノン株式会社 デュアルゲート型センサ
US7952100B2 (en) * 2006-09-22 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2008286953A (ja) 2007-05-16 2008-11-27 Sony Corp 表示装置及びその駆動方法と電子機器
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR101065413B1 (ko) 2009-07-03 2011-09-16 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
JP5766481B2 (ja) 2011-03-29 2015-08-19 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP5637629B2 (ja) * 2011-07-22 2014-12-10 株式会社ジャパンディスプレイ 表示装置
JP6077280B2 (ja) * 2011-11-29 2017-02-08 株式会社半導体エネルギー研究所 表示装置及び電子機器
CN106298840B (zh) * 2015-06-09 2019-08-02 群创光电股份有限公司 显示装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404735A (en) * 1966-11-01 1968-10-08 Halliburton Co Sand control method
US3681287A (en) * 1971-03-03 1972-08-01 Quaker Oats Co Siliceous materials bound with resin containing organosilane coupling agent
JPH06130413A (ja) * 1992-10-14 1994-05-13 Seiko Epson Corp 液晶表示装置の製造方法
US5522460A (en) * 1995-01-30 1996-06-04 Mobil Oil Corporation Water compatible chemical in situ and sand consolidation with furan resin
JP2004206134A (ja) * 1996-10-22 2004-07-22 Seiko Epson Corp 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
US6177484B1 (en) * 1997-11-03 2001-01-23 Texaco Inc. Combination catalyst/coupling agent for furan resin
DE69942442D1 (de) * 1999-01-11 2010-07-15 Semiconductor Energy Lab Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP4514871B2 (ja) * 1999-01-29 2010-07-28 株式会社半導体エネルギー研究所 半導体装置および電子機器
JP4588833B2 (ja) * 1999-04-07 2010-12-01 株式会社半導体エネルギー研究所 電気光学装置および電子機器
US7122835B1 (en) * 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
TW473783B (en) * 1999-08-13 2002-01-21 Semiconductor Energy Lab Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
CN100352022C (zh) * 1999-12-10 2007-11-28 株式会社半导体能源研究所 半导体器件及其制造方法
JP2001168343A (ja) * 1999-12-13 2001-06-22 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4896314B2 (ja) * 2000-08-04 2012-03-14 株式会社半導体エネルギー研究所 表示装置
US6542205B2 (en) * 2000-08-04 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100699987B1 (ko) * 2001-08-06 2007-03-26 삼성에스디아이 주식회사 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003197631A (ja) * 2001-12-25 2003-07-11 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
JP3964223B2 (ja) * 2002-02-15 2007-08-22 シャープ株式会社 薄膜トランジスタ装置
JP2003303770A (ja) * 2002-04-11 2003-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3788387B2 (ja) * 2002-05-10 2006-06-21 セイコーエプソン株式会社 電気光学装置および電気光学装置の製造方法
JP3656640B2 (ja) * 2002-08-28 2005-06-08 セイコーエプソン株式会社 樹脂絶縁層の製造方法、電気光学装置用基板、電気光学装置の製造方法、及び電気光学装置
US6705400B1 (en) * 2002-08-28 2004-03-16 Halliburton Energy Services, Inc. Methods and compositions for forming subterranean fractures containing resilient proppant packs
TW586144B (en) * 2002-11-15 2004-05-01 Toppoly Optoelectronics Corp Method of forming a liquid crystal display
TW588463B (en) * 2003-04-04 2004-05-21 Au Optronics Corp A method for forming a low temperature polysilicon complementary metal oxide semiconductor thin film transistor
JP4305192B2 (ja) * 2003-04-25 2009-07-29 セイコーエプソン株式会社 薄膜半導体装置の製造方法、電気光学装置の製造方法
JP4321486B2 (ja) * 2004-07-12 2009-08-26 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
JP2006098641A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 薄膜半導体装置、電気光学装置、および電子機器
JP4063266B2 (ja) * 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756274A (zh) * 2012-09-18 2015-07-01 荷兰应用自然科学研究组织Tno 电光器件堆叠体
CN104756274B (zh) * 2012-09-18 2017-06-09 荷兰应用自然科学研究组织Tno 电光器件堆叠体

Also Published As

Publication number Publication date
KR20060046582A (ko) 2006-05-17
JP4063266B2 (ja) 2008-03-19
CN100394295C (zh) 2008-06-11
JP2006106076A (ja) 2006-04-20
KR100671811B1 (ko) 2007-01-19
TW200614515A (en) 2006-05-01
TWI294688B (en) 2008-03-11
US20060079035A1 (en) 2006-04-13
US7371624B2 (en) 2008-05-13

Similar Documents

Publication Publication Date Title
CN1755469A (zh) 薄膜半导体装置及其制造方法、电光装置和电子机器
CN1137519C (zh) 显示器件
CN1180303C (zh) 半导体器件、电光装置和电子设备
CN100335957C (zh) 共平面开关模式液晶显示装置及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN101064322A (zh) 电光装置以及电子设备
CN1388405A (zh) 用喷墨***形成液晶层的方法
CN101064323A (zh) 电光装置、电子设备、及电光装置的制造方法
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1249504C (zh) 电光装置和电子设备
CN1870296A (zh) 薄膜晶体管及使用其的液晶显示器件
CN1920664B (zh) 蚀刻带及使用该蚀刻带制造液晶显示器的阵列基板的方法
CN1892394A (zh) 液晶显示器件及其制造方法
CN1797150A (zh) 液晶显示器件及其制作方法
CN101067701A (zh) 液晶显示装置及其制造方法
CN1869775A (zh) 液晶显示器及其制造方法
CN1488976A (zh) 布线结构和电光装置的制造方法、电光装置和电子设备
CN1866092A (zh) 液晶显示器件及其制造方法
CN1716065A (zh) 液晶显示器件的焊盘结构及其制作方法
CN1755468A (zh) 薄膜半导体装置、电光学装置、以及电子仪器
CN1614742A (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN101060162A (zh) 有机薄膜晶体管及其制造方法和显示器件
CN1637548A (zh) 透射反射型液晶显示器件及其制造方法
US10243010B2 (en) Semiconductor substrate and display device
CN1992350A (zh) 用于显示面板的薄膜晶体管基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160919

Address after: 518132 9-2, Guangming Road, Guangming New District, Guangdong, Shenzhen

Patentee after: SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: Budapest 1163, XVI cilac 24-32A1ep1em122, Hungary

Patentee before: Yin's High Tech Co.,Ltd.

Effective date of registration: 20160919

Address after: Budapest 1163, XVI cilac 24-32A1ep1em122, Hungary

Patentee after: Yin's High Tech Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Seiko Epson Corp.