CN1753310B - 随机噪声产生器和用于产生随机噪声的方法 - Google Patents

随机噪声产生器和用于产生随机噪声的方法 Download PDF

Info

Publication number
CN1753310B
CN1753310B CN 200510103200 CN200510103200A CN1753310B CN 1753310 B CN1753310 B CN 1753310B CN 200510103200 CN200510103200 CN 200510103200 CN 200510103200 A CN200510103200 A CN 200510103200A CN 1753310 B CN1753310 B CN 1753310B
Authority
CN
China
Prior art keywords
random noise
signal
circuit
generate
noise signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200510103200
Other languages
English (en)
Other versions
CN1753310A (zh
Inventor
小罗伯特·H·米勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies General IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/946,407 external-priority patent/US7401108B2/en
Application filed by Avago Technologies General IP Singapore Pte Ltd filed Critical Avago Technologies General IP Singapore Pte Ltd
Publication of CN1753310A publication Critical patent/CN1753310A/zh
Application granted granted Critical
Publication of CN1753310B publication Critical patent/CN1753310B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本发明提供了一种随机噪声信号产生电路,其包括生成随机噪声信号的随机噪声源、放大随机噪声信号以生成放大的随机噪声信号的放大电路、具有DC偏差校正电路的反馈环路,以及求和器。DC偏差校正电路对放大的随机噪声信号的反馈部分进行处理以生成DC偏差校正信号。求和器对随机噪声源所生成的随机噪声信号与DC偏差校正信号求和,以生成求和信号。求和器电耦合到放大电路,以将求和信号提供到放大电路。放大电路将求和信号放大以生成随机噪声输出信号。

Description

随机噪声产生器和用于产生随机噪声的方法
技术领域
本发明涉及随机数的产生,尤其涉及随机噪声的产生。
背景技术
随机数产生是许多数字和电子应用的重要方面。例如,在密码学领域,随机数的产生对于加密算法至关重要。随机比特流是二进制信号序列,它不具有可辨别的模式或随时间的重复性。
在电子电路中,可以从自然表现出随机特性的源中产生随机比特流。例如,CMOS场效应晶体管(FET)沟道中的热噪声向流过该沟道的电流的值当中注入随机分量,所述电流值随后可以被放大以获得对于实际使用来说足够随机的信号。一般来说不可能通过实际手段获得纯粹的随机信号,虽然这在理论上是可能的。对于实际应用,人们寻求的是能够产生具有高随机度的信号,所述信号因而具有低的可预测度,并适用于具体的实际应用。
然而,基于物理随机现象来产生具有足够高随机度的比特流,这可能是有问题的。在本领域内公知的是,仅仅对信号进行采样这一动作就会干扰正被测量的随机物理现象的随机度。例如,为了确保高的随机度或不可预测性,测量电路不应向测量值被翻译成二进制0或二进制1的概率中引入任何偏置。例如,如果采样电路在给定时刻测量噪声的电压电平,并将其与该采样电路所产生的已知门限相比较,则处理和/或电压和/或温度的变化可能导致门限值随时间而漂移,这可能使采样电路出现偏差而将较多的采样值翻译成一个比特值或另一比特值。因此,由于采样“1”或“0”的机会不再相等,因此该处理不再是真正随机的。
目前的随机比特流产生器向随机比特流产生器中注入了偏置,其降低了比特流的不可预测性。需要下述的方法和装置,所述方法和装置用于产生具有足以用于具体应用的高随机度(即不可预测性)的比特流。具体而言,希望在随机比特产生电路自身之内的自然出现的随机性源中产生比特流。另外,还需要防止由于处理和/或电压和/或温度的变化而导致的随机性或不可预测性随时间的漂移。
发明内容
本发明提供了一种随机噪声信号产生电路,其包括生成随机噪声信号的随机噪声源、放大随机噪声信号以生成放大的随机噪声信号的放大电路、具有直流(DC)偏差校正电路的反馈环路,以及求和器。DC偏差校正电路对放大的随机噪声信号的反馈部分进行处理以生成DC偏差校正信号。求和器对随机噪声源所生成的随机噪声信号与DC偏差校正信号求和以生成求和信号。求和器电耦合到放大电路以将求和信号提供到放大电路。放大电路将求和信号放大以生成随机噪声输出信号。其中,放大电路至少包括第一增益级和第二增益级,第二增益级具有比第一增益级更高的增益,第一增益级对应于放大电路的输入级。
在本发明的一个示例性实施例中,随机噪声源是热噪声源。
在本发明的另一个示例性实施例中,DC偏差校正电路是低通滤波电路。
在本发明的另一个示例性实施例中,DC偏差校正电路是自动增益控制电路。
在本发明的另一个示例性实施例中,放大电路还包括第三增益级,第三增益级具有比第二增益级更高的增益。
在本发明的另一个示例性实施例中,求和器包括电耦合到随机噪声源的电容器和电耦合到DC偏差校正电路的晶体管,晶体管充当电阻器,晶体管和电容器彼此电耦合并且耦合到放大电路的输入端。
在本发明的另一个示例性实施例中,DC偏差校正电路是低通滤波电路,低通滤波电路包括被连接以作为电容器工作的晶体管和被连接以作为电阻器工作的晶体管,以形成电阻器-电容器电路,即RC电路。
本发明还提供了一种用于产生随机噪声信号的方法。根据该方法,由随机噪声源产生随机噪声信号。然后,放大所述随机噪声信号以产生放大的随机噪声信号。然后,由DC偏差校正电路对放大的随机噪声信号的反馈部分进行处理,以生成DC偏差校正反馈信号。然后,将随机噪声源所生成的随机噪声信号与反馈信号求和以生成求和信号。然后,放大所述求和信号以生成随机噪声输出信号。其中,放大随机噪声信号的步骤包括将随机噪声信号输入到放大电路,放大电路至少包括第一增益级和第二增益级,第二增益级具有比第一增益级更高的增益,第一增益级对应于放大电路的输入级。
在本发明的一个示例性实施例中,随机噪声源是热噪声源。
在本发明的另一个示例性实施例中,DC偏差校正电路是低通滤波电路,并且其中,DC偏差校正信号是经低通滤波的信号。
在本发明的另一个示例性实施例中,放大电路还包括第三增益级,第三增益级具有比第二增益级更高的增益。
在本发明的另一个示例性实施例中,求和步骤包括利用求和器对信号求和,求和器包括电耦合到随机噪声源的电容器和电耦合到DC偏差校正电路的晶体管,晶体管充当电阻器,电容器和晶体管彼此电耦合以在放大电路的输入端形成求和节点。
本发明还提供了一种用于产生一系列随机比特的方法,该方法包括:利用第一随机噪声源产生第一随机噪声信号;利用第二随机噪声源产生第二随机噪声信号;在第一放大电路中放大第一随机噪声信号,以生成第一放大的随机噪声信号;在第二放大电路中放大第二随机噪声信号,以生成第二放大的随机噪声信号;由第一DC偏差校正电路处理第一放大的随机噪声信号的反馈部分,以生成第一DC偏差校正信号;由第二DC偏差校正电路处理第二放大的随机噪声信号的反馈部分,以生成第二DC偏差校正信号;对第一随机噪声源所产生的随机噪声信号与第一DC偏差校正信号求和,以生成第一求和信号;对第二随机噪声源所产生的随机噪声信号与第二DC偏差校正信号求和,以生成第二求和信号;放大第一求和信号,以生成第一随机噪声输出信号;放大第二求和信号,以生成第二随机噪声输出信号;以及将第一随机噪声输出信号与第二随机噪声输出信号相比较,并根据比较结果生成数字的1或数字的0。
在本发明的一个示例性实施例中,第一和第二随机噪声源是热噪声源。
在本发明的另一个示例性实施例中,第一和第二DC偏差校正电路是低通滤波电路。
在本发明的另一个示例性实施例中,第一和第二DC偏差校正电路是自动增益控制电路。
使用所述DC偏差校正反馈信号的主要优点之一在于,其消除了通常出现的DC偏置偏差,这使得由放大电路的增益级将交流(AC)噪声信号放大,而不放大很大的DC偏置偏差。避免了放大很大的DC偏置偏差,这防止了在放大电路的输出端存在偏置,所述偏置会使噪声信号的随机性降低。另外,由于DC偏差校正反馈信号降低了放大电路所放大的DC偏置偏差,因此放大电路可以应用更大的增益,这使得放大电路的输出所具有的电压摆动大得足以被采样,而不降低信号的不可预测性。
从下面的说明书、附图和权利要求书中,本发明的这些及其他特征将会变得清楚。
附图说明
图1示出了根据一个实施例,本发明的随机噪声产生器的框图。
图2示出了根据一个实施例,图1所示的随机噪声产生器的示意图。
图3示出了一个示意图,其中两个图2所示的随机噪声产生器的输出端耦合到比较器的输入端,所述比较器将其输入端上的信号解析成随机比特流。
图4示出了根据一个实施例,本发明的用于产生随机噪声的方法的流程图。
具体实施方式
诸如FET沟道之类的电路中的噪声源在通过它们的信号中引入一定量的不可预测性。这里所使用的术语“不可预测性”希望表达的意思是:给定对电路和到时间“t”为止的信号波形的完全知识,也无法在某一精度限制之内预测到时间“t+Δt”处的信号值。由于每次进行预测时,预测错误的几率接近50%,因此该结果可被视作随机比特串。这里所使用的术语“随机”并不一定希望表示理论意义上的纯粹的随机性。为了让信号随机到足以有用,并不需要它是纯粹随机的。所需的随机性或不可预测性的程度取决于具体应用。因此,这里将用术语“随机”来指示足以用于给定应用的不可预测性或随机性的程度。
本发明的一些主要目的在于:1)提供具有下述行为的装置,所述行为对随机噪声源所注入的噪声非常敏感,因而该行为是尽可能的“不可预测”或“随机”;2)产生下述输出,所述输出中嵌入了如此高度的不可预测性,以使得该不可预测性能够被诸如比较器之类的下游电路有效地测试,这意味着在合理的电流驱动下输出端上存在相当大的电压偏移;3)校正装置的干扰元素,所述干扰元素例如是产生将被注入到结果中的偏置的的DC偏置偏差、破坏不可预测性的高Q振荡,等等;以及4)提供其输出中具有足够的不可预测性的装置,在该装置的具体应用所需的采样率下,给定对所有先前的输出测试的结果的完整知识,也无法预测所述结果。现在将参照图1-图4来说明本发明的这些目的及其他目的是如何实现的。
图1示出了根据一个实施例,本发明的随机噪声产生电路1的框图。随机噪声产生电路1包括产生随机噪声信号的随机噪声源2、放大随机噪声信号的放大电路3、在反馈环路中处理放大的噪声信号以产生反馈信号的DC偏差校正电路4,以及对反馈信号和随机噪声信号6求和的求和节点5。
放大电路3优选地具有足够高的增益,以向输出信号6提供足够大的电压摆动,以用于随机噪声产生电路的电路下游(未示出),所述随机噪声产生电路对输出信号6进行采样以产生随机比特流。DC偏差校正电路4在反馈环路7中校正DC偏置偏差。这种偏差可能是由于处理、温度和/或电压变化而产生的。如上所述,所述偏差可能导致输出信号6中的偏置,这阻止了输出6具有希望的随机度。DC偏差校正电路4生成反馈信号,该反馈信号降低由放大电路3所放大的DC偏差信号,从而降低输出信号6中的偏置。
DC偏差校正电路4生成较低的增益信号,所述增益信号优选地被设置为使得环路7刚刚低于或者刚刚高于振荡阈值。在没有反馈的情况下,随机噪声产生电路1实质上是环形振荡器。反馈使得电路1实质上是刚好稳定或刚好不稳定的非对称环形振荡器。优选地,通过DC偏差校正电路4来调节环路增益,以将环路7保持在临界稳定/不稳定点上。如果环路增益提高得太多,则环路7将会振荡,且其Q值足够高以致输出信号6的值变得越来越可预测,尽管输出信号6的电压摆动大得足可被下游采样电路使用。如果环路增益降低得太多,则输出信号6的电压摆动迅速降低并且变小得无法被下游采样电路使用,尽管输出信号6的值变得越来越无法预测。DC偏差校正电路4将环路增益维持在使环路7保持在临界稳定/不稳定点上的水平,这确保了输出信号6的电压摆动足够大,并且输出信号6的值足够不可预测。
DC偏差校正电路4可以利用多种组件,以多种方式来配置。可用作DC偏差校正电路4的一类具体电路示例是低通滤波器。可用作DC偏差校正电路4的另一类具体电路示例是自动增益控制(AGC)电路。通过在所有处理和工作条件下将环路增益精确地设置在刚刚稳定的正确值上,就可将AGC电路用于此目的。也可使用其他滤波技术或传递函数来调节电路性能,以实现本发明的目的。
图2是根据一个示例性实施例的随机噪声产生电路1的示意图,其中DC偏差校正电路是低通滤波器。根据该实施例,随机噪声源2是热噪声源,例如P场效应晶体管(PFET)的沟道。PFET 2充当热噪声源。PFET2的宽长比例如可以是0.3/.64。平行板电容器12将电流从PFET 2的漏极交流耦合到放大电路3的输入端。电容器12例如可以具有13毫微微法(Ff)的电容值。
优选地,放大电路3包括级联的多个级,在从输入级到输出级的方向上,驱动强度增加。每个级包括逆变器(inverter),所述逆变器包括与N场效应晶体管(NFET)串联连接的PFET。输入级的逆变器包括PFET 14和NFET 15。第二级的逆变器包括PFET 16和NFET 17。输出级的逆变器包括PFET 18和NFET 19。尽管放大电路3被示出为具有三个级,但放大电路3可以具有少至一个级,多至三个或更多个级。
为了向逆变器提供连续增加的驱动强度,逆变器的尺寸从输入级的较小尺寸增加到输出级的较大尺寸。例如,对于图2所示的CMOS设计,PFET14、16和18的宽长比分别是0.8、1.6和3.2,并且NFET 15、17和19的宽长比分别是0.3、0.6和1.2。这些FET纵横比向放大电路3提供了足够高的驱动强度,以确保输出信号6具有对于下游采样电路来说足够高的电压摆动。
低通滤波电路20从随机噪声信号6中滤除高频分量。低通滤波电路20包括NFET 21和PFET 22,NFET 21和PFET 22并联连接,并且其栅极分别连接到电源电压VDD和地GND。NFET 21和PFET 22的并联连接形成了低通滤波电路20的电阻器。低通滤波电路20还包括PFET 23和NFET 24。PFET 23的源极和漏极连接在一起并连接到VDD。NFET 24的源极和漏极连接在一起并连接到GND。PFET 23和NFET 24的栅极连接到反馈环路,并与NFET 21和PFET 22的并联结构串联导电耦合。PFET23和NFET 24的连接形成了RC电路4的电容器。NFET 21的宽长比例如可以是0.3/3。PFET 22的宽长比例如可以是0.3/1。PFET 23的宽长比例如可以是20/.24。NFET 24的宽长比例如可以是20/.24。
与低通滤波电路20串联连接的PFET 25充当电阻器。PFET 25和电容器12的组合形成了放大电路3输入端处的求和结点。实质上,这些组件一起构成了图1所示的求和结点5。PFET 25的宽长比例如可以是0.3/.565。
图3示出了随机比特产生电路30的示意图,所述随机比特产生电路30具有两个图2所示类型的随机噪声产生电路40和60,其输出端耦合到比较器30的输入端。比较器30将其输入端35和36上的信号解析成随机比特流38。时钟信号37控制输入端35和36上的信号的采样定时。图3所示的标有标号32-34和42-55的组件分别与图2所示的标有标号2-4和12-25的组件相同。同样,图3所示的标有标号72-74和82-95的组件分别与图2所示的标有标号2-4和12-25的组件相同。因此,将不再说明图3所示的组件32-34、42-55、72-74和82-95的操作。
如上所述,已知比较器30中(例如由于处理/温度/电压变化而产生的)偏差电压可导致比较器30中的偏置,其降低了比特流38的值的随机性。换言之,所述偏差电压可导致比较器30具有输出数字的1而非数字的0的倾向,或者相反。根据本发明,比较器30优选地具有足够大的尺寸,以致比较器30所生成的任何偏置电压的幅度都会比比较器输入电压的摆动(即输入端35和36上的电压之间的差)小得多,从而对比特流38几乎不会或者完全不会产生偏置作用。另外,由于低通滤波电路34和74提供将环路刚刚保持在振荡门限水平附近的较低增益,因此可以使放大电路33和73所提供的增益较大,以使得比较器输入端35和36上的电压较大,这意味着比较器输入电压摆动将会较大。本发明的这些特征的组合确保了比特流38将会足够随机。
图4示出了根据一个实施例,表示本发明的用于产生随机噪声信号的方法的流程图。首先,由随机噪声源生成随机噪声信号,所述随机噪声源例如是被用作热噪声源的FET沟道。该步骤由方框101表示。放大电路放大随机噪声信号以产生放大的随机噪声信号,如方框102所示。然后,由DC偏差校正电路对放大的随机噪声信号的至少一部分进行处理,以生成DC偏差校正信号,如方框103所示。然后,将DC偏差校正信号与随机噪声源所生成的随机噪声信号求和,如方框104所示。然后,由放大电路将随机噪声信号与经滤波信号之和放大,以生成随机噪声输出信号,如方框105所示。
为了产生随机比特流,上述参照图4说明的处理是使用两个相同的例如图3所示的随机噪声产生电路来执行的,并且各个随机噪声输出信号被提供给如上参照图3所述的比较电路,所述比较电路比较输出信号,并根据比较结果输出数字的1或数字的0。
应当注意的是,已经参照具体实施例而说明了本发明,但本发明不局限于这里所说明的实施例。例如,本发明不局限于图2所示的随机噪声产生电路的具体配置。图2所示的配置只是实现图1所示的电路的许多方式之一。其他滤波技术或传递函数可用来调节电路特性,以实现本发明的目的。如上所述,通过在所有处理和工作条件下将环路增益精确地设置在刚好稳定的正确值上,可将由AGC电路调节的反馈电路用于此目的。另外,尽管参照FET技术,具体而言是参照CMOSFET技术描述了本发明,但本发明也适用于其他IC技术和处理。本领域技术人员将会理解可以进行其他修改的方式,这些修改也处于本发明的范围之内。

Claims (16)

1.一种随机噪声信号产生电路,包括:
随机噪声源,其生成随机噪声信号;
放大电路,其放大所述随机噪声信号以生成放大的随机噪声信号;
反馈环路,其具有DC偏差校正电路,所述反馈环路使所述放大的随机噪声信号的反馈部分通过所述DC偏差校正电路,以生成DC偏差校正信号;以及
求和器,其对所述随机噪声源所生成的随机噪声信号与所述DC偏差校正信号求和以生成求和信号,所述求和器电耦合到所述放大电路以将所述求和信号提供到所述放大电路,所述放大电路将所述求和信号放大以生成随机噪声输出信号,
其中,所述放大电路至少包括第一增益级和第二增益级,所述第二增益级具有比所述第一增益级更高的增益,所述第一增益级对应于所述放大电路的输入级。
2.如权利要求1所述的随机噪声信号产生电路,其中所述随机噪声源是热噪声源。
3.如权利要求1所述的随机噪声信号产生电路,其中所述DC偏差校正电路是低通滤波电路。
4.如权利要求1所述的随机噪声信号产生电路,其中所述DC偏差校正电路是自动增益控制电路。
5.如权利要求1所述的随机噪声信号产生电路,其中,所述放大电路还包括第三增益级,所述第三增益级具有比所述第二增益级更高的增益。
6.如权利要求1所述的随机噪声信号产生电路,其中,所述求和器包括电耦合到所述随机噪声源的电容器和电耦合到所述DC偏差校正电路的晶体管,所述晶体管充当电阻器,所述晶体管和电容器彼此电耦合并且耦合到所述放大电路的输入端。
7.如权利要求1所述的随机噪声信号产生电路,其中,所述DC偏差校正电路是低通滤波电路,所述低通滤波电路包括被连接以作为电容器工作的晶体管和被连接以作为电阻器工作的晶体管,以形成电阻器一电容器电路,即RC电路。
8.一种用于产生随机噪声信号的方法,该方法包括:
利用随机噪声源产生随机噪声信号;
放大所述随机噪声信号以生成放大的随机噪声信号;
由DC偏差校正电路处理所述放大的随机噪声信号的反馈部分,以生成DC偏差校正信号;
将所述随机噪声源所生成的随机噪声信号与所述DC偏差校正信号求和以生成求和信号;以及
放大所述求和信号以生成随机噪声输出信号,
其中,所述放大随机噪声信号的步骤包括将所述随机噪声信号输入到放大电路,所述放大电路至少包括第一增益级和第二增益级,所述第二增益级具有比所述第一增益级更高的增益,所述第一增益级对应于所述放大电路的输入级。
9.如权利要求8所述的方法,其中,所述随机噪声源是热噪声源。
10.如权利要求8所述的方法,其中,所述DC偏差校正电路是低通滤波电路,并且其中,所述DC偏差校正信号是经低通滤波的信号。
11.如权利要求8所述的方法,其中,所述放大电路还包括第三增益级,所述第三增益级具有比所述第二增益级更高的增益。
12.如权利要求8所述的方法,其中,所述求和步骤包括利用求和器对所述信号求和,所述求和器包括电耦合到所述随机噪声源的电容器和电耦合到所述DC偏差校正电路的晶体管,所述晶体管充当电阻器,所述电容器和晶体管彼此电耦合以在所述放大电路的输入端形成求和节点。
13.一种用于产生一系列随机比特的方法,该方法包括:
利用第一随机噪声源产生第一随机噪声信号;
利用第二随机噪声源产生第二随机噪声信号;
在第一放大电路中放大所述第一随机噪声信号,以生成第一放大的随机噪声信号;
在第二放大电路中放大所述第二随机噪声信号,以生成第二放大的随机噪声信号;
由第一DC偏差校正电路处理所述第一放大的随机噪声信号的反馈部分,以生成第一DC偏差校正信号;
由第二DC偏差校正电路处理所述第二放大的随机噪声信号的反馈部分,以生成第二DC偏差校正信号;
对所述第一随机噪声源所产生的随机噪声信号与所述第一DC偏差校正信号求和,以生成第一求和信号;
对所述第二随机噪声源所产生的随机噪声信号与所述第二DC偏差校正信号求和,以生成第二求和信号;
放大所述第一求和信号,以生成第一随机噪声输出信号;
放大所述第二求和信号,以生成第二随机噪声输出信号;以及
将所述第一随机噪声输出信号与所述第二随机噪声输出信号相比较,并根据比较结果生成数字的1或数字的0。
14.如权利要求13所述的方法,其中所述第一和第二随机噪声源是热噪声源。
15.如权利要求13所述的方法,其中所述第一和第二DC偏差校正电路是低通滤波电路。
16.如权利要求13所述的方法,其中所述第一和第二DC偏差校正电路是自动增益控制电路。
CN 200510103200 2004-09-21 2005-09-20 随机噪声产生器和用于产生随机噪声的方法 Expired - Fee Related CN1753310B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/946,407 2004-09-21
US10/946,407 US7401108B2 (en) 2002-05-08 2004-09-21 Random noise generator and a method for generating random noise

Publications (2)

Publication Number Publication Date
CN1753310A CN1753310A (zh) 2006-03-29
CN1753310B true CN1753310B (zh) 2012-02-01

Family

ID=36680018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510103200 Expired - Fee Related CN1753310B (zh) 2004-09-21 2005-09-20 随机噪声产生器和用于产生随机噪声的方法

Country Status (1)

Country Link
CN (1) CN1753310B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111245407B (zh) * 2020-01-17 2023-12-19 芯海科技(深圳)股份有限公司 真随机信号生成电路、方法、展频时钟发生器及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459722B2 (en) * 1998-12-29 2002-10-01 Texas Instruments Incorporated Pseudorandom noise generator for WCDMA
CN1483159A (zh) * 2001-01-24 2004-03-17 �����ɷ� 随机数产生器及产生随机数之方法
CN101044449A (zh) * 2004-07-23 2007-09-26 高通股份有限公司 用于随机数生成器的方法和装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459722B2 (en) * 1998-12-29 2002-10-01 Texas Instruments Incorporated Pseudorandom noise generator for WCDMA
CN1483159A (zh) * 2001-01-24 2004-03-17 �����ɷ� 随机数产生器及产生随机数之方法
CN101044449A (zh) * 2004-07-23 2007-09-26 高通股份有限公司 用于随机数生成器的方法和装置

Also Published As

Publication number Publication date
CN1753310A (zh) 2006-03-29

Similar Documents

Publication Publication Date Title
Cao Global stability conditions for delayed CNNs
TW445723B (en) Voltage-controlled oscillator
US6571263B1 (en) Random number generating apparatus
CN106020770B (zh) 一种基于电阻热噪声的真随机数发生器
US20070013454A1 (en) Ring oscillator with constant 50% duty cycle and ground-noise insensitive
US7099906B2 (en) Random bit sequence generator
CN102545806B (zh) 差动放大器
Voelker et al. Current feedback linearization applied to oscillator based ADCs
Tajalli et al. A Slew Controlled LVDS Output Driver Circuit in 0.18$\mu $ m CMOS Technology
US20080126458A1 (en) Apparatus and Methods for Generating Random Signals
KR20070005415A (ko) 열 잡음을 이용한 저전력 무작위 비트 생성기 및 생성 방법
CN1753310B (zh) 随机噪声产生器和用于产生随机噪声的方法
US8243865B2 (en) Data processing apparatus
US7401108B2 (en) Random noise generator and a method for generating random noise
Hynecek Spectral analysis of reset noise observed in CCD charge-detection circuits
US20060218212A1 (en) Random sequence generator
JP2003108364A (ja) 乱数発生回路
US6680988B1 (en) Non-linear extraction circuit and clock extraction circuit
US9479144B2 (en) Extended range ring oscillator using scalable feedback
KR101153911B1 (ko) 링 오실레이터
Nease et al. A transistor ladder voltage-controlled filter implemented on a field programmable analog array
JP2010187399A (ja) D級増幅器
Ozoguz et al. A nonautonomous IC chaotic oscillator and its application for random bit generation
Elia et al. Continuous-time micropower interface for neural recording applications
Lee et al. An on-chip monitoring circuit for signal-integrity analysis of 8-Gb/s chip-to-chip interfaces with source-synchronous clock

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20061124

Address after: Singapore Singapore

Applicant after: Annwa high tech ECBU IP (Singapore) Pte Ltd

Address before: Singapore Singapore

Applicant before: Avago Technologies General IP (Singapore) Pte. Ltd.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20061201

Address after: Singapore Singapore

Applicant after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: American California

Applicant before: Anjelen Sci. & Tech. Inc.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120201

Termination date: 20130920